CN112054657A - 脉冲宽度调制控制芯片和电源转换系统 - Google Patents

Abstract

本发明公开了一种脉冲宽度调制控制芯片和电源转换系统。根据本发明实施例提供的脉冲宽度调制控制芯片，包括充电电路，用于利用芯片的HV引脚对芯片的供电引脚进行充电；VDD检测电路，用于在动态负载或空载时，当检测到VDD电压下降至第一预设阈值时，输出第一开关信号；以及第一充电控制器，用于基于第一开关信号使得充电电路导通。通过上述技术方案，利用VDD检测电路来对VDD电压进行检测，并且在VDD电压下降至一定程度时，将充电电路导通，可以避免在大动态负载或空载的情况下，芯片供电完全由VDD电容维持，避免芯片供电不足的问题，进而防止芯片因供电不足而触发欠压保护。

Description

脉冲宽度调制控制芯片和电源转换系统

技术领域

本发明属于集成电路领域，尤其涉及一种脉冲宽度调制控制芯片和电源转换系统。

背景技术

传统芯片高压启动方案，HV引脚一般通过二极管连接在AC端或者直接连接至Bulk电容。在芯片上电之后，HV引脚通过芯片内部充电电路对VDD电容进行充电；当VDD电压上升至芯片启动阈值时，充电电路断开，高压启动结束，芯片开始工作，系统启动；接下来，随着输出电压的上升，辅助绕组接管对VDD引脚的供电。

这种高压启动的好处是启动速度快，启动后充电电路断开，有利于降低芯片的功耗。

在系统工作后仅由辅助绕组对VDD引脚进行供电。然而，在大动态负载或者空载情况下，受输出反馈的调节，芯片会进入停打GATE状态，此时辅助绕组没有供电，芯片供电完全由VDD电容维持，当VDD电压减小至芯片强打阈值时，芯片进入强打模式，导致输出电压出现漂高问题，尤其在低温恶劣的工作条件下，由于VDD电容容值减小而导致VDD电压下降斜率加快，从而出现芯片供电不足的问题，进而触发欠压保护。

发明内容

本发明实施例提供了一种脉冲宽度调制控制芯片和电源转换系统，能够避免在大动态负载或空载的情况下，芯片供电完全由VDD电容维持，避免芯片供电不足的问题，进而防止芯片因供电不足而触发欠压保护。

第一方面，本发明实施例提供了一种脉冲宽度调制控制芯片，包括：充电电路，用于利用芯片的HV引脚对芯片的供电引脚进行充电；VDD检测电路，用于在动态负载或空载时，当检测到VDD电压下降至第一预设阈值时，输出第一开关信号；以及第一充电控制器，用于基于第一开关信号使得充电电路导通。

根据本发明第一方面提供的脉冲宽度调制控制芯片，VDD检测电路还用于在动态负载或空载时，当检测到VDD电压上升至第二预设阈值时，输出第二开关信号；第一充电控制器还用于基于第二开关信号使得充电电路断开。

根据本发明第一方面提供的脉冲宽度调制控制芯片，供电引脚为芯片的VDD引脚，充电电路包括：第一晶体管，第一晶体管的漏极可以连接至HV引脚，第一晶体管的栅极接地；第一电阻模块，第一电阻模块的一端可以连接至第一晶体管的源极；以及第一开关模块，第一电阻模块的另一端可以连接至第一开关模块的一端，第一开关模块的另一端经由VDD引脚可以连接至VDD检测电路的输入端，第一开关模块的又一端可以连接至第一充电控制器的输出端，并且第一充电控制器的输入端可以连接至VDD检测电路的输出端。

根据本发明第一方面提供的脉冲宽度调制控制芯片，第一充电控制器还用于在芯片上电时使得充电电路导通，并且在VDD电压上升至第三预设阈值时使得充电电路断开。

根据本发明第一方面提供的脉冲宽度调制控制芯片，供电引脚为芯片的V10引脚，芯片还包括：第一V10检测电路，用于在动态负载或空载时，当检测到V10电压大于第四预设阈值时，输出第三开关信号；其中，第一充电控制器还用于基于第二开关信号或第三开关信号使得充电电路断开。

根据本发明第一方面提供的脉冲宽度调制控制芯片，充电电路包括：第二晶体管，第二晶体管的漏极可以连接至HV引脚，第二晶体管的栅极接地；第二电阻模块，第二电阻模块的一端可以连接至第二晶体管的源极；以及第二开关模块，第二电阻模块的另一端可以连接至第二开关模块的一端，第二开关模块的另一端经由V10引脚可以连接至第一V10检测电路，第二开关模块的又一端可以连接至第一充电控制器的输出端，并且第一充电控制器的两个输入端分别可以连接至VDD检测电路的输出端和第一V10检测电路的一个输出端。

根据本发明第一方面提供的脉冲宽度调制控制芯片，第一V10检测电路包括：第一V10检测器，第一V10检测器的输入端可以连接至V10引脚，第一V10检测器的一个输出端用于输出第四开关信号；以及第一计时器，第一计时器的输入端可以连接至第一V10检测器的另一输出端，第一计时器的输出端用于输出第三开关信号；其中，第二电阻模块包括多路串联连接的电阻和开关，其中，开关基于第四开关信号而导通或断开。

根据本发明第一方面提供的脉冲宽度调制控制芯片，供电引脚为芯片的V10引脚，芯片还包括：第二充电控制器，用于在芯片上电时使得充电电路导通，并且在V10电压上升至第五预设阈值时使得充电电路断开。

根据本发明第一方面提供的脉冲宽度调制控制芯片，充电电路包括：第三晶体管，第三晶体管的漏极可以连接至HV引脚，第三晶体管的栅极接地；第三电阻模块，第三电阻模块的一端可以连接至第三晶体管的源极；第三开关模块，第三电阻模块的另一端可以连接至第三开关模块的一端，第三开关模块的另一端可以连接至芯片的VDD引脚，第三开关模块的又一端可以连接至第二充电控制器的输出端，并且第二充电控制器的输入端连接V10引脚；电感，电感的一端可以连接至第三开关模块的另一端；以及二极管，二极管的一端可以连接至电感的另一端，二极管的另一端可以连接至V10引脚。

根据本发明第一方面提供的脉冲宽度调制控制芯片，VDD检测电路还用于对VDD电压进行检测，以输出第五开关信号；其中，第三电阻模块包括多路串联连接的电阻和开关，其中，开关基于第五开关信号而导通或断开。

根据本发明第一方面提供的脉冲宽度调制控制芯片，还包括：第二V10检测电路，用于在动态负载或空载时，当检测到V10电压大于第六预设阈值时，输出第六开关信号；其中，第一充电控制器还用于基于第二开关信号或第六开关信号使得充电电路断开。

根据本发明第一方面提供的脉冲宽度调制控制芯片，充电电路包括：第四电阻模块，第四电阻模块的一端可以连接至第三晶体管的源极；以及第四开关模块，第四电阻模块的另一端可以连接至第四开关模块的一端，第四开关模块的另一端可以连接至V10引脚，第四开关模块的又一端可以连接至第一充电控制器的输出端，并且第一充电控制器的输入端可以连接至第二V10检测电路和VDD检测电路的输出端。

根据本发明第一方面提供的脉冲宽度调制控制芯片，第二V10检测电路包括：第二V10检测器，第二V10检测器的输入端可以连接至V10引脚；以及第二计时器，第二计时器的输入端可以连接至第二V10检测器的输出端，第二计时器的输出端用于输出第六开关信号。

另一方面，本发明实施例提供了一种电源转换系统，包括如本发明第一方面提供的脉冲宽度调制控制芯片。

本发明实施例提供的脉冲宽度调制控制芯片和电源转换系统，能够避免在大动态负载或空载的情况下，芯片供电完全由VDD电容维持，避免芯片供电不足的问题，进而防止芯片因供电不足而触发欠压保护。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了现有技术提供的典型供电模式下电源转换系统的结构示意图；

图2示出了现有技术提供的PWM控制芯片的结构示意图；

图3示出了现有技术中电源转换系统在动态负载下各个信号之间的对应关系的曲线示意图；

图4示出了现有技术中电源转换系统在空载下各个信号之间的对应关系的曲线示意图；

图5示出了本发明实施例提供的PWM控制芯片的结构示意图；

图6示出了图5所示的PWM控制芯片的第一实现方式的结构示意图；

图7示出了本发明实施例提供的电源转换系统在动态负载或空载下各个信号之间的对应关系的曲线示意图；

图8示出了现有技术提供的非典型供电模式下电源转换系统的结构示意图；

图9示出了现有技术中电源转换系统在动态负载下各个信号之间的对应关系的曲线示意图；

图10示出了现有技术中电源转换系统在空载下各个信号之间的对应关系的曲线示意图；

图11示出了图5所示的PWM控制芯片的第二实现方式的结构示意图；

图12示出了图5所示的PWM控制芯片的第三实现方式的结构示意图；

图13示出了本发明实施例提供的电源转换系统在动态负载或空载下各个信号之间的对应关系的曲线示意图；

图14示出了图5所示的PWM控制芯片的第四实现方式的结构示意图；以及

图15示出了图14提供的PWM控制芯片的充电电流与电压VDD之间的对应关系的示意图。

具体实施方式

下面将详细描述本发明的各个方面的特征和示例性实施例，为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本发明，并不被配置为限定本发明。对于本领域技术人员来说，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

在现有技术中，在动态负载或者空载情况下，可能出现以下问题：芯片会由于供电不足而进入强打模式，导致输出电压漂高或者在低温恶劣工作条件下触发欠压保护。本发明实施例通过增加高压启动动态供电的方式，可以解决现有技术中的问题。以下通过具体示例的方式对本发明实施例的实现方式进行详细介绍。

为了解决现有技术问题，本发明实施例提供了一种脉冲宽度调制控制芯片和电源转换系统。为了更好地理解本发明，下面首先对现有技术中的电源转换系统进行介绍。

图1示出了现有技术提供的典型供电模式下电源转换系统的结构示意图。如图1所示，电源系统可以包括脉冲宽度调制(Pulse Width Modulation，PWM)控制芯片(示出为IC)、电磁干扰(Electromagnetic Interference，EMI)滤波器和辅助绕组(Naux)等。

其中，图1所示的电源转换系统(例如，AC-DC电源转换系统)为典型供电模式下的电源转换系统，PWM控制芯片可以包括PRT、FB(输出反馈)、CS、GND、GATE、VDD、NC以及高压(High Voltage，HV)引脚等。其中，典型供电模式是指辅助绕组整流后对芯片进行供电。

在图1所示的示例中，EMI滤波器用于接收输入电压，EMI滤波器的一个输出端可以连接至二极管D1的正极，二极管D1的负极可以连接至二极管D2的负极和电阻R2的一端，二极管D2的正极可以连接至EMI滤波器的另一输出端，电阻R2的另一端可以经由电阻R3可以连接至芯片的HV引脚，二极管D1和D2的正极可以连接至整流器(由二极管D3-D6组成)的两个输入端，整流器的两个输出端分别连接至电容C2的两个极板，电容C2的一个极板接地，另一个极板可以连接至电阻R1和电容C3的一端，电阻R1和电容C3的另一端可以连接至二极管D7的负极，二极管D7的正极可以连接至晶体管M1的漏极，晶体管M1的栅极可以连接至芯片的GATE引脚，晶体管M1的源极可以经由电阻R7接地，二极管D7的负极与电阻R1和电容C3的一端可以连接至输入绕组Np，芯片的VDD引脚可以经由电阻R6连接至电容C1的一端，并且可以连接至二极管D8的负极，二极管D8的正极可以连接至辅助绕组的一端，辅助绕组的另一端可以接地，芯片的CS引脚可以连接至电阻R7中远离地的一端，二极管D8的正极可以及经由电阻R4和R5接地，电阻R4和R5的公共端可以连接至芯片的PRT引脚。

此外，输出绕组Ns的一端可以连接至二极管D9的正极，二极管D9的负极可以连接至电容C4的一端，输出绕组Ns的另一端可以连接至电容C4的另一端，二极管D9的负极可以连接至系统的一个输出端，系统的另一输出端接地，并且系统中未接地的输出端可以经由电阻R10和R11接地，以及经由电阻R8和二极管D10和二极管D11接地，其中，电阻R8的一端可以连接至系统中未接地的输出端，电阻R8的另一端可以连接至二极管D10的正极，二极管D10的负极可以连接至二极管D11的负极，二极管D11的正极可以接地，并且二极管D10和D11的负极可以经由电容C5和电阻R9连接至电阻R10和R11的公共端。

如图1所示，在为PWM控制芯片(以下简称芯片)提供交流电(AlternatingCurrent，AC)之后，通过HV引脚对VDD电容(C1)进行充电，当VDD电压上升至芯片启动阈值之后，关闭芯片内部的充电电路，使得芯片开始工作，电源转换系统开始工作，随着输出电压Vout的上升，辅助绕组(Naux)接管对VDD引脚的供电。

其中，辅助绕组的电压VDD和系统的输出电压(Vout)之间的关系可以表示为如下：

并且其中，Naux表示辅助绕组的匝数，Ns表示输出绕组的匝数，Vout表示系统的输出电压，并且VDD表示辅助绕组的电压。

参考图2，图2示出了现有技术提供的PWM控制芯片的结构示意图。

如图2所示，该芯片包括晶体管M1、二极管D1、充电控制器110、欠压锁定(UnderVoltage Lock Out，UVLO)模块120以及内部控制电路130。

作为一个示例，UVLO模块120可以用于提供芯片上电和掉电检测，例如，在检测到VDD电压上升至芯片启动阈值，芯片启动完成时，可以使能电源AVDD信号为芯片内的其他模块供电和逻辑电路复位；以及在检测到VDD电压掉电至芯片欠压阈值时，可以使得芯片断电。

作为一个示例，内部控制电路130可以是芯片内除了与HV充电相关的控制电路之外的其他控制电路的总称，例如，内部控制电路130可以包括振荡器(OSC)控制电路、计时控制电路、栅极驱动电路以及其他逻辑控制和保护电路等，本发明对此不作限制。

其中，晶体管M1的一端(例如，漏极)可以连接至HV引脚，晶体管M1的一端(例如，栅极)可以连接至充电控制器110的输出端，晶体管M1的一端(例如，源极)可以连接至二极管D1的正极，二极管D1的负极可以连接至VDD引脚，并且二极管D1的负极可以连接至UVLO模块120的输入端，UVLO模块120的输出端可以连接至内部控制电路130的输入端，以向内部控制电路130提供AVDD信号。

并且其中，该充电控制器110可以用于对晶体管M1的导通和断开进行控制，例如在芯片上电时控制晶体管M1导通，以使充电通路导通，从而充电电路可以对芯片进行供电，在VDD电压上升至芯片启动阈值时控制晶体管M1断开，以使充电通路断开，从而充电电路可以不再对芯片进行供电。

应当注意，一方面，在动态负载下，受环路响应的影响，输出电压会出现过冲，FB被拉低，芯片停止GATE输出，辅助绕组没有电压，在这种情况下，芯片的VDD引脚的供电完全由VDD电容提供，芯片进入停打GATE状态，VDD电压会逐渐降低。

具体地，参见图3，图3示出了现有技术中电源转换系统在动态负载下各个信号之间的对应关系的曲线示意图，图3的曲线图对应于典型供电模式。从图3中可以看出，在输出电流Iout发生轻载(对应于时间段t1-t2)期间，输出电压Vout会发生过冲，并且FB被拉低，芯片会进入停打GATE状态，在停打GATE阶段期间，VDD电压会逐渐降低。

另一方面，在空载情况下，受环路控制的影响，停打GATE的时间较长，此时辅助绕组没有电压，在这种情况下，芯片供电完全由VDD电容提供，芯片会进入停打GATE状态，在停打GATE阶段期间，VDD电压会逐渐降低。

具体地，参见图4，图4示出了现有技术中电源转换系统在空载下各个信号之间的对应关系的曲线示意图，图4的曲线图对应于典型供电模式。从图4中可以看出，以时间段t1-t2为例，芯片进入停打GATE阶段，此时VDD电压逐渐降低。

综上，在现有技术中，在系统的输出动态负载切换或空载情况下，VDD电压逐渐降低，芯片供电完全由VDD电容维持，这导致芯片有可能因为供电不足而触发欠压保护。

为了解决现有技术中典型供电模式下的问题，本发明实施例提供了一种脉冲宽度调制控制芯片和电源转换系统。以下首先对本发明实施例提供的PWM控制芯片进行介绍。

参考图5，图5示出了本发明实施例提供的PWM控制芯片的结构示意图。

如图5所示，PWM控制芯片可以包括充电电路510、VDD检测电路520和第一充电控制器530。

作为一个示例，充电电路510可以用于利用芯片的HV引脚对芯片的供电引脚进行充电，VDD检测电路520可以用于在动态负载或空载时，当检测到VDD电压下降至第一预设阈值(例如，VDD_HV_ON)时，输出第一开关信号(例如，char_v10)，并且第一充电控制器530可以用于基于第一开关信号使得充电电路510导通。

作为一个示例，芯片的VDD引脚可以连接至VDD检测电路520的输入端，以使VDD检测电路520可以对VDD电压进行检测，VDD检测电路520的输出端可以连接至第一充电控制器530的输入端，以向第一充电控制器530提供信号char_v10，第一充电控制器530的输出端可以连接至充电电路510的输入端，以使第一充电控制器530可以基于信号char_v10来控制充电电路510的导通和断开，并且充电电路510的输出端可以连接至芯片的供电引脚，以在充电电路510导通时利用充电电路510对供电引脚进行供电。其中，该供电引脚可以为VDD引脚或者V10引脚(例如，典型供电模式下为VDD引脚，非典型供电模式下为V10引脚，这将在下面具体介绍)。

可以理解的是，如果芯片的供电引脚为VDD端，则充电电路510的输出端可以直接连接至图1中所示的VDD引脚。或者，如果芯片的供电引脚为V10引脚，则充电电路的输出端可以连接至V10引脚。

根据本发明实施例提供的PWM控制芯片，通过利用VDD检测电路，在检测到VDD电压下降至预设阈值VDD_HV_ON时，输出第一开关信号，进而使得第一充电控制器530可以基于该第一开关信号来导通充电电路510，以使充电电路510可以为供电引脚进行供电，从而避免了在大动态负载或空载的情况下，芯片供电完全由VDD电容维持，防止出现芯片供电不足的问题，进而防止芯片因供电不足而触发欠压保护。

在前述实施例中，VDD检测电路520还可以用于在动态负载或空载时，当检测到VDD电压上升至第二预设阈值(例如，VDD_HV_OFF)时，输出第二开关信号，并且第一充电控制器530还可以用于接收该第二开关信号，以基于该第二开关信号使得充电电路510断开。

通过本发明实施例提供的PWM控制芯片，通过利用VDD检测电路，在检测到VDD电压上升至预设阈值(例如，VDD_HV_OFF)时，输出第二开关信号，进而使得第一充电控制器530可以基于该第二开关信号来断开充电电路510，以使充电电路510不再为供电引脚进行供电，可以防止由于充电电路持续工作而产生过高的芯片功耗，即有利于降低芯片功耗，从而降低整体系统的功耗。

为了解决现有技术中典型供电模式下的问题，以下通过具体示例的方式对图5提供的PWM控制芯片的一种实现方式进行介绍。参考图6，图6示出了图5所示的PWM控制芯片的第一实现方式的结构示意图，其中，图6所示的PWM控制芯片的供电引脚为VDD引脚。

参考图6，PWM控制芯片可以包括充电电路510、VDD检测电路520、第一充电控制器530、UVLO模块120以及内部控制电路130。其中，相同的组件采用相同的附图标记。

其中，充电电路510可以包括第一晶体管(例如，结型场效应晶体管(JunctionField-Effect Transistor，JFET))、电阻模块(例如，R1)和开关模块(例如，金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)M2)。

作为一个示例，JFET管的第一端(例如，漏极)可以连接至HV引脚，JFET管的第二端(例如，栅极)可以接地，JFET管的第三端(例如，源极)可以连接至电阻R1的一端，电阻R1的另一端可以连接至M2管的第一端(例如，源极)，M2管的第二端(例如，栅极)可以连接至第一充电控制器530的输出端，M2管的第三端(例如，漏极)可以连接至VDD引脚，VDD引脚可以连接至VDD检测电路520的输入端，VDD检测电路520的一个输出端可以连接至第一充电控制器530的输入端，VDD检测电路520的另一输出端可以连接至UVLO模块120的输出端，并且UVLO模块120的输出端可以连接至内部控制电路130的输入端。

在图6所示的实施例中，芯片的供电引脚为VDD引脚，则充电电路510可以直接连接至VDD引脚，以对VDD引脚进行供电。

作为一个示例，在动态负载或空载下，VDD检测电路在检测到电压VDD下降至阈值VDD_HV_ON时，可以输出指示充电电路510导通的信号至第一充电控制器530，并且在检测到电压VDD上升至阈值VDD_HV_OFF时，可以输出指示充电电路510断开的信号至第一充电控制器530。

具体地，在动态负载或空载下，VDD检测电路520可以用于对VDD电压进行检测，以在检测到VDD下降至VDD_HV_ON时，可以输出第一开关信号至第一充电控制器530，使得第一充电控制器530基于该第一开关信号来导通M2管，从而导通充电电路510，使得充电电路510对VDD引脚的电容进行供电，以防止芯片供电不足。以及在检测到VDD上升至VDD_HV_OFF时，可以输出第二开关信号至第一充电控制器530，使得第一充电控制器530基于该第二开关信号来断开M2管，从而断开充电电路510，使得充电电路510不再对供电引脚进行供电，以降低芯片功耗。

此外，应当注意，VDD_HV_ON>VDD_UVLO(VDD欠压保护电压)。

此外，第一充电控制器530除了可以用于在动态负载或空载下，控制充电电路510的导通和断开，还可以用于在芯片上电时，控制M2管导通，从而导通充电电路510，使得充电电路510对供电引脚进行供电；并且在VDD电压上升至第三预设阈值(例如，芯片开启阈值)时，控制M2管断开，从而断开充电电路510，高压西东结束，芯片开始工作，使得系统启动。

为了便于理解，参考图7，图7示出了本发明实施例提供的电源转换系统在动态负载或空载下各个信号之间的对应关系的曲线示意图，其中该电源转换系统中包括图6所示实施例提供的PWM控制芯片。

作为一个示例，在动态负载或空载下，在停打GATE阶段期间，在检测到VDD电压下降至阈值VDD_HV_ON(对应于时刻t1)时，则启动HV充电(即，导通充电电路510)对VDD引脚进行供电，以使得VDD电压上升；并且在检测到VDD电压上升至VDD_HV_OFF(对应于时刻t2)时，则关闭HV充电(即，断开充电电路510)，此时VDD电压开始下降；当再次检测到VDD电压下降至阈值VDD_HV_ON(对应于时刻t3)时，则再次启动充电电路510来对VDD引脚进行充电，以使得VDD电压上升，并且在检测到VDD电压上升至VDD_HV_OFF(对应于时刻t4)时，则断开充电电路510。

然而，在现有技术中，在时刻t1处，VDD电压会持续下降至低于VDD_HV_ON，进而可能导致芯片供电不足等问题。

以下将通过其他实施例来对图5提供的PWM控制芯片进行介绍。应当注意，以下各个实施例对应于非典型供电模式(即，宽输出电压应用)下的电源转换系统和PWM控制芯片。为了便于理解，首先对现有技术中非典型供电模式下的电源转换系统进行介绍。其中，非典型供电模式是指辅助绕组整流后经过升压DC-DC转换器对芯片供电。

参考图8，图8示出了现有技术提供的非典型供电模式下电源转换系统的结构示意图。如图8所示，电源系统可以包括PWM控制芯片(示出为IC)、EMI滤波器和辅助绕组(Naux)等。

其中，图8所示的电源转换系统为非典型供电模式下的电源转换系统，PWM控制芯片可以包括VDD、SW、V10、FB、GND、CS、GATE、DEM以及HV引脚等。应当注意，与典型供电模式下芯片的供电引脚为VDD引脚不同，在这种非典型供电模式下，芯片的供电引脚为V10引脚。

应当注意，图8所示的实施例类似于图1所示的实施例，为了便于描述，仅对二者之间的不同之处进行介绍，不同之处主要在于：EMI滤波器的输出端可以连接至整流器(由D1-D4组成)的输入端，整流器的一个输出端可以连接至电容C1的一个极板和地，整流器的另一输出端可以连接至电容C1的另一极板，电容C1的另一极板可以连接至电阻R1和电容C2的一端，电阻R1和电容C2的另一端可以连接至二极管D5的负极，二极管D5的正极可以连接至输入绕组的一端，电阻R1和电容C2的一端还可以连接至输入绕组的另一端，电感L的两端可以连接至芯片的SW和VDD引脚，V10引脚经由电容C5接地，GND引脚接地，VDD引脚还可以连接至二极管D7的负极，并且经由电容C3接地，二极管D7的正极可以连接至电阻R2的一端，电阻R2的另一端可以连接至DEM引脚和电阻R3的一端，电阻R3的另一端接地，二极管D5的正极还可以连接至晶体管M1的漏极，晶体管M1的栅极可以连接至GATE引脚，晶体管M1的源极经由电阻R4接地。

如图8所示，在芯片上电之后，通过HV引脚对VDD引脚处的电容进行充电，芯片内置升压DC-DC转换器不工作，此时VDD引脚通过芯片外置的电感L和芯片内置的肖特基二极管直接对V10引脚处的电容进行充电，即对V10引脚进行充电。当V10电压上升至芯片启动阈值之后，则关闭芯片内部充电电路，芯片开始工作，以使系统工作启动，随着输出电压的升高，辅助绕组的电压也随之升高。

其中，辅助绕组的电压VDD和系统的输出电压(Vout)之间的关系可以表示为如下：

并且其中，Naux表示辅助绕组的匝数，Ns表示输出绕组的匝数，Vout表示系统的输出电压，并且VDD表示辅助绕组的电压。

可见，输出电压Vout越高，电压VDD越高；输出电压Vout越低，电压VDD越低。在输出电压低的时候，通过利用芯片内置的升压DC-DC控制器，可以使得电压VDD升高，以得到一个稳定的V10电压，从而对芯片进行稳定的供电，以满足宽输出电压的应用，其中，在输出电压Vout高和低的情况下，对应的V10电压的大小可以表示为如下：

当输出电压Vout低的时候，V10＝VDD经升压DC-DC转换器升压后的基准电压Vreg。

当输出电压Vout高的时候，V10＝VDD，VDD>Vreg。

与典型供电模式相类似地，一方面，在动态负载下，受环路响应的影响，输出电压会出现过冲，FB被拉低，芯片停止GATE输出，辅助绕组没有电压，在这种情况下，芯片的引脚V10的供电完全由VDD电容上的电压经内置升压DC-DC转换器升压后提供，在停打GATE阶段期间，VDD电压会逐渐降低。

具体地，参见图9，图9示出了现有技术中电源转换系统在动态负载下各个信号之间的对应关系的曲线示意图，图9的曲线图对应于非典型供电模式。从图9中可以看出，在输出电流Iout发生轻载(对应于时间段t1-t2)期间，输出电压Vout会发生过冲，并且FB被拉低，芯片进入停打GATE状态，在GATE停打阶段期间，电压VDD会逐渐降低，而V10电压保持稳定在Vreg。

另一方面，在空载情况下，受环路控制的影响，停打GATE的时间较长，此时辅助绕组没有电压，在这种情况下，芯片的引脚V10完全由VDD电容上存储的电压经内置升压DC-DC转换器升压后提供，在停打GATE阶段期间，VDD电压会逐渐降低。

具体地，参见图10，图10示出了现有技术中电源转换系统在空载下各个信号之间的对应关系的曲线示意图，图10的曲线图对应于非典型供电模式。从图10中可以看出，以时间段t1-t2为例，芯片进入停打GATE阶段，此时电压VDD逐渐降低，而V10电压保持稳定在Vreg。

可见，现有技术中，在动态负载或空载情况下，受输出反馈调节，芯片会进入停打GATE状态，此时辅助绕组没有供电，芯片供电完全由VDD电容提供，而VDD电压的持续下降会导致芯片供电不足，进而触发欠压保护。

为了解决现有技术中非典型供电模式下的问题，以下通过具体示例的方式对图5提供的PWM控制芯片的三种实现方式进行介绍。参考图11，图11示出了图5所示的PWM控制芯片的第二实现方式的结构示意图，其中，图11所示的PWM控制芯片的供电引脚为V10引脚。

在图11所示的实施例中，PWM控制芯片可以包括充电电路510、VDD检测电路520、第一充电控制器530、PWM控制器540、升压DC-DC转换器550、电感L、二极管D1、电阻R4和R5以及晶体管M4。

作为一个示例，充电电路510可以包括晶体管(例如，JFET)、电阻模块(例如，电阻R1-R3和开关S1-S3)以及开关模块(例如，晶体管M3)。

其中，电阻模块可以为多路串联连接的电阻和开关，例如，串联连接的电阻R3和开关S3，串联连接的电阻R1和开关S1以及串联连接的电阻R2和开关S2，并且然后三者并联连接，其中开关S1-S3的导通或断开受到V10检测器的控制(这将在下面进行介绍)，晶体管M3可以为高压PMOS管。

作为一个示例，PWM控制器540可以包括V10检测电路5401、基准电压和电流模块(Vreg&Iref)5402、UVLO模块120以及内部控制电路130。其中，V10检测电路5401可以包括V10检测器和计时器(例如，自复位计时器)。

其中，JFET管的一端(例如，漏极)可以连接至HV引脚，JFET管的一端(例如，栅极)可以接地，JFET管的一端(例如，源极)可以连接至电阻模块的一端，电阻模块的另一端可以连接至晶体管M3的一端(例如，源极)，电阻模块中的开关S1-S3可以连接至V10检测器的输出端，以基于V10检测器的输出信号而导通或断开，晶体管M3的一端(例如，栅极)可以连接至第一充电控制器530的输出端，第一充电控制器530的输入端可以连接至计时器和VDD检测电路520的输出端，以从计时器接收信号Char_en，并且从VDD检测电路520接收信号Char_v10，晶体管M3的一端(例如，漏极)可以连接至二极管D1的负极以及经由电阻R4和R5接地，二极管D1的正极可以连接至电感L的一端以及晶体管M4的一端(例如，漏极)，晶体管M4的一端(例如，栅极)可以连接至升压DC-DC转换器550的输出端，升压DC-DC转换器550的输入端可以连接至电阻R4和R5的公共端，电感L的另一端可以连接至VDD引脚，VDD引脚可以连接至VDD检测电路520的输入端，VDD检测电路520的输出端可以连接至第一充电控制器530的一个输入端，以在VDD检测电路520检测到VDD下降至VDD_HV_ON时，使得第一充电控制器530导通晶体管M3，以导通充电电路510，进而利用充电电路510对V10引脚进行供电，或者在VDD检测电路520检测到VDD上升至VDD_HV_OFF时，使得第一充电控制器530断开晶体管M3，以断开充电电路510，进而不再利用充电电路510对V10引脚进行供电。

此外，V10引脚可以连接至V10检测器的输入端，V10检测器的一个输出端可以用于输出例如三个开关控制信号S1-S3，以控制充电电路510中三个开关S1-S3的导通或断开，V10检测器的另一输出端可以连接至计时器的输入端，计时器的输出端可以连接至第一充电控制器530的另一输入端，以在V10检测器检测到V10上升至V10_HV_OFF时，使得第一充电控制器530断开晶体管M3，以断开充电电路510。

可见，在图11所示的实施例中，在动态负载或空载的情况下，充电电路510的断开可以取决于VDD电压或者V10电压，在满足条件以下两个条件中的任意一个时，均可以使得充电电路510被断开：VDD上升至VDD_HV_OFF和V10上升至V10_HV_OFF。

此外，V10检测器的又一输出端可以连接至UVLO模块120以及基准电压和电流模块5402的输入端，并且基准电压和电流模块5402的输出端可以连接至内部控制电路130的输入端。

作为一个示例，在充电电路520导通(例如，芯片上电、动态负载或空载情况下)时，可以对V10引脚进行充电。

首先，在芯片上电时，升压DC-DC转换器550不工作，第一充电控制器530可以控制晶体管M3导通，以使充电电路510导通，进而可以通过充电电路510直接对V10引脚进行充电，由充电电路510提供的充电电流可以表示为如下：

其中，Ihv_v10为由充电电路510提供的充电电流，VHVS为HV引脚处的电压，V10为V10引脚处的电压，R1、R2和R3分别为电阻R1、R2和R3的电阻值。

此外，通过设置阈值V1和V2，在V10检测器检测到V10<V1时，可以接通开关S1；在V10检测器检测到V1<V10<V2时，可以接通开关S1和S2；并且在V10检测器检测到V10>V2时，可以接通开关S1至S3。

其次，当V10电压上升至芯片启动阈值时，利用第一充电控制器530来断开晶体管M3，即断开充电电路510，芯片正常工作后通过辅助绕组对VDD引脚进行供电，然后VDD引脚再对V10引脚进行供电。

其中，在正常工作期间，当VDD>Vreg时，升压DC-DC转换器550处于待机状态，辅助绕组可以通过VDD引脚直接对V10引脚进行供电；当输出电压降低时，VDD也随之降低，当VDD<Vreg时，升压DC-DC转换器550开始正常工作，使得V10稳定在Vreg。

再次，当输出电压和负载电流同时减小到一定程度时，VDD也随之降低，当VDD检测电路520检测到VDD下降至VDD_HV_ON时，使能char_v10＝1，使得第一充电控制器530控制晶体管M3导通，以通过充电电路510直接对V10引脚进行充电，随着V10电压的升高，辅助绕组的电压升高，即电压VDD也升高。

最后，当V10检测器检测到V10上升至V10_HV_OFF或VDD检测电路520检测到VDD上升至VDD_HV_OFF时，使得第一充电控制器530控制晶体管M3断开，以断开充电电路510，此时电压VDD又开始减小，进入下一个充电电路510对V10引脚充电周期。在图11中，L为升压DC-DC转换器的电感，D1为芯片内置肖特基二极管，在替代实施例中，也可以使用PMOS寄生体二极管或者PMOS开关代替。

综上，在这种非典型应用下，通过将电阻模块配置为多路串联连接的电阻和开关，并且在V10电压的大小不同时接通不同的开关，可以使得由充电电路510提供的充电电流为三段式电流，充电电流随着V10电压不再单调减小，从而加快了芯片启动速度。

作为一个示例，参考图12，图12示出了图5所示的PWM控制芯片的第三实现方式的结构示意图。

在图12所示的实施例中，PWM控制芯片可以包括充电电路510、VDD检测电路520、第一充电控制器530、PWM控制器540、升压DC-DC转换器550、第二充电控制器560、电阻R8和R9以及晶体管M7。

应当注意，图12和图11中采用相同标号的组件可以是相同的组件，或者同一模块的不同实现方式，本发明对此不作限制。

作为一个示例，充电电路510可以包括两条通路：第一通路和第二通路。其中，第一通路可以用于在芯片上电时，利用第二充电控制器560(例如，开启模式充电控制器)来导通晶体管M5，以使第一通路导通，并且在检测到V10电压大于芯片开启阈值时，利用第二充电控制器560来断开晶体管M5，以使第一通路断开。此外，第二通路可以用于在动态负载或空载情况下，在检测到VDD下降至VDD_HV_ON时，利用第一充电控制器530(例如，正常模式充电控制器)来导通晶体管M6；或者在检测到V10上升至V10_HV_OFF或VDD上升至VDD_HV_OFF时，利用第一充电控制器530来断开晶体管M6。

作为一个示例，第一通路可以包括晶体管(例如，JFET)、电阻模块(例如，R6)、开关模块(例如，晶体管M5)、电感L以及二极管D1。

其中，JFET管的一端(例如，漏极)可以连接至HV引脚，JFET管的一端(例如，栅极)可以接地，JFET管的一端(例如，源极)可以连接至电阻R6的一端，电阻R6的另一端可以连接至晶体管M5的一端(例如，源极)，晶体管M5的一端(例如，栅极)可以连接至第二充电控制器560的输出端，第二充电控制器560的输入端可以连接至V10引脚，以在V10电压大于芯片开启阈值时，断开晶体管M5，晶体管M5的一端(例如，漏极)可以连接至电感L的一端，电感L的另一端可以连接至二极管D1的一端(例如，正极)，并且二极管D1的另一端(例如，负极)可以连接至V10引脚。

作为一个示例，第二通路可以包括电阻模块(例如，电阻R7)和开关模块(例如，晶体管M6)。

其中，电阻R7的一端可以连接至JFET管的一端(例如，源极)，电阻R7的另一端可以连接至晶体管M6的一端(例如，源极)，晶体管M6的一端(例如，栅极)可以连接至第一充电控制器530的输出端，以在动态负载或空载下，基于第一充电控制器510而导通或断开晶体管M6，第一充电控制器530的输入端可以连接至V10检测电路5401和VDD检测电路520的输出端，以分别从V10检测电路5401和VDD检测电路520接收信号Char_en和Char_v10，并且晶体管M6的一端(例如，漏极)可以连接至二极管D1的负极和V10引脚。

可见，在VDD检测电路520检测到VDD下降至VDD_HV_ON时，输出信号char_v10，以使第一充电控制器530基于char_v10来导通晶体管M6，进而导通第二通路，以利用第二通路直接对V10引脚进行供电。

此外，当检测到V10上升至V10_HV_OFF或者VDD上升至VDD_HV_OFF时，则断开充电电路510。具体地，在VDD检测电路520检测到VDD上升至VDD_HV_OFF时，输出信号char_v10，以使第一充电控制器530基于char_v10来断开晶体管M6，进而断开第二通路，以断开充电电路510；或者在V10检测电路5401检测到V10上升至V10_HV_OFF时，输出信号char_en，以使第一充电控制器530基于信号char_en来断开晶体管M6，进而断开第二通路，以断开充电电路510。

为了便于理解，参考图13，图13示出了本发明实施例提供的电源转换系统在动态负载或空载下各个信号之间的对应关系的曲线示意图，图13的曲线图对应于非典型供电模式。

从图13中可以看出，在时间t1处，VDD电压下降至VDD_HV_ON，此时充电电路导通，V10电压逐步升高，在时间t2处，V10电压上升至V10_HV_OFF，此时充电电路断开，在时间t3处，VDD电压下降至VDD_HV_ON，此时充电电路再次导通，在时间t4处，VDD电压上升至VDD_HV_OFF，此时充电电路再次断开。

在图12所示的实施例中，首先，在芯片上电时，芯片内置的升压DC-DC转换器不工作，通过JFET管、电阻R6和晶体管M5对VDD引脚进行充电，然后利用电感L和二极管D1对V10引脚进行充电，由充电电路510提供的充电电流可以表示为如下：

其中，Ihv_vdd为由充电电路510提供的充电电流，VHVS为HV引脚处的电压，VDD为VDD引脚处的电压，R6为电阻R6的电阻值。

可见，充电电流随着电压VDD的增大而减小。其中，电感L为升压DC-DC转换器的电感，二极管D1为芯片内置的肖特基二极管，在替代实施例中，也可以利用PMOS寄生体二极管或者PMOS开关代替。

其次，在V10电压上升至芯片启动阈值时，利用第二充电控制器560来断开晶体管M5，即断开第一通路，芯片正常工作后利用辅助绕组为VDD引脚进行供电，然后VDD引脚再对V10引脚进行供电。

其中，在正常工作期间，当VDD>Vreg时，升压DC-DC转换器550处于待机状态，辅助绕组通过VDD引脚对V10引脚进行供电；当输出电压降低时，电压VDD也随之降低，当VDD<Vreg时，升压DC-DC转换器550开始正常工作，使得V10电压稳定在Vreg。当输出电压和负载电流同时减小到一定程度时，电压VDD也随之降低。

再次，当VDD检测电路520检测到电压VDD下降至VDD_HV_ON时，使能char_v10，使得通过第二通路对V10引脚进行充电，充电电流可以表示为如下：

其中，Ihv_v10为由充电电路510提供的充电电流，VHVS为HV引脚处的电压，V10为V10引脚处的电压，R7为电阻R7的电阻值。

最后，随着V10电压的升高，辅助绕组的电压升高，即电压VDD也升高，当检测到V10电压上升至V10_HV_OFF或者电压VDD上升至VDD_HV_OFF时，使得第二通路断开，以使得充电电路510断开，此时电压VDD又开始减小，进入下一个充电电路510对V10引脚进行充电的充电周期。

参考图14，图14示出了图5所示的PWM控制芯片的第四实现方式的结构示意图。

在图14所示的实施例中，PWM控制芯片可以包括充电电路510、VDD检测电路520、第一充电控制器530、PWM控制器540、升压DC-DC转换器550、第二充电控制器560、电阻R8和R9以及晶体管M7。

应当注意，图14所示的实施例类似于图12所示的实施例，为了简化说明，二者之间的相同之处在此不再赘述，仅对两者之间的区别进行详细介绍。

具体地，与图12所示的实施例的不同之处主要在于以下两点：第一点，在图14所示的实施例中，电阻模块包括多路串联连接的电阻R和开关，例如，串联连接的电阻R3和开关S3，串联连接的电阻R1和开关S1以及串联连接的电阻R2和开关S2，并且然后三者并联连接，其中开关S1-S3的导通或断开受到VDD检测电路520的控制(这将在下面进行介绍)。

因此，首先，在芯片上电时，升压DC-DC转换器550不工作，利用第二充电控制器560来接通晶体管M5，以通过JFET、电阻R1-R3、晶体管M5对VDD引脚进行充电，然后利用电感L和二极管D1对V10引脚进行供电，由充电电路510提供的充电电流可以表示为如下：

作为一个示例，参考图15，图15示出了图14提供的PWM控制芯片的充电电流与电压VDD之间的对应关系的示意图。

从图15可以看出，在这种非典型应用下，通过将电阻模块配置为多路串联连接的电阻和开关，并且在电压VDD的大小不同时接通不同的开关，可以使得由充电电路510提供的充电电流为三段式电流，充电电流随着电压VDD不再单调减小，从而加快了芯片的启动速度。

第二点，VDD检测电路520除了在检测到电压VDD下降至VDD_HV_ON时，输出信号char_v10之外，还可以用于通过设置阈值V1和V2，在VDD检测电路520检测到VDD<V1时，可以接通开关S1；在VDD检测电路520检测到V1<VDD<V2时，可以接通开关S1和S2；并且在VDD检测电路520检测到VDD>V2时，可以接通开关S1-S3。

其次，在V10电压上升至芯片启动阈值时，利用第二充电控制器560来断开晶体管M5，以断开第一通路，芯片正常工作后利用辅助绕组为VDD引脚进行供电，然后VDD引脚再对V10引脚进行供电。

其中，在正常工作期间，当VDD>Vreg时，升压DC-DC转换器550处于待机状态，辅助绕组通过VDD引脚对V10引脚进行供电；当输出电压降低时，电压VDD也随之降低，当VDD<Vreg时，升压DC-DC转换器550开始正常工作，使得V10电压稳定在Vreg。当输出电压和负载电流同时减小到一定程度时，电压VDD也随之降低。

再次，在动态负载或空载的情况下，当电压VDD下降至VDD_HV_ON时，使能char_v10，使得通过第二通路对V10引脚进行充电。

最后，随着V10电压的升高，辅助绕组的电压升高，即电压VDD也升高，当检测到V10电压上升至V10_HV_OFF或者电压VDD上升至VDD_HV_OFF时，使得第二通路断开，此时电压VDD又开始减小，进入下一个充电电路510对V10引脚进行充电的充电周期。

通过本发明实施例提供的上述技术方案，可以在动态负载或空载下，在检测到电压VDD下降至一预设阈值(例如，VDD_HV_ON)时，将充电电路导通，以利用充电电路对供电引脚进行充电。

此外，在供电引脚为VDD引脚的典型供电模式下，在检测到电压VDD上升至另一预设阈值(例如，VDD_HV_OFF)时，将充电电路断开；并且在供电引脚为V10引脚的非典型供电模式下，在检测到电压VDD上升至另一预设阈值(例如，VDD_HV_OFF)或者V10电压上升至又一预设阈值(例如，V10_HV_ON)时，均可以将充电电路断开。

并且，在供电引脚为V10引脚的非典型供电模式下，充电电路可以包括两条通路或者一条通路。其中，在充电电路包括两条通路的情况下，在芯片上电和V10电压上升至芯片启动阈值时，分别将其中一条通路(例如，第一通路)导通和断开；以及在动态负载或空载情况下，在检测到VDD下降至VDD_HV_ON时，可以将另一条通路(例如，第二通路)导通，并且在检测到VDD上升至VDD_HV_OFF或者V10上升至V10_HV_OFF时，可以将另一条通路断开。在充电电路包括一条通路的情况下，在芯片上电和V10电压上升至芯片启动阈值时，将该条通路分别导通和断开，并且在动态负载或空载情况下，在检测到VDD下降至VDD_HV_ON时，将该条通路导通，在检测到VDD上升至VDD_HV_OFF或者V10上升至V10_HV_OFF时，将该条通路断开。

通过上述技术方案，可以防止芯片因为供电不足而触发欠压保护，通过使得充电电路进行动态供电，能够防止芯片供电不足的问题。

此外，本发明实施例还提供了一种电源转换系统，该电源转换系统中包括如前面各个实施例中提供的PWM控制芯片。

可见，本发明实施例提供的充电电路可以为例如单通路型充电电路或双通路型充电电路，其中单通路型充电电路可以在一定程度上简化电路设计。

综上，本发明实施例提供的PWM控制芯片和电源转换系统，可以通过检测供电辅助绕组整流后电压VDD，在输出动态负载切换或输出空载的情况下，对输出电压和VDD电压进行检测，在VDD电压降低至一定程度时，通过充电电路对供电引脚进行供电，维持芯片供电电压在UVLO保护电压之上，防止芯片由于供电电压过低而导致系统重启等情况的发生，在一定程度上提升了电源转换系统在空载和宽范围动态负载下的系统稳定性。

需要明确的是，本发明并不局限于上文所描述并在图中示出的特定配置和处理。为了简明起见，这里省略了对已知方法的详细描述。在上述实施例中，描述和示出了若干具体的步骤作为示例。但是，本发明的方法过程并不限于所描述和示出的具体步骤，本领域的技术人员可以在领会本发明的精神后，作出各种改变、修改和添加，或者改变步骤之间的顺序。

以上所述的结构框图中所示的功能块可以实现为硬件、软件、固件或者它们的组合。当以硬件方式实现时，其可以例如是电子电路、专用集成电路(ASIC)、适当的固件、插件、功能卡等等。当以软件方式实现时，本发明的元素是被用于执行所需任务的程序或者代码段。程序或者代码段可以存储在机器可读介质中，或者通过载波中携带的数据信号在传输介质或者通信链路上传送。“机器可读介质”可以包括能够存储或传输信息的任何介质。机器可读介质的例子包括电子电路、半导体存储器设备、ROM、闪存、可擦除ROM(EROM)、软盘、CD-ROM、光盘、硬盘、光纤介质、射频(RF)链路，等等。代码段可以经由诸如因特网、内联网等的计算机网络被下载。

还需要说明的是，本发明中提及的示例性实施例，基于一系列的步骤或者装置描述一些方法或系统。但是，本发明不局限于上述步骤的顺序，也就是说，可以按照实施例中提及的顺序执行步骤，也可以不同于实施例中的顺序，或者若干步骤同时执行。

以上所述，仅为本发明的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。

Claims (14)

1.一种脉冲宽度调制控制芯片，包括：

充电电路，用于利用所述芯片的HV引脚对所述芯片的供电引脚进行充电；

VDD检测电路，用于在动态负载或空载时，当检测到VDD电压下降至第一预设阈值时，输出第一开关信号；以及

第一充电控制器，用于基于所述第一开关信号使得所述充电电路导通。

2.根据权利要求1所述的芯片，其特征在于，

所述VDD检测电路还用于在动态负载或空载时，当检测到所述VDD电压上升至第二预设阈值时，输出第二开关信号；

所述第一充电控制器还用于基于所述第二开关信号使得所述充电电路断开。

3.根据权利要求2所述的芯片，其特征在于，所述供电引脚为所述芯片的VDD引脚，所述充电电路包括：

第一晶体管，所述第一晶体管的漏极连接至所述HV引脚，所述第一晶体管的栅极接地；

第一电阻模块，所述第一电阻模块的一端连接至所述第一晶体管的源极；以及

第一开关模块，所述第一电阻模块的另一端连接至所述第一开关模块的一端，所述第一开关模块的另一端经由所述VDD引脚连接至所述VDD检测电路的输入端，所述第一开关模块的又一端连接至所述第一充电控制器的输出端，并且所述第一充电控制器的输入端连接至所述VDD检测电路的输出端。

4.根据权利要求1所述的芯片，其特征在于，所述第一充电控制器还用于在所述芯片上电时使得所述充电电路导通，并且在所述VDD电压上升至第三预设阈值时使得所述充电电路断开。

5.根据权利要求2所述的芯片，其特征在于，所述供电引脚为所述芯片的V10引脚，所述芯片还包括：

第一V10检测电路，用于在动态负载或空载时，当检测到V10电压大于第四预设阈值时，输出第三开关信号；其中，

所述第一充电控制器还用于基于所述第二开关信号或所述第三开关信号使得所述充电电路断开。

6.根据权利要求5所述的芯片，其特征在于，所述充电电路包括：

第二晶体管，所述第二晶体管的漏极连接至所述HV引脚，所述第二晶体管的栅极接地；

第二电阻模块，所述第二电阻模块的一端连接至所述第二晶体管的源极；以及

第二开关模块，所述第二电阻模块的另一端连接至所述第二开关模块的一端，所述第二开关模块的另一端经由所述V10引脚连接至所述第一V10检测电路，所述第二开关模块的又一端连接至所述第一充电控制器的输出端，并且所述第一充电控制器的两个输入端分别连接至所述VDD检测电路的输出端和所述第一V10检测电路的一个输出端。

7.根据权利要求6所述的芯片，其特征在于，所述第一V10检测电路包括：

第一V10检测器，所述第一V10检测器的输入端连接至所述V10引脚，所述第一V10检测器的一个输出端用于输出第四开关信号；以及

第一计时器，所述第一计时器的输入端连接至所述第一V10检测器的另一输出端，所述第一计时器的输出端用于输出所述第三开关信号；其中，

所述第二电阻模块包括多路串联连接的电阻和开关，其中，所述开关基于所述第四开关信号而导通或断开。

8.根据权利要求2所述的芯片，其特征在于，所述供电引脚为所述芯片的V10引脚，所述芯片还包括：

第二充电控制器，用于在所述芯片上电时使得所述充电电路导通，并且在所述V10电压上升至第五预设阈值时使得所述充电电路断开。

9.根据权利要求8所述的芯片，其特征在于，所述充电电路包括：

第三晶体管，所述第三晶体管的漏极连接至所述HV引脚，所述第三晶体管的栅极接地；

第三电阻模块，所述第三电阻模块的一端连接至所述第三晶体管的源极；

第三开关模块，所述第三电阻模块的另一端连接至所述第三开关模块的一端，所述第三开关模块的另一端连接至所述芯片的VDD引脚，所述第三开关模块的又一端连接至所述第二充电控制器的输出端，并且所述第二充电控制器的输入端连接所述V10引脚；

电感，所述电感的一端连接至所述第三开关模块的另一端；以及

二极管，所述二极管的一端连接至所述电感的另一端，所述二极管的另一端连接至所述V10引脚。

10.根据权利要求9所述的芯片，其特征在于，

所述VDD检测电路还用于对所述VDD电压进行检测，以输出第五开关信号；其中，

所述第三电阻模块包括多路串联连接的电阻和开关，其中，所述开关基于所述第五开关信号而导通或断开。

11.根据权利要求9所述的芯片，其特征在于，还包括：

第二V10检测电路，用于在动态负载或空载时，当检测到V10电压大于第六预设阈值时，输出第六开关信号；其中，

所述第一充电控制器还用于基于所述第二开关信号或所述第六开关信号使得所述充电电路断开。

12.根据权利要求11所述的芯片，其特征在于，所述充电电路包括：

第四电阻模块，所述第四电阻模块的一端连接至所述第三晶体管的源极；以及

第四开关模块，所述第四电阻模块的另一端连接至所述第四开关模块的一端，所述第四开关模块的另一端连接至所述V10引脚，所述第四开关模块的又一端连接至所述第一充电控制器的输出端，并且所述第一充电控制器的输入端连接至所述第二V10检测电路和所述VDD检测电路的输出端。

13.根据权利要求11所述的芯片，其特征在于，所述第二V10检测电路包括：

第二V10检测器，所述第二V10检测器的输入端连接至所述V10引脚；以及

第二计时器，所述第二计时器的输入端连接至所述第二V10检测器的输出端，所述第二计时器的输出端用于输出所述第六开关信号。

14.一种电源转换系统，包括如权利要求1至13中任一项所述的脉冲宽度调制控制芯片。

Images