CN112038321A - 金属过孔连接封装结构、基板及封装方法 - Google Patents

金属过孔连接封装结构、基板及封装方法 Download PDF

Info

Publication number
CN112038321A
CN112038321A CN202010797909.XA CN202010797909A CN112038321A CN 112038321 A CN112038321 A CN 112038321A CN 202010797909 A CN202010797909 A CN 202010797909A CN 112038321 A CN112038321 A CN 112038321A
Authority
CN
China
Prior art keywords
metal
substrate
metal via
hole
butt joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010797909.XA
Other languages
English (en)
Inventor
包宇
白云芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanchip Tianjin Electronic Technology Co Ltd
Original Assignee
Vanchip Tianjin Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanchip Tianjin Electronic Technology Co Ltd filed Critical Vanchip Tianjin Electronic Technology Co Ltd
Priority to CN202010797909.XA priority Critical patent/CN112038321A/zh
Publication of CN112038321A publication Critical patent/CN112038321A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种金属过孔连接封装结构，包括祼芯片及安装祼芯片的基板。该裸芯片包括多个金属凸块，基板在其顶层包括对接区，对接区内分布有多个金属过孔，与金属凸块熔接；金属过孔之间相互独立，并且没有孔环。使用本发明提供的技术方案，可以在提高芯片集成度的同时降低生产成本，而且没有提高制造工艺的难度。

Description

金属过孔连接封装结构、基板及封装方法
技术领域
本发明涉及一种金属过孔连接封装结构，同时也涉及采用该金属过孔连接封装结构的基板及相应的封装方法，属于芯片封装技术领域。
背景技术
随着电子产业的发展速度越来越快，新产品层出不穷，对上游芯片、封装的要求也越来越高。大尺寸、高功率芯片和小尺寸、细节距，微凸点的应用要求，对封装技术带来新的挑战。
如图1所示，封装体包含基板、裸芯片、金属凸块、塑封体等部分。基板又包含线路层、绝缘层、金属孔、表面绿油、表面处理等部分。
金属环是线路层的一部分，将倒装芯片封装结构中的金属凸块焊接于基板顶层的金属环上(可以是圆形，也可以是其他几何形状)，从而形成芯片与基板之间的互联。当金属环被用于焊接的时候，将其称为焊盘。焊盘是倒装芯片封装结构中，金属凸块与基板的接口界面。焊盘分为两种，第一种是带通孔焊盘，第二种是连接同层线路的焊盘。其中，第一种焊盘的尺寸最小值比第二种大40um以上(即多出孔环的尺寸)。
线路层包括顶层线路101和内层线路102，还可以继续增加内层线路层数。
芯片1上的金属凸块2通常以芯片设计所需的信号输入输出口位置进行排列。每个金属凸块2都与顶层线路101的焊盘3连接，再通过设置在介质层103内的金属过孔(VIA)4，连接其他的线路层。
结合图1、图2A和图2B所示，金属过孔4与焊盘3实现电连接。在基板顶层线路层的焊盘3覆盖金属过孔4，焊盘3环绕金属过孔4的区域是孔环5。图2C示意性表示了基板俯视图，基板顶层分布了被焊盘3覆盖的金属过孔4，即，在基板俯视图上，金属过孔4是被无法看见的。
为了提升封装集成度，考虑压缩裸芯片中的金属凸块和基板的焊盘尺寸，而且二者尺寸的比例一般在一个合理的范围之内，考虑到焊接对位加工精度和可靠性之间的平衡，通常焊盘尺寸不小于金属凸块尺寸。
焊盘可分为不带孔焊盘和带孔焊盘两种，不带孔焊盘的尺寸由金属线宽加工能力决定，可达到15um甚至更低。带孔焊盘尺寸由孔径和孔环尺寸相加而决定，带孔焊盘可获取的最小径向尺寸一般在90um以上，能力较强的基板加工厂可达到85um，而芯片的金属凸块可获得的最小径向尺寸一般可低至20um。换言之，带孔焊盘的小型化工艺，远不及金属凸块的小型化工艺，导致焊盘的最小径向尺寸大于金属凸块的最小径向尺寸，阻碍了封装集成度的提高。同时，焊盘的尺寸比金属凸块尺寸越大，金属凸块与焊盘之间形成的焊点高度越小，在使用过程中焊点过早被合金层耗尽，导致焊点可靠性变差，无法达到产品设计使用年限。
为了获得更高的封装集成度，以及高焊点可靠性，需要同步减小金属凸块尺寸和焊盘尺寸。在带孔焊盘的尺寸达到85um工艺下限后，因加工过程中基板材料本身存在热胀冷缩的特性，已无法通过提高加工精度来进一步缩减其尺寸，继续缩小带孔焊盘的尺寸将造成焊盘和金属过孔的对位精度超过制造规范，就目前的技术来看，带孔焊盘的尺寸难以继续缩减。
发明内容
本发明所要解决的首要技术问题在于提供一种金属过孔连接封装结构。
本发明所要解决的另一技术问题在于提供一种采用该金属过孔连接封装结构的基板。
本发明所要解决的又一技术问题在于提供一种金属过孔连接封装方法。
为了实现上述目的，本发明采用下述的技术方案：
根据本发明实施例的第一方面，提供一种金属过孔连接封装结构，包括祼芯片及封装所述祼芯片的基板，其中：
所述裸芯片包括多个金属凸块，
所述基板，在其顶层包括对接区，所述对接区内分布有多个金属过孔，与所述金属凸块熔接；
在基板表层，所述金属过孔相互独立，并且没有孔环。
其中较优地，所述对接区内没有线路。
其中较优地，所述基板包括内层线路，位于所述对接区下方的内层线路，与所述金属过孔通过孔环连接。
其中较优地，所述对接区内的所述金属过孔的中心孔距为80～150μm。
其中较优地，所述对接区内的所述金属过孔的中心孔距为100～140μm。
其中较优地，所述基板，在其顶层还包括线路区，
所述线路区内有通过线路连接的多个金属过孔。
根据本发明实施例的第二方面，提供一种金属过孔连接基板，在其顶层包括对接区，所述对接区内分布有多个金属过孔，与所述金属凸块熔接；
在基板表层，所述金属过孔相互独立，并且没有孔环。
其中较优地，所述基板包括内层线路，位于所述对接区下方的内层线路，与所述金属过孔通过孔环连接。
其中较优地，所述对接区内的所述金属过孔的中心孔距为140～160μm。
根据本发明实施例的第三方面，提供一种金属过孔连接封装方法，包括以下步骤：
S1：在基板制作金属过孔；
S2：将祼芯片放置在其凸块与金属过孔对准的位置；
S3：将金属凸块置于金属过孔上，并加热焊接。
其中较优地，在制作所述金属过孔后，在所述基板顶层的线路区制作线路层，同时在所述基板顶层的对接区不制作线路层。
采用本发明实施例提供的技术方案，可以在提高芯片集成度的同时降低生产成本，并且没有提高基板、金属凸块、封装的制造成本和工艺难度。
附图说明
图1为现有技术中，一种倒装芯片封装结构的示意图；
图2A为图1中，焊盘结构的俯视示意图；
图2B为图1中，基板的截面示意图；
图2C为图1中，基板的实物俯视图；
图3为本发明提供的金属过孔连接封装结构的截面示意图；
图4为本发明提供的金属过孔连接封装结构的立体示意图；
图5为本发明实施例中，基板的俯视示意图；
图6为本发明实施例中，基板的截面示意图；
图7为本发明实施例中，加热焊接步骤的示意图；
图8为本发明实施例中，塑封步骤的示意图。
具体实施方式
下面结合附图和具体实施例对本发明的技术方案进行进一步地详细说明。
本发明提供的金属过孔连接封装结构适用于射频、模拟、数字等高集成电路芯片。本发明所述的金属凸块，可以是八边形、椭圆形、圆形等，形状不限；本发明所述的金属焊盘，是指带孔焊盘，可以是八边形、椭圆形、圆形等，形状不限。
如图3所示，本发明实施例提供的金属过孔连接封装结构，包括：裸芯片1，金属凸块2以及基板6。
基板6有多层走线，包括基板介质层63，内置于介质层63内的多层结构的内层线路62，位于介质层63内的金属过孔(VIA)61。基板6也可以包括位于介质层外表面的绿油65。金属过孔61可以是贯通介质层63的上下两面的通孔，也可以只是贯通介质层63的上表面与内层线路62的盲孔，也可以只是贯通介质层63的上表面与下表面的通孔。
以图3中所示的金属过孔61是盲孔为例，说明本发明实施例中的基板6上的金属过孔设计。进一步参考图5，多个金属过孔61根据裸芯片的凸点2的位置，相应分布在基板上，并且从基板6的上表面(朝向祼芯片1的表面，也就是顶层)显露出来。而且，金属过孔61在基板6的顶层，被基板顶层的介质层63直接包围，没有孔环。金属过孔61垂直于基板顶层向下延伸，与内层线路62连接。金属过孔61与内层线路62是通过孔环5实现连接的。因此，本发明实施例中的基板6中的金属过孔61，在基板6的顶层没有孔环，但是在基板6的内层(与内层线路62连接处)，有孔环5，孔环5可以根据电路设计布置内层线路的任意一层。基板6的内层的孔环5，与现有技术中的孔环是一样的，采用相同工艺制造，在此不予赘述。
因此，从基板6上方俯视时，可以看到图5所示的基板俯视示意图。基板6的顶层包括对接区631和线路区632。对接区631内只有用于与祼芯片1的凸点2对接的金属过孔61。在对接区631内的金属过孔61(不同于常规技术中图2C所示的被焊盘覆盖的金属过孔4)，在基板6的顶层不与线路层连接，即在对接区631内没有线路层，也没有孔环。换言之，每个金属过孔61在基板6的顶层相互独立，在对接区631内，基板顶层没有线路，所以没有同层的电连接。但是，在对接区631下方，在基板6的内层，金属过孔61有孔环，内层也有线路层，可以在内层线路实现电连接。因此，在对接区631内的金属过孔61，可以将祼芯片1连接到基板6的内层线路，而不会将祼芯片1连接到基板6的顶层的线路或元器件。
对接区631内的相邻金属过孔61之间的中心孔距L，可以与常规的孔距相等，也可以小于常规的孔距。常规的中心孔距最小在140um左右，本发明实施例中因去除了孔环，中心孔距最小可以在100um左右。
对接区631下方的内层线路102或盲孔，则是常规设计，在此不予赘述。
位于基板6的顶层的线路区632，虽然与对接区631同在基板6的顶层，但是线路区632内却分布了多条线路60。而且，线路区632内还分布了多个金属过孔611及其孔环66。线路区632内的金属过孔611既可以实现顶层线路之间的连接；也可以实现顶层线路与内层线路的连接。
通常，基板的带孔焊盘的构成可拆解为两个部分：中心部分的金属过孔直径，外围金属环的尺寸。但是，如图3所示，本发明实施例中的金属过孔的孔径W，与金属凸点的径向尺寸W’接近。并且，本发明实施例中的金属过孔没有孔环，所以比带孔焊盘尺寸小，少了孔环的尺寸。因此，孔距可以进一步缩小。本发明实施例中的孔径W，在当前工艺条件下，通常为80μm，较优的，也可以为60～70μm，最小可以达到50μm。基板上孔径W的尺寸，需要与裸芯片1上的金属凸块2的尺寸W’相匹配。
如果采用缩小带孔焊盘的尺寸的方式，需要更高精密的专用设备，从而提高制造成本。由于基板制作时出于制造效率的考虑，会将多条基板拼接起来制作，面积较大(可以是400×500mm)，热胀冷缩等原因导致整张基板存在形变，从而导致过孔与金属焊盘对准难度增加。现有技术，是在基板上，先制作过孔，然后制作焊盘(含孔环)，需要保证焊盘与过孔对准。由于有形变，所以要利用孔环(图2A中的孔环5),其径向尺寸(宽度)约20μm，来保证基板上所有焊盘(图2A中的焊盘3)均与过孔(图2A中的过孔4)对准，以保证基板质量的可靠性。
然而，本发明采取不同的思路，即省略基板顶层的孔环，并且相应地省略制作孔环的步骤，也就不需要专用设备来制作小尺寸的带孔焊盘，所以可以节约设备投入；而且不需要制作小尺寸的焊盘的步骤，也不需要焊盘与孔径对准的步骤，使得工艺简单，制造成本降低。因此，在基板顶层露出的是过孔而不是焊盘。相应的，本发明实施例中没有孔环的基板6上，金属过孔之间的孔距L可以减小到90～100μm。
下面结合图6～图8，进一步介绍本发明所采用的封装工艺。该封装工艺具体包括以下步骤。
S1：在基板上制作金属过孔
连通基板顶层的金属过孔，可通过电镀，金属沉积，化学镀，或者塞孔工艺形成。金属过孔形成之后，使用保护膜将金属过孔掩盖起来，以进行后续处理。在基板完成或接近完成制造的时候，通过物理或者化学方法将这层保护膜去除。从基板的表面可以看到金属过孔的存在，金属过孔可以略高于或者低于或者平行于其周围的基板的介质层。
由于本发明实施例中的基板的金属过孔孔径小，所以优选用电镀工艺，可以实现50～60μm的孔径。
在位于基板顶层的对接区631内制作金属过孔后，不需要在对接区631内制作线路层。但是，在位于基板顶层的线路区632内可以制作线路层。换言之，在制作所述金属过孔后，在所述基板的线路区632内制作线路层的同时，在所述基板的对接区不制作线路层或焊盘。
S2：将祼芯片的金属凸块与金属过孔对准，然后放置在金属过孔上。
金属凸块可以通过电镀方法制作，这是常规工艺。如图3所示，金属凸块2包括铜柱21和锡帽22。铜柱21和锡帽22两者之间可以有一层镍。锡帽22比铜柱21更接近基板6，用于与金属过孔焊接。铜柱21和锡帽22的径向尺寸相同，并且与金属过孔的孔径相当。
通过倒装工艺或者表面贴装工艺，将祼芯片的金属凸块放置于基板金属过孔之上，使金属凸块与金属过孔一一对齐的位置。
S3：将金属凸块置于金属过孔上，并加热焊接
将祼芯片往下移动，使金属凸块向下移动到直接接触与各个凸块对应的金属过孔。
然后，通过对整个系统加热至焊料熔点之上，使焊料熔化，实现焊接。
焊接过程中，金属凸块表面可涂覆助焊剂或者锡膏，以达到促进焊接的目的。
焊接加热手段不限，可以是热风加热，也可以是高温平台加热。
本发明实施例中将祼芯片表面的金属凸块直接对准并焊接于金属过孔上，用金属过孔替代焊盘，形成祼芯片与基板之间的连接，可以减小芯片与基板之间焊点的尺寸，降低基板表面金属过孔的中心距离，有利于提高芯片集成度。同时，锡帽与金属过孔在尺寸接近的情况下，焊点的可靠性优于将金属凸块直接焊接于较大的焊盘上。
本领域普通技术人员可以理解，本发明实施例中的基板上的金属过孔结构，还可以是部分金属过孔有孔环，部分金属过孔没有孔环。
采用本发明提供的技术方案，可以在提高芯片集成度的同时降低生产成本，并且没有提高基板、金属凸块、封装的制造成本和工艺难度。
以上对本发明的技术方案进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质内容的前提下对它所做的任何显而易见的改动，都将构成对本发明专利权的侵犯，将承担相应的法律责任。

Claims (12)

1.一种金属过孔连接封装结构，包括祼芯片及封装所述祼芯片的基板，其特征在于：
所述裸芯片包括多个金属凸块，
所述基板，在其顶层包括对接区，所述对接区内分布有多个金属过孔，与所述金属凸块熔接；
在基板表层，所述金属过孔相互独立，并且没有孔环。
2.如权利要求1所述的金属过孔连接封装结构，其特征在于：
所述对接区内没有线路。
3.如权利要求2所述的金属过孔连接封装结构，其特征在于：
所述基板包括内层线路，位于所述对接区下方的内层线路，与所述金属过孔通过孔环连接。
4.如权利要求2所述的金属过孔连接封装结构，其特征在于：
所述对接区内的所述金属过孔的中心孔距为80～135μm。
5.如权利要求4所述的金属过孔连接封装结构，其特征在于：
所述对接区内的所述金属过孔的中心孔距为100～130μm。
6.如权利要求4所述的金属过孔连接封装结构，其特征在于：
所述对接区内的所述金属过孔的中心孔距为90～100μm。
7.如权利要求3～6中任意一项所述的金属过孔连接封装结构，其特征在于：
在所述基板表层还包括线路区，
所述线路区内有通过线路连接的多个金属过孔。
8.一种金属过孔连接基板，其特征在于：
在所述基板表层包括对接区，所述对接区内分布有多个金属过孔，与所述金属凸块熔接；
在所述基板表层，所述金属过孔之间相互独立，并且没有孔环。
9.如权利要求8所述的基板，其特征在于：
所述基板包括内层线路，位于所述对接区下方的内层线路，与所述金属过孔通过孔环连接。
10.如权利要求8所述的金属过孔连接基板，其特征在于：
所述对接区内的所述金属过孔的中心孔距为80～135μm。
11.一种金属过孔连接封装方法，其特征在于包括以下步骤：
S1：在基板制作金属过孔；
S2：将祼芯片放置在其凸块与金属过孔对准的位置；
S3：将金属凸块置于金属过孔上，并加热焊接。
12.如权利要求11所述的金属过孔连接封装方法，其特征在于：
在制作所述金属过孔后，在所述基板表层的线路区制作线路层，同时在所述基板表层的对接区不制作线路层。
CN202010797909.XA 2020-08-10 2020-08-10 金属过孔连接封装结构、基板及封装方法 Pending CN112038321A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010797909.XA CN112038321A (zh) 2020-08-10 2020-08-10 金属过孔连接封装结构、基板及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010797909.XA CN112038321A (zh) 2020-08-10 2020-08-10 金属过孔连接封装结构、基板及封装方法

Publications (1)

Publication Number Publication Date
CN112038321A true CN112038321A (zh) 2020-12-04

Family

ID=73577808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010797909.XA Pending CN112038321A (zh) 2020-08-10 2020-08-10 金属过孔连接封装结构、基板及封装方法

Country Status (1)

Country Link
CN (1) CN112038321A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983584A (zh) * 2005-12-15 2007-06-20 松下电器产业株式会社 半导体器件和半导体器件的检查方法
CN101123242A (zh) * 2006-08-11 2008-02-13 国际商业机器公司 制造通孔和电子器件的方法
CN101483970A (zh) * 2008-01-10 2009-07-15 欣兴电子股份有限公司 线路板
CN103378040A (zh) * 2012-04-11 2013-10-30 台湾积体电路制造股份有限公司 半导体器件封装件及半导体器件封装方法
CN105762127A (zh) * 2014-11-27 2016-07-13 矽品精密工业股份有限公司 封装基板、半导体封装件及其制法
CN106373939A (zh) * 2016-11-18 2017-02-01 江阴长电先进封装有限公司 一种封装基板的结构及其封装方法
US20190333881A1 (en) * 2017-10-25 2019-10-31 Sj Semiconductor(Jiangyin) Corporation Fan-out antenna packaging structure and preparation method thereof
CN110957306A (zh) * 2018-09-27 2020-04-03 北京万应科技有限公司 多层芯片基板及封装方法、多功能芯片封装方法及晶圆

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983584A (zh) * 2005-12-15 2007-06-20 松下电器产业株式会社 半导体器件和半导体器件的检查方法
US20070138619A1 (en) * 2005-12-15 2007-06-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device, and inspection method thereof
CN101123242A (zh) * 2006-08-11 2008-02-13 国际商业机器公司 制造通孔和电子器件的方法
CN101483970A (zh) * 2008-01-10 2009-07-15 欣兴电子股份有限公司 线路板
CN103378040A (zh) * 2012-04-11 2013-10-30 台湾积体电路制造股份有限公司 半导体器件封装件及半导体器件封装方法
CN105762127A (zh) * 2014-11-27 2016-07-13 矽品精密工业股份有限公司 封装基板、半导体封装件及其制法
CN106373939A (zh) * 2016-11-18 2017-02-01 江阴长电先进封装有限公司 一种封装基板的结构及其封装方法
US20190333881A1 (en) * 2017-10-25 2019-10-31 Sj Semiconductor(Jiangyin) Corporation Fan-out antenna packaging structure and preparation method thereof
CN110957306A (zh) * 2018-09-27 2020-04-03 北京万应科技有限公司 多层芯片基板及封装方法、多功能芯片封装方法及晶圆

Similar Documents

Publication Publication Date Title
US7807499B2 (en) Stacked module and manufacturing method thereof
KR20030039986A (ko) 전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자디바이스 접속 방법
US20040159958A1 (en) Semiconductor device and method of manufacturing the same
US8304290B2 (en) Overcoming laminate warpage and misalignment in flip-chip packages
US20060246629A1 (en) Semiconductor package with controlled solder bump wetting and fabrication method therefor
KR20000023449A (ko) 반도체 부품 및 그 제조 방법, 반도체 부품의 실장 구조및 그 실장 방법
TW201318122A (zh) 封裝基板、封裝基板製程、半導體元件之封裝結構及其製程
US10177131B2 (en) Semiconductor packages and methods of manufacturing the same
TWI453839B (zh) 半導體裝置及其製造方法
KR980012316A (ko) 반도체 장치 및 그 제조 방법
US8436456B2 (en) Wiring board, semiconductor device and method for manufacturing semiconductor device
CN103582302A (zh) 印刷电路板及印刷电路板的制造方法
US8125081B2 (en) Semiconductor device, printed wiring board for mounting the semiconductor device and connecting structure for these
CN112038329A (zh) 一种圆片级芯片扇出三维堆叠封装结构及其制作方法
CN112038321A (zh) 金属过孔连接封装结构、基板及封装方法
CN1059982C (zh) 制造集成电路封装电路板的方法
CN101783302B (zh) 封装用基板形成预焊料的方法
CN112786462B (zh) 半导体封装方法、半导体组件以及包含其的电子设备
CN112687629B (zh) 半导体封装方法、半导体组件以及包含其的电子设备
CN114843254A (zh) Mini LED背光模组及其制作方法
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
KR20220121166A (ko) 반도체 패키징 방법, 반도체 어셈블리 및 이를 포함하는 전자 디바이스
JPH04233792A (ja) 電子部品と回路板の接合方法
CN102789995B (zh) 制作金属凸块与熔接金属的制程方法
JP2008140868A (ja) 多層配線基板および半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201204

RJ01 Rejection of invention patent application after publication