CN112038300A - 半导体封装结构及其制备方法 - Google Patents

半导体封装结构及其制备方法 Download PDF

Info

Publication number
CN112038300A
CN112038300A CN201910482909.8A CN201910482909A CN112038300A CN 112038300 A CN112038300 A CN 112038300A CN 201910482909 A CN201910482909 A CN 201910482909A CN 112038300 A CN112038300 A CN 112038300A
Authority
CN
China
Prior art keywords
layer
connection structure
rewiring
forming
plastic packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910482909.8A
Other languages
English (en)
Inventor
吕娇
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201910482909.8A priority Critical patent/CN112038300A/zh
Publication of CN112038300A publication Critical patent/CN112038300A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种半导体封装结构及其制备方法，半导体封装结构包括：基底；牺牲层，位于基底的上表面；重新布线层，位于牺牲层的上表面；芯片，倒装合于重新布线层的上表面；第一电连接结构，位于重新布线层的上表面；第一塑封层，位于重新布线层的上表面，且将芯片及所述第一电连接结构塑封；第二电连接结构，位于第一塑封层上；第二塑封层，位于第一塑封层上，且将第二电连接结构塑封；顶层金属线层，位于第二塑封层上；翘曲调整层，位于基底的下表面。本发明的半导体封装结构的翘曲调整层可以补偿和抵消塑封材料层形成后导致的翘曲，从而减小甚至消除半导体封装结构的翘曲。

Description

半导体封装结构及其制备方法
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种半导体封装结构及其制备方法。
背景技术
在传统的扇出型封装技术中，芯片塑封于塑封材料层内；但由于塑封材料层与基底及重新布线层之间的热膨胀系数(CTE)不同，在形成塑封材料层后会导致封装结构发生翘曲，容易导致封装结构碎裂，从而影响封装结构的性能。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体封装结构及其制备方法，用于解决现有技术中存在的封装结构在形成塑封材料层后发生翘曲，容易导致封装结构碎裂，从而影响封装结构的性能的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体封装结构，所述半导体封装结构包括：
基底；
牺牲层，位于所述基底的上表面；
重新布线层，位于所述牺牲层的上表面；
芯片，倒装合于所述重新布线层的上表面，且与所述重新布线层电连接；
第一电连接结构，位于所述重新布线层的上表面，且与所述重新布线层电连接；
第一塑封层，位于所述重新布线层的上表面，且将所述芯片及所述第一电连接结构塑封；
第二电连接结构，位于所述第一塑封层上，且与所述第一电连接结构电连接；
第二塑封层，位于所述第一塑封层上，且将所述第二电连接结构塑封；
顶层金属线层，位于所述第二塑封层上，且与所述第二电连接结构电连接；
翘曲调整层，位于所述基底的下表面。
可选地，所述重新布线层包括：
布线介电层，位于所述牺牲层的上表面；
金属叠层结构，位于所述布线介电层内，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
可选地，所述重新布线层还包括：
种子层，位于所述布线介电层内，且与所述金属叠层结构电连接；
塑封材料层，位于所述布线介电层内，且位于所述种子层的下表面；
底层介电层，位于所述布线介电层的下表面。
可选地，所述半导体封装结构还包括：
层间介电层，位于所述第一塑封层与所述第二塑封层之间；
再布线金属层，位于所述层间介电层内，且与所述第一电连接结构及所述第二电连接结构电连接。
可选地，所述翘曲调整层包括有机材料层。
为实现上述目的及其他相关目的，本发明还提供一种半导体封装结构的制备方法，所述半导体封装结构的制备方法包括如下步骤：
提供基底，于所述基底的上表面形成牺牲层；
于所述牺牲层的上表面形成重新布线层；
提供芯片，将所述芯片倒装键合于所述重新布线层的上表面，所述芯片与所述重新布线层实现电性连接；
于所述重新布线层的上表面形成第一电连接结构及第一塑封层；所述第一电连接结构位于所述第一塑封层内，所述第一电连接结构与所述重新布线层电连接；所述第一塑封层将所述芯片及所述第一电连接结构塑封；
于所述基底的下表面形成翘曲调整层；
于所述第一塑封层上形成第二电连接结构及第二塑封层；所述第二电连接结构位于所述第二塑封层内，且与所述第一电连接结构电连接；
于所述第二塑封层的上表面形成顶层金属线层，所述顶层金属线层与所述第二电连接结构电连接。
可选地，于所述牺牲层的上表面形成所述重新布线层包括如下步骤：
于所述牺牲层的上表面形成底层介电层；
于所述底层介电层的上表面形成塑封材料层；
于所述塑封材料层的上表面形成种子层；
对所述种子层及所述塑封材料层进行图形化处理；
于所述底层介电层的上表面形成布线介电层及金属叠层结构，所述金属叠层结构位于所述布线介电层内，且与所述种子层电连接；所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
可选地，于所述第一塑封层上形成所述第二电连接结构及所述第二塑封层之前，还包括于所述第一塑封层的上表面形成层间介电层及再布线金属层的步骤，所述再布线金属层位于所述层间介电层内，且与所述第一电连接结构电连接；所述第二塑封层形成于所述层间介电层的上表面，所述第二电连接结构形成于所述再布线金属层的上表面。
可选地，于所述第一塑封层的上表面形成所述层间介电层及所述再布线金属层之后于所述基底的下表面形成所述翘曲调整层；于所述基底的下表面形成所述翘曲调整层之前还包括于所述层间介电层的上表面及所述再布线金属层的上表面形成保护层的步骤；形成所述第二电连接结构及所述第二塑封层之前还包括去除所述保护层的步骤。
可选地，于所述第二塑封层的上表面形成所述顶层金属线层之后还包括如下步骤：
去除所述翘曲调整层、所述基底及所述牺牲层；
于所述重新布线层的下方形成焊球凸块，所述焊球凸块与所述重新布线层电连接。
可选地，于所述基底的下表面形成有机材料层作为所述翘曲调整层。
如上所述，本发明的半导体封装结构及其制备方法，具有以下有益效果：本发明的半导体封装结构通过在基底的下表面形成翘曲调整层，翘曲调整层可以补偿和抵消塑封材料层形成后导致的翘曲，从而减小甚至消除半导体封装结构的翘曲，确保半导体封装结构的性能。
附图说明
图1显示为本发明实施例一中提供的半导体封装结构的制备方法的流程图。
图2至18显示为本发明实施例一中提供的半导体封装结构的制备方法中各步骤所得结构的截面结构示意图；其中，图15显示为本发明实施例二中提供的半导体封装结构的截面结构示意图。
元件标号说明
10 基底
11 牺牲层
12 重新布线层
121 底层介电层
122 塑封材料层
123 种子层
124 布线介电层
125 金属叠层结构
13 芯片
14 第一电连接结构
15 第一塑封层
16 层间介电层
17 再布线金属层
18 保护层
19 翘曲调整层
20 第二电连接结构
21 第二塑封层
22 顶层金属线层
23 焊球凸块
24 开口
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图18。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
请参阅图1，本发明提供一种半导体封装结构的制备方法，所述半导体封装结构的制备方法包括如下步骤：
1)提供基底，于所述基底的上表面形成牺牲层；
2)于所述牺牲层的上表面形成重新布线层；
3)提供芯片，将所述芯片倒装键合于所述重新布线层的上表面，所述芯片与所述重新布线层实现电性连接；
4)于所述重新布线层的上表面形成第一电连接结构及第一塑封层；所述第一电连接结构位于所述第一塑封层内，所述第一电连接结构与所述重新布线层电连接；所述第一塑封层将所述芯片及所述第一电连接结构塑封；
5)于所述基底的下表面形成翘曲调整层；
6)于所述第一塑封层上形成第二电连接结构及第二塑封层；所述第二电连接结构位于所述第二塑封层内，且与所述第一电连接结构电连接；
7)于所述第二塑封层的上表面形成顶层金属线层，所述顶层金属线层与所述第二电连接结构电连接。
在步骤1)中，请参阅图1中的S1步骤及图2，提供基底10，于所述基底10的上表面形成牺牲层11。
作为示例，所述基底10的材料可以为硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种材料或两种以上的复合材料，其形状可以为圆形、方形或其它任意所需形状。优选地，本实施例中，所述基底10的材料为玻璃，即所述基底10优选为玻璃基底。
作为示例，所述牺牲层11在后续工艺中作为重新布线层与所述基底10的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与所述重新布线层具有一定的结合力，另外，其与所述基底10亦具有较强的结合力，一般来说，所述牺牲层11与所述基底10的结合力需大于与所述重新布线层的结合力。
作为示例，所述牺牲层11可以包括聚合物层或带状粘附层；具体的，所述牺牲层11的材料可以选自双面均具有粘性的胶带(譬如，芯片附着膜或非导电膜等等)或通过旋涂工艺制作的粘合胶等；优选地，本实施例中，所述牺牲层11优选为UV胶带，其在UV光(紫外光)照射后很容易被撕离；当然，在其他示例中，所述牺牲层11也可以选用物理气相沉积法或化学气相沉积法形成的其他材料层，如环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)等，在后续分离所述基底10时，可采用湿法腐蚀、化学机械研磨等方法去除所述牺牲层11。
作为示例，所述牺牲层11还可以通过自动贴片工艺形成。
在步骤2)中，请参阅图1中的S2步骤及图3至图5，于所述牺牲层11的上表面形成重新布线层12。
作为示例，步骤2)中，于所述牺牲层11的上表面形成所述重新布线层12可以包括如下步骤：
2-1)于所述牺牲层11的上表面形成底层介电层121，如图3所示；
2-2)于所述底层介电层121的上表面形成塑封材料层122，如图3所示；
2-3)于所述塑封材料层122的上表面形成种子层123，如图3所示；
2-4)对所述种子层123及所述塑封材料层122进行图形化处理，如图4所示；具体的可以采用光刻刻蚀工艺对所述种子层123及所述塑封材料层122进行图形化处理；
2-5)于所述底层介电层121的上表面形成布线介电层124及金属叠层结构125，所述金属叠层结构125位于所述布线介电层124内，且与所述种子层123电连接，如图5所示；所述金属叠层结构125包括多层间隔排布的金属线层(未标示出)及金属插塞(未标示出)，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
作为示例，所述底层介电层121的材料可以包括低k介电材料。具体的，所述第二介质层20的材料可以包括采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料；所述底层介电层121可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成。
作为示例，所述塑封材料层122的材料可以包括但不仅限于聚酰亚胺、硅胶或环氧树脂等等。
作为示例，可以采用但不仅限于溅射工艺形成所述种子层123；所述种子层123的材料可以包括Ti(钛)及Cu(铜)中的至少一种；具体的，所述种子层123可以为钛层，也可以为铜层，也可以为钛层和铜层的叠层结构，还可以为钛铜合金层。
作为示例，所述布线介电层124的材料可以包括低k介电材料。作为示例，所述布线介电层124可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成所述布线介电层124。
作为示例，所述金属线层可以包括单层金属层，也可以包括两层或多层金属层。作为示例，所述金属线层的材料及所述金属插塞的材料可以包括铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
在步骤3)中，请参阅图1中的S3步骤及图6，提供芯片13，将所述芯片13倒装键合于所述重新布线层12的上表面，所述芯片13与所述重新布线层12实现电性连接。
作为示例，所述芯片13可以为任意一种功能芯片，所述芯片13内可以形成有器件结构(未示出)，所述芯片13的正面可以形成有连接焊垫(未示出)，所述连接焊垫与所述器件结构电连接。
作为示例，可以采用现有的任意一种键合工艺将所述芯片13倒装键合于所述重新布线层12的上表面；所述芯片13的所述连接焊垫与所述重新布线层12中的所述金属叠层结构125电连接。
在步骤4)中，请参阅图1中的S4步骤及图6至图8，于所述重新布线层12的上表面形成第一电连接结构14及第一塑封层15；所述第一电连接结构14位于所述第一塑封层15内，所述第一电连接结构14与所述重新布线层12电连接；所述第一塑封层15将所述芯片13及所述第一电连接结构14塑封。
作为示例，可以采用打线工艺或柱键合工艺于所述重新布线层12的上表面形成所述第一电连接结构14；所述第一电连接结构14可以包括焊线或导电柱。
作为示例，所述第一电连接结构14的数量可以根据实际需要进行设定，图6至图8中仅以示意出四根所述第一电连接结构14作为示例，在实际示例中，所述第一电连接结构14的数量并不以此为限。
作为示例，可以采用但不仅限于模塑底部填充工艺、压印模塑工艺、传递模塑工艺、液体密封塑封工艺、真空层压工艺或旋涂工艺等于所述重新布线层12的上表面形成所述第一塑封层15；优选地，本实施例中，采用模塑底部填充工艺于所述重新布线层12的上表面形成所述第一塑封层15。采用模塑底部填充工艺形成所述第一塑封层15，所述第一塑封层15可以顺畅而迅速地填满所述芯片13及所述第一电连接结构14之间的间隙，可以有效避免出现界面分层；且模塑底部填充工艺不会像现有技术中的毛细底部填充工艺那样受到限制，大大降低了工艺难度，可以用于更小的连接间隙，更适用于堆叠结构。
作为示例，所述第一塑封层15的材料可以包括但不仅限于聚合物基材料、树脂基材料、聚酰亚胺、硅胶或环氧树脂等等。
作为示例，初始形成的所述第一塑封层15的上表面可以高于所述第一电连接结构14的顶部，如图7所示，此时，在形成所述第一塑封层15之后，还需执行将所述第一塑封层15进行减薄的工艺，具体的，可以采用但不仅限于化学机械研磨工艺对所述第一塑封层15进行减薄，使得保留的所述第一塑封层15的上表面与所述第一电连接结构14的顶部相平齐，如图8所示。当然，在其他示例中，初始形成的所述第一塑封层15的上表面即与所述第一电连接结构14的顶部相平齐，如图8所示，此时，则可以节省对所述第一塑封层15进行减薄的工艺。
作为示例，如图9所示，步骤4)之后，还包括如下步骤：于所述第一塑封层15的上表面形成层间介电层16及再布线金属层17，所述再布线金属层17位于所述层间介电层16内，且所述再布线金属层17与所述第一电连接结构14电连接。所述层间介电层16可以增强所述第一塑封层15与后续形成的第二塑封层21的结合力，同时，所述层间介电层16中的所述再布线金属层17可以实现再布线，可以根据需要调整后续形成的所述第二电连接结构20的位置及数量。
作为示例，所述层间介电层16的材料可以包括低k介电材料。作为示例，所述层间介电层16可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成所述层间介电层16。
作为示例，所述再布线金属层17的材料可以包括铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
作为示例，请参阅图10，于所述第一塑封层15的上表面形成所述层间介电层16及所述再布线金属层17之后还包括与所述层间介电层16及所述再布线金属层17的上表面形成保护层18的步骤；所述保护层18覆盖所述层间介电层16的表面及所述再布线金属层17的表面。所述保护层18用于防止后续工艺(譬如，后续形成所述翘曲调整层19)对所述层间介电层16及所述再布线金属层17的表面造成划伤或对所述层间介电层16及所述再布线金属层17的表面造成污染。
作为示例，所述保护层18可以包括任意一种可以对所述层间介电层16及所述再布线金属层17的表面起到保护作用的材料层，譬如，所述保护层18可以包括但不仅限于氧化硅层、氮化硅层或氮氧化硅层等等。
在步骤5)中，请参阅图1中的S5步骤及图11，于所述基底10的下表面形成翘曲调整层19。
作为示例，所述翘曲调整层19与所述基底10具有不同的热膨胀系数。
作为示例，可以于所述基底10的下表面形成有机材料层作为所述翘曲调整层19；具体的，所述翘曲调整层19可以包括但不仅限于环氧树脂、硅胶、PI、PBO、BCB等等。由于所述基底10及及位于所述基底10上表面的所述重新布线层12的热膨胀系数与位于所述重新布线层12的上表面上的所述第一塑封层15及所述层间介电层16的热膨胀系数不同，在形成所述第一塑封层15及所述层间介电层16之后，得到的封装结构会发生翘曲，譬如，得到的封装结构会向上翘曲；通过在所述基底10的下表面形成所述翘曲调整层19，由于所述翘曲调整层19与第一塑封层15及所述层间介电层16位于所述基底10相对的两侧，且所述翘曲调整层19为有机材料层，所述翘曲调整层19会使得得到的封装结构向反方向翘曲(譬如，在所述第一塑封层15及所述层间介电层16使得得到的封装结构向上翘曲时，所述翘曲调整层19使得得到的封装结构向下翘曲)，所述翘曲调整层19使得得到的封装结构翘曲度的大小与所述第一塑封层15及所述层间介电层19(需要说明的是，若后续形成的第二塑封层也会导致得到的封装结构向上翘曲，此时也应包括第二塑封层)使得得到的封装结构翘曲度的大小相同，从而补充和抵消所述第一塑封层15及所述层间介电层16造成的封装结构的翘曲，使得最终得到的半导体封装结构翘曲度较小甚至没有翘曲，从而确保半导体封装结构的性能。
作为示例，可以采用但不仅限于涂覆工艺或黏贴工艺于所述基底10的表面形成所述翘曲调整层19。
作为示例，请参阅图12，于所述基底10的下表面形成所述翘曲调整层19之后还包括去除所述保护层18的步骤。
在步骤6)中，请参阅图1中的S6步骤及图13至图14，于所述第一塑封层15上形成第二电连接结构20及第二塑封层21；所述第二电连接结构20位于所述第二塑封层21内，且所述第二电连接结构20与所述第一电连接结构14电连接。
需要说明的是，所述第一塑封层15的上表面形成有所述层间介电层16及所述再布线金属层17时，所述第二塑封层21形成于所述层间介电层16的上表面，所述第二电连接结构20形成于所述再布线金属层17的上表面，所述第二电连接结构20经由所述再布线金属层17与所述第一电连接结构14电连接。
作为示例，可以采用打线工艺或柱键合工艺形成所述第二电连接结构20；所述第二电连接结构20可以包括焊线或导电柱。
作为示例，所述第二电连接结构20的数量可以根据实际需要进行设定，图10至图11中仅以示意出四根所述第二电连接结构20作为示例，在实际示例中，所述第二电连接结构20的数量并不以此为限。
作为示例，可以采用但不仅限于模塑底部填充工艺、压印模塑工艺、传递模塑工艺、液体密封塑封工艺、真空层压工艺或旋涂工艺等形成所述第二塑封层21；优选地，本实施例中，采用模塑底部填充工艺形成所述第二塑封层21。采用模塑底部填充工艺形成所述第二塑封层21，所述第二塑封层21可以顺畅而迅速地填满所述第二电连接结构20之间的间隙，可以有效避免出现界面分层；且模塑底部填充工艺不会像现有技术中的毛细底部填充工艺那样受到限制，大大降低了工艺难度，可以用于更小的连接间隙，更适用于堆叠结构。
作为示例，所述第二塑封层21的材料可以包括但不仅限于聚合物基材料、树脂基材料、聚酰亚胺、硅胶或环氧树脂等等。
在步骤7)中，请参阅图1中的S7步骤及图15，于所述第二塑封层21的上表面形成顶层金属线层22，所述顶层金属线层22与所述第二电连接结构22电连接。
作为示例，所述顶层金属线层22的材料可以包括铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
作为示例，请参阅图16至图18，于所述第二塑封层的上表面形成所述顶层金属线层之后还包括如下步骤：
8)去除所述翘曲调整层19、所述基底10及所述牺牲层11，如图16所示；
9)于所述重新布线层12的下方形成焊球凸块23，所述焊球凸块23与所述重新布线层12电连接，如图17及图18所示。
作为示例，步骤8)中可以采用研磨工艺、减薄工艺或撕除工艺去除所述牺牲层11、所述基底10及所述翘曲调整层19；优选地，本实施例中，采用撕除所述牺牲层11的方式去除所述基底10及所述翘曲调整层19。
作为示例，步骤9)中，于所述重新布线层12的下方形成所述焊球凸块23可以包括如下步骤：
9-1)于所述底层介电层121内及所述塑封材料层122内形成开口24，所述开口24暴露出所述种子层123，如图17所示；
9-2)于所述开口24内形成焊球凸块23，所述焊球凸块23与所述种子层123相接触，如图18所示。
作为示例，所述焊球凸块23的材料可以包括铜及锡中的至少一种。
实施例二
请结合图2至图14继续参阅15，本发明还提供一种半导体封装结构，所述半导体封装结构包括：基底10；牺牲层11，所述牺牲层11位于所述基底10的上表面；重新布线层12，所述重新布线层12位于所述牺牲层11的上表面；芯片13，所述芯片13倒装合于所述重新布线层12的上表面，且所述芯片13与所述重新布线层12电连接；第一电连接结构14，所述第一电连接结构14位于所述重新布线层12的上表面，且所述第一电连接结构14与所述重新布线层12电连接；第一塑封层15，所述第一塑封层15位于所述重新布线层12的上表面，且所述第一塑封层15将所述芯片13及所述第一电连接结构14塑封；第二电连接结构20，所述第二电连接结构20位于所述第一塑封层15上，且所述第二电连接结构20与所述第一电连接结构14电连接；第二塑封层21，所述第二塑封层21位于所述第一塑封层15上，且所述第二塑封层21将所述第二电连接结构20塑封；顶层金属线层22，所述顶层金属线层22位于所述第二塑封层21上，且所述顶层金属线层22与所述第二电连接结构20电连接；翘曲调整层19，所述翘曲调整层19位于所述基底10的下表面。
作为示例，所述基底10的材料可以为硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种材料或两种以上的复合材料，其形状可以为圆形、方形或其它任意所需形状。优选地，本实施例中，所述基底10的材料为玻璃，即所述基底10优选为玻璃基底。
作为示例，所述牺牲层11在后续工艺中作为重新布线层与所述基底10的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与所述重新布线层具有一定的结合力，另外，其与所述基底10亦具有较强的结合力，一般来说，所述牺牲层11与所述基底10的结合力需大于与所述重新布线层的结合力。
作为示例，所述牺牲层11可以包括聚合物层或带状粘附层；具体的，所述牺牲层11的材料可以选自双面均具有粘性的胶带(譬如，芯片附着膜或非导电膜等等)或通过旋涂工艺制作的粘合胶等；优选地，本实施例中，所述牺牲层11优选为UV胶带，其在UV光(紫外光)照射后很容易被撕离；当然，在其他示例中，所述牺牲层11也可以选用物理气相沉积法或化学气相沉积法形成的其他材料层，如环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)等，在后续分离所述基底10时，可采用湿法腐蚀、化学机械研磨等方法去除所述牺牲层11。
作为示例，所述牺牲层11还可以通过自动贴片工艺形成。
作为示例，所述重新布线层12可以包括：布线介电层124，位于所述牺牲层11的上表面；金属叠层结构125，所述金属叠层结构125位于所述布线介电层124内，所述金属叠层结构125包括多层间隔排布的金属线层(未标示出)及金属插塞(未标示出)，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
作为示例，所述重新布线层12还可以包括：种子层123，所述种子层123位于所述布线介电层124内，且所述种子层123与所述金属叠层结构125电连接；塑封材料层122，所述塑封材料层122位于所述布线介电层124内，且位于所述种子层123的下表面；所述布线介电层124包覆所述塑封材料层122及所述种子层123底层介电层121，所述底层介电层121位于所述布线介电层124的下表面。
作为示例，所述底层介电层121的材料可以包括低k介电材料。具体的，所述第二介质层20的材料可以包括采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料；所述底层介电层121可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成。
作为示例，所述塑封材料层122的材料可以包括但不仅限于聚酰亚胺、硅胶或环氧树脂等等。
作为示例，可以采用但不仅限于溅射工艺形成所述种子层123；所述种子层123的材料可以包括Ti(钛)及Cu(铜)中的至少一种；具体的，所述种子层123可以为钛层，也可以为铜层，也可以为钛层和铜层的叠层结构，还可以为钛铜合金层。
作为示例，所述布线介电层124的材料可以包括低k介电材料。作为示例，所述布线介电层124可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成所述布线介电层124。
作为示例，所述金属线层可以包括单层金属层，也可以包括两层或多层金属层。作为示例，所述金属线层的材料及所述金属插塞的材料可以包括铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
作为示例，所述芯片13可以为任意一种功能芯片，所述芯片13内可以形成有器件结构(未示出)，所述芯片13的正面可以形成有连接焊垫(未示出)，所述连接焊垫与所述器件结构电连接。
作为示例，所述第一电连接结构14可以包括焊线或导电柱。
作为示例，所述第一电连接结构14的数量可以根据实际需要进行设定，图15中仅以示意出四根所述第一电连接结构14作为示例，在实际示例中，所述第一电连接结构14的数量并不以此为限。
作为示例，所述第一塑封层15的材料可以包括但不仅限于聚合物基材料、树脂基材料、聚酰亚胺、硅胶或环氧树脂等等。
作为示例，所述第一塑封层15的上表面与所述第一电连接结构14的顶部相平齐。
作为示例，所述第二电连接结构20可以包括焊线或导电柱。
作为示例，所述第二电连接结构20的数量可以根据实际需要进行设定，图15中仅以示意出四根所述第二电连接结构20作为示例，在实际示例中，所述第二电连接结构20的数量并不以此为限。
作为示例，所述第二塑封层21的材料可以包括但不仅限于聚合物基材料、树脂基材料、聚酰亚胺、硅胶或环氧树脂等等。
作为示例，所述第二塑封层21的上表面与所述第二电连接结构20的上表面相平齐。
作为示例，所述顶层金属线层22的材料可以包括铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
作为示例，所述翘曲调整层19与所述基底10具有不同的热膨胀系数。
作为示例，可以于所述基底10的下表面形成有机材料层作为所述翘曲调整层19；具体的，所述翘曲调整层19可以包括但不仅限于环氧树脂、硅胶、PI、PBO、BCB等等。由于所述基底10及及位于所述基底10上表面的所述重新布线层12的热膨胀系数与位于所述重新布线层12的上表面上的所述第一塑封层15及所述层间介电层16的热膨胀系数不同，在形成所述第一塑封层15及所述层间介电层16之后，得到的封装结构会发生翘曲，譬如，得到的封装结构会向上翘曲；通过在所述基底10的下表面形成所述翘曲调整层19，由于所述翘曲调整层19与第一塑封层15及所述层间介电层16位于所述基底10相对的两侧，且所述翘曲调整层19为有机材料层，所述翘曲调整层19会使得得到的封装结构向反方向翘曲(譬如，在所述第一塑封层15及所述层间介电层16使得得到的封装结构向上翘曲时，所述翘曲调整层19使得得到的封装结构向下翘曲)，所述翘曲调整层19使得得到的封装结构翘曲度的大小与所述第一塑封层15及所述层间介电层19(需要说明的是，若后续形成的第二塑封层也会导致得到的封装结构向上翘曲，此时也应包括第二塑封层)使得得到的封装结构翘曲度的大小相同，从而补充和抵消所述第一塑封层15及所述层间介电层16造成的封装结构的翘曲，使得最终得到的半导体封装结构翘曲度较小甚至没有翘曲，从而确保半导体封装结构的性能。
作为示例，所述半导体封装结构还包括：层间介电层16，所述层间介电层16位于所述第一塑封层15与所述第二塑封层21之间；再布线金属层17，所述再布线金属层17位于所述层间介电层16内，且所述再布线金属层17与所述第一电连接结构14及所述第二电连接结构20电连接。
作为示例，所述层间介电层16的材料可以包括低k介电材料。作为示例，所述层间介电层16可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成所述层间介电层16。
作为示例，所述再布线金属层17的材料可以包括铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
综上所述，本发明提供一种半导体封装结构及其制备方法，所述半导体封装结构包括：基底；牺牲层，位于所述基底的上表面；重新布线层，位于所述牺牲层的上表面；芯片，倒装合于所述重新布线层的上表面，且与所述重新布线层电连接；第一电连接结构，位于所述重新布线层的上表面，且与所述重新布线层电连接；第一塑封层，位于所述重新布线层的上表面，且将所述芯片及所述第一电连接结构塑封；第二电连接结构，位于所述第一塑封层上，且与所述第一电连接结构电连接；第二塑封层，位于所述第一塑封层上，且将所述第二电连接结构塑封；顶层金属线层，位于所述第二塑封层上，且与所述第二电连接结构电连接；翘曲调整层，位于所述基底的下表面。本发明的半导体封装结构通过在基底的下表面形成翘曲调整层，翘曲调整层可以补偿和抵消塑封材料层形成后导致的翘曲，从而减小甚至消除半导体封装结构的翘曲，确保半导体封装结构的性能。
上述实施方式仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施方式进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种半导体封装结构，其特征在于，所述半导体封装结构包括：
基底；
牺牲层，位于所述基底的上表面；
重新布线层，位于所述牺牲层的上表面；
芯片，倒装合于所述重新布线层的上表面，且与所述重新布线层电连接；
第一电连接结构，位于所述重新布线层的上表面，且与所述重新布线层电连接；
第一塑封层，位于所述重新布线层的上表面，且将所述芯片及所述第一电连接结构塑封；
第二电连接结构，位于所述第一塑封层上，且与所述第一电连接结构电连接；
第二塑封层，位于所述第一塑封层上，且将所述第二电连接结构塑封；
顶层金属线层，位于所述第二塑封层上，且与所述第二电连接结构电连接；
翘曲调整层，位于所述基底的下表面。
2.根据权利要求1所述的半导体封装结构，其特征在于：所述重新布线层包括：
布线介电层，位于所述牺牲层的上表面；
金属叠层结构，位于所述布线介电层内，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
3.根据权利要求2所述的半导体封装结构，其特征在于：所述重新布线层还包括：
种子层，位于所述布线介电层内，且与所述金属叠层结构电连接；
塑封材料层，位于所述布线介电层内，且位于所述种子层的下表面；
底层介电层，位于所述布线介电层的下表面。
4.根据权利要求1所述的半导体封装结构，其特征在于：所述半导体封装结构还包括：
层间介电层，位于所述第一塑封层与所述第二塑封层之间；
再布线金属层，位于所述层间介电层内，且与所述第一电连接结构及所述第二电连接结构电连接。
5.根据权利要求1至4中任一项所述的半导体封装结构，其特征在于：所述翘曲调整层包括有机材料层。
6.一种半导体封装结构的制备方法，其特征在于，所述半导体封装结构的制备方法包括如下步骤：
提供基底，于所述基底的上表面形成牺牲层；
于所述牺牲层的上表面形成重新布线层；
提供芯片，将所述芯片倒装键合于所述重新布线层的上表面，所述芯片与所述重新布线层实现电性连接；
于所述重新布线层的上表面形成第一电连接结构及第一塑封层；所述第一电连接结构位于所述第一塑封层内，所述第一电连接结构与所述重新布线层电连接；所述第一塑封层将所述芯片及所述第一电连接结构塑封；
于所述基底的下表面形成翘曲调整层；
于所述第一塑封层上形成第二电连接结构及第二塑封层；所述第二电连接结构位于所述第二塑封层内，且与所述第一电连接结构电连接；
于所述第二塑封层的上表面形成顶层金属线层，所述顶层金属线层与所述第二电连接结构电连接。
7.根据权利要求6所述的半导体封装结构的制备方法，其特征在于：于所述牺牲层的上表面形成所述重新布线层包括如下步骤：
于所述牺牲层的上表面形成底层介电层；
于所述底层介电层的上表面形成塑封材料层；
于所述塑封材料层的上表面形成种子层；
对所述种子层及所述塑封材料层进行图形化处理；
于所述底层介电层的上表面形成布线介电层及金属叠层结构，所述金属叠层结构位于所述布线介电层内，且与所述种子层电连接；所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
8.根据权利要求6所述的半导体封装结构的制备方法，其特征在于：
于所述第一塑封层上形成所述第二电连接结构及所述第二塑封层之前，还包括于所述第一塑封层的上表面形成层间介电层及再布线金属层的步骤，所述再布线金属层位于所述层间介电层内，且与所述第一电连接结构电连接；所述第二塑封层形成于所述层间介电层的上表面，所述第二电连接结构形成于所述再布线金属层的上表面。
9.根据权利要求8所述的半导体封装结构的制备方法，其特征在于：于所述第一塑封层的上表面形成所述层间介电层及所述再布线金属层之后于所述基底的下表面形成所述翘曲调整层；于所述基底的下表面形成所述翘曲调整层之前还包括于所述层间介电层的上表面及所述再布线金属层的上表面形成保护层的步骤；形成所述第二电连接结构及所述第二塑封层之前还包括去除所述保护层的步骤。
10.根据权利要求6所述的半导体封装结构的制备方法，其特征在于：于所述第二塑封层的上表面形成所述顶层金属线层之后还包括如下步骤：
去除所述翘曲调整层、所述基底及所述牺牲层；
于所述重新布线层的下方形成焊球凸块，所述焊球凸块与所述重新布线层电连接。
11.根据权利要求6至10中任一项所述的半导体封装结构的制备方法，其特征在于：于所述基底的下表面形成有机材料层作为所述翘曲调整层。
CN201910482909.8A 2019-06-04 2019-06-04 半导体封装结构及其制备方法 Pending CN112038300A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910482909.8A CN112038300A (zh) 2019-06-04 2019-06-04 半导体封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910482909.8A CN112038300A (zh) 2019-06-04 2019-06-04 半导体封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN112038300A true CN112038300A (zh) 2020-12-04

Family

ID=73576110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910482909.8A Pending CN112038300A (zh) 2019-06-04 2019-06-04 半导体封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112038300A (zh)

Similar Documents

Publication Publication Date Title
US7459774B2 (en) Stacked chip package using photosensitive polymer and manufacturing method thereof
TWI668825B (zh) 半導體封裝及其製造方法
US11502040B2 (en) Package structure and semiconductor pacakge
TW201822330A (zh) 晶片封裝結構
CN109285828B (zh) 具有空气腔的扇出型天线封装结构及其制备方法
US10867966B2 (en) Package structure, package-on-package structure and method of fabricating the same
CN113113365A (zh) 包括晶圆级封装的微电子器件
US11837578B2 (en) Package structure
TWI769530B (zh) 封裝結構及其形成方法
CN112242383A (zh) 芯片结构
US11101252B2 (en) Package-on-package structure and manufacturing method thereof
CN105225967A (zh) 封装半导体器件的方法和封装的半导体器件
US11417606B2 (en) Package structure and method of fabricating the same
CN209804637U (zh) 半导体封装结构
CN111029263A (zh) 晶圆级sip模组结构及其制备方法
US11735564B2 (en) Three-dimensional chip packaging structure and method thereof
CN112018047A (zh) 芯片封装结构及芯片封装方法
CN210182380U (zh) 半导体封装结构
CN112054002A (zh) 3d芯片封装结构及其制备方法
CN112038300A (zh) 半导体封装结构及其制备方法
CN209804639U (zh) 3d芯片封装结构
CN210006722U (zh) 3d芯片封装结构
CN210006718U (zh) 3d芯片封装结构
US12051652B2 (en) Package structure and method of fabricating the same
CN112053964A (zh) 3d芯片封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.