CN112036112A - 寄存器单元、级联寄存器及控制方法 - Google Patents

寄存器单元、级联寄存器及控制方法 Download PDF

Info

Publication number
CN112036112A
CN112036112A CN202010896428.4A CN202010896428A CN112036112A CN 112036112 A CN112036112 A CN 112036112A CN 202010896428 A CN202010896428 A CN 202010896428A CN 112036112 A CN112036112 A CN 112036112A
Authority
CN
China
Prior art keywords
control module
register
data
stage
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010896428.4A
Other languages
English (en)
Inventor
贾复山
耿磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Shengke Network Co ltd
Original Assignee
Nanjing Shengke Network Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Shengke Network Co ltd filed Critical Nanjing Shengke Network Co ltd
Priority to CN202010896428.4A priority Critical patent/CN112036112A/zh
Publication of CN112036112A publication Critical patent/CN112036112A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/35—Delay-insensitive circuit design, e.g. asynchronous or self-timed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30141—Implementation provisions of register files, e.g. ports

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • Communication Control (AREA)

Abstract

本发明揭示了一种寄存器单元、级联寄存器及控制方法，至少两个寄存器单元进行级联，每个所述寄存器单元包括相互连接的寄存器和控制模块，其中：所述寄存器用于锁存数据，并向本级控制模块发送寄存器的锁存状态；所述控制模块用于根据下级控制模块的控制信号，对本级寄存器中的数据进行处理，并结合本级寄存器的锁存状态，生成本级控制模块的控制信号，发送给上级控制模块。与现有技术相比，本发明的寄存器单元和级联寄存器，通过寄存器本身的锁存功能以及下游的流控信号，对本级寄存器锁存的数据进行处理，同时在无法处理上游数据时给上游发送流控信号，从而提高了数据处理的灵活性，降低了流量控制复杂度，并且不需要FIFO进行缓存，节省了资源。

Description

寄存器单元、级联寄存器及控制方法
技术领域
本发明属于电子电路技术领域，尤其是涉及一种寄存器单元、级联寄存器及控制方法。
背景技术
在集成电路设计过程中，当数据量较大时会通过多级级联的寄存器进行存储，级联的寄存器在时钟周期内将数据往下一级寄存器输送，最后一级寄存器将数据发送给下游进行处理。
当下游出现数据拥塞时，会给最后一级寄存器发送流控信号。由于前面级联的寄存器无法收到流控信号，因此不会停止时钟周期内的数据输送，导致需要在最后一级寄存器的后面再增加一个FIFO(先入先出缓冲器)来缓存前面各级寄存器输送的数据，否则会导致数据丢失从而造成芯片功能错误。
但是增加FIFO来缓存会增加流量控制的复杂度以及造成资源和芯片面积的浪费。
发明内容
本发明的目的在于提供一种寄存器单元、级联寄存器及控制方法。
为实现上述发明目的之一，本发明一实施方式提供一种寄存器单元，至少两个寄存器单元进行级联，每个所述寄存器单元包括相互连接的寄存器和控制模块，其中：
所述寄存器用于锁存数据，并向本级控制模块发送寄存器的锁存状态；
所述控制模块用于根据下级控制模块的控制信号，对本级寄存器中的数据进行处理，并结合本级寄存器的锁存状态，生成本级控制模块的控制信号，发送给上级控制模块。
作为本发明一实施方式的进一步改进，所述寄存器的锁存状态包括锁存有数据和没有锁存数据，所述控制模块还用于：
在收到下级控制模块取值为1的控制信号时，若本级寄存器中锁存有数据，则将本级寄存器中的数据发送给下级控制模块，并向上级控制模块发送本级控制模块取值为1的控制信号；若本级寄存器中没有锁存数据，直接向上级控制模块发送本级控制模块取值为1的控制信号。
作为本发明一实施方式的进一步改进，所述寄存器还用于向下级控制模块发送寄存器的锁存状态；
所述控制模块还用于在收到上级寄存器的数据时，若上级寄存器的锁存状态为锁存有数据，则将收到的数据锁存在本级寄存器中。
作为本发明一实施方式的进一步改进，所述控制模块还用于：
在收到下级控制模块取值为0的控制信号时，若本级寄存器锁存有数据，则向上级控制模块发送本级控制模块取值为0的控制信号，否则向上级控制模块发送本级控制模块取值为1的控制信号。
为实现上述发明目的之一，本发明一实施方式提供一种级联寄存器，所述级联寄存器由至少两个上述任一所述寄存器单元级联而成，其中：
本级寄存器向下级控制模块输出寄存器的锁存状态；
本级控制模块向上级控制模块输出控制信号。
为实现上述发明目的之一，本发明一实施方式提供一种寄存器单元的控制方法，所述寄存器单元包括相互连接的寄存器和控制模块，所述方法包括：
在收到下级控制模块取值为1的控制信号时，将本级寄存器中数据发送给下级控制模块，并向上级控制模块发送本级控制模块取值为1的控制信号；
在收到下级控制模块取值为0的控制信号时，若本级寄存器锁存有数据，则向上级控制模块发送本级控制模块取值为0的控制信号，否则向上级控制模块发送本级控制模块取值为1的控制信号。
作为本发明一实施方式的进一步改进，所述方法还包括：
在收到上级寄存器的数据时，若上级寄存器的锁存状态为锁存有数据，则将收到的数据锁存在本级寄存器中。
为实现上述发明目的之一，本发明一实施方式提供一种级联寄存器的控制方法，所述级联寄存器由至少两个上述寄存器单元级联而成，每个所述寄存器单元包括相互连接的寄存器和控制模块，所述方法包括：
在最后一级寄存器单元的控制模块收到下游的流控信号时，若本级寄存器锁存有数据，则向上级控制模块发送本级控制模块取值为0的控制信号，否则向上级控制模块发送本级控制模块取值为1的控制信号；
在位于中间的寄存器单元的控制模块收到下级控制模块取值为0的控制信号时，若本级寄存器锁存有数据，则向上级控制模块发送本级控制模块取值为0的控制信号，否则向上级控制模块发送本级控制模块取值为1的控制信号；
在第一级寄存器单元的控制模块收到下级控制模块取值为0的控制信号时，若本级寄存器锁存有数据，则向上游发送流控信号。
作为本发明一实施方式的进一步改进，所述方法还包括：
若最后一级寄存器单元的控制模块没有收到下游的流控信号，则根据时钟信号将本级寄存器锁存的数据发送至下游，并向上级控制模块发送本级控制模块取值为1的控制信号；
在位于中间的寄存器单元的控制模块收到下级控制模块取值为1的控制信号时，将本级寄存器锁存的数据发送至下级控制模块，并向上级控制模块发送本级控制模块取值为1的控制信号。
作为本发明一实施方式的进一步改进，所述方法还包括：
若位于中间或者最后的寄存器单元的控制模块接收到上级寄存器的数据，并且上级寄存器的锁存状态为锁存有数据，则将收到的数据锁存在本级寄存器中。
与现有技术相比，本发明的寄存器单元和级联寄存器，通过寄存器本身的锁存功能以及下游的流控信号，对本级寄存器锁存的数据进行处理，同时在无法处理上游数据时给上游发送流控信号，从而提高了数据处理的灵活性，降低了数据处理的流量控制复杂度，并且不需要FIFO进行缓存，节省了资源。
附图说明
图1是本发明寄存器单元的结构示意图。
图2是本发明级联寄存器的结构示意图。
图3是本发明寄存器单元的控制方法的流程示意图。
图4是本发明级联寄存器的控制方法的流程示意图。
其中：10、本级寄存器的锁存状态；20、上级寄存器的锁存状态；30、本级控制模块的控制信号；40、下级控制模块的控制信号；50、下游的流控信号。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
本发明提供一种寄存器单元，所述寄存器单元通过寄存器本身的锁存功能以及下游的流控信号，对本级寄存器锁存的数据进行处理，同时在无法处理上游数据时给上游发送流控信号，从而提高了数据处理的灵活性，降低了数据处理的流量控制复杂度，并且不需要FIFO进行缓存，节省了资源。
如图1和图2所示，至少两个寄存器单元进行级联，每个所述寄存器单元包括相互连接的寄存器和控制模块，其中：
所述寄存器用于锁存数据，并向本级控制模块发送寄存器的锁存状态10。
所述控制模块用于根据下级控制模块的控制信号40，对本级寄存器中的数据进行处理，并结合本级寄存器的锁存状态10，生成本级控制模块的控制信号30，发送给上级控制模块。这里，本级寄存器和本级控制模块分别表示本级寄存器单元的寄存器和控制模块，上级寄存器和上级控制模块分别表示上级寄存器单元的寄存器和控制模块，下级寄存器和下级控制模块分别表示下级寄存器单元的寄存器和控制模块。
需要说明的是，本发明的寄存器单元中的寄存器，不再根据时钟信号向下级寄存器单元发送数据，而是根据下级寄存器单元的控制信号，在下级寄存器单元有能力对数据进行处理时，才将本级寄存器中的数据发送给下级寄存器单元，从而避免在下游出现流控信号后，最后一级寄存器单元无法处理上级寄存器单元发送的数据。
在一个优选的实施方式中，所述寄存器的锁存状态包括锁存有数据和没有锁存数据，所述控制模块还用于：
在收到下级控制模块取值为1的控制信号40时，若本级寄存器中锁存有数据，则将本级寄存器中的数据发送给下级控制模块，并向上级控制模块发送本级控制模块取值为1的控制信号30；若本级寄存器中没有锁存数据，直接向上级控制模块发送本级控制模块取值为1的控制信号30。
需要说明的是，控制信号取值为1表示对应的控制模块能够处理数据，控制信号取值为0表示对应的控制模块现在不能处理数据，即数据出现拥塞。当然控制信号也可以使用其它的取值代表对应的控制模块能够或不能处理数据的状态。当下级寄存器单元能够处理数据时，对应的控制模块向上级控制模块发送取值为1的控制信号，否则发送取值为0的控制信号。
进一步的，所述寄存器还用于向下级控制模块发送寄存器的锁存状态；所述控制模块还用于在收到上级寄存器的数据时，若上级寄存器的锁存状态为锁存有数据，则将收到的数据锁存在本级寄存器中。
进一步的，在收到下级控制模块取值为0的控制信号时，若本级寄存器锁存有数据，则向上级控制模块发送本级控制模块取值为0的控制信号，否则向上级控制模块发送本级控制模块取值为1的控制信号。即当下级寄存器单元出现拥塞时，如果本级寄存器没有锁存数据，则通过控制信号通知上级寄存器单元下发数据，如果本级寄存器锁存有数据，则通知上级寄存器单元本级寄存器单元出现拥塞。
如图3所示，本发明还提供一种寄存器单元的控制方法，所述寄存器单元见前文所述，所述方法包括：
步骤S110：在收到下级控制模块取值为1的控制信号时，将本级寄存器中数据发送给下级控制模块，并向上级控制模块发送本级控制模块取值为1的控制信号。
步骤S120：在收到下级控制模块取值为0的控制信号时，若本级寄存器锁存有数据，则向上级控制模块发送本级控制模块取值为0的控制信号，否则向上级控制模块发送本级控制模块取值为1的控制信号。
进一步的，所述方法还包括：
在收到上级寄存器的数据时，若上级寄存器的锁存状态为锁存有数据，则将收到的数据锁存在本级寄存器中。
如图2所示，本发明还提供一种级联寄存器，所述级联寄存器由至少两个上述所述寄存器单元级联而成，其中：本级寄存器向下级控制模块输出寄存器的锁存状态；本级控制模块向上级控制模块输出控制信号。
本发明还提供一种级联寄存器的控制方法，所述级联寄存器见前文所述，由至少两个上述寄存器单元级联而成，每个所述寄存器单元包括相互连接的寄存器和控制模块。需要说明的是，所述级联寄存器连接有上游和下游，所述级联寄存器的最后一级寄存器单元的寄存器与下游连接，同时最后一级寄存器单元(比如图2中的寄存器单元N)的控制模块接收来自下游的流控信号。所述第一级寄存器单元(比如图2中的寄存器单元1)的控制模块接收上游的数据，并且给上游发送流控信号。
如图4所示，所述方法包括：
步骤S210：在最后一级寄存器单元的控制模块收到下游的流控信号时，若本级寄存器锁存有数据，则向上级控制模块发送本级控制模块取值为0的控制信号，否则向上级控制模块发送本级控制模块取值为1的控制信号。
步骤S220：在位于中间的寄存器单元的控制模块收到下级控制模块取值为0的控制信号时，若本级寄存器锁存有数据，则向上级控制模块发送本级控制模块取值为0的控制信号，否则向上级控制模块发送本级控制模块取值为1的控制信号。
所述位于中间的寄存器单元是指在级联在第一级寄存器单元和最后一级寄存器单元中间的寄存器单元。
步骤S230：在第一级寄存器单元的控制模块收到下级控制模块取值为0的控制信号时，若本级寄存器锁存有数据，则向上游发送流控信号。
在一个优选的实施方式中，所述方法还包括：
若最后一级寄存器单元的控制模块没有收到下游的流控信号，则根据时钟信号将本级寄存器锁存的数据发送至下游，并向上级控制模块发送本级控制模块取值为1的控制信号；
在位于中间的寄存器单元的控制模块收到下级控制模块取值为1的控制信号时，将本级寄存器锁存的数据发送至下级控制模块，并向上级控制模块发送本级控制模块取值为1的控制信号。
在一具体的实施方式中，所述方法还包括：
若位于中间或者最后的寄存器单元的控制模块接收到上级寄存器的数据，并且上级寄存器的锁存状态为锁存有数据，则将收到的数据锁存在本级寄存器中。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (10)

1.一种寄存器单元，其特征在于，至少两个寄存器单元进行级联，每个所述寄存器单元包括相互连接的寄存器和控制模块，其中：
所述寄存器用于锁存数据，并向本级控制模块发送寄存器的锁存状态；
所述控制模块用于根据下级控制模块的控制信号，对本级寄存器中的数据进行处理，并结合本级寄存器的锁存状态，生成本级控制模块的控制信号，发送给上级控制模块。
2.根据权利要求1所述的寄存器单元，其特征在于，所述寄存器的锁存状态包括锁存有数据和没有锁存数据，所述控制模块还用于：
在收到下级控制模块取值为1的控制信号时，若本级寄存器中锁存有数据，则将本级寄存器中的数据发送给下级控制模块，并向上级控制模块发送本级控制模块取值为1的控制信号；若本级寄存器中没有锁存数据，直接向上级控制模块发送本级控制模块取值为1的控制信号。
3.根据权利要求2所述的寄存器单元，其特征在于：
所述寄存器还用于向下级控制模块发送寄存器的锁存状态；
所述控制模块还用于在收到上级寄存器的数据时，若上级寄存器的锁存状态为锁存有数据，则将收到的数据锁存在本级寄存器中。
4.根据权利要求2所述的寄存器单元，其特征在于，所述控制模块还用于：
在收到下级控制模块取值为0的控制信号时，若本级寄存器锁存有数据，则向上级控制模块发送本级控制模块取值为0的控制信号，否则向上级控制模块发送本级控制模块取值为1的控制信号。
5.一种级联寄存器，其特征在于，所述级联寄存器由至少两个如权利要求1-4任一所述寄存器单元级联而成，其中：
本级寄存器向下级控制模块输出寄存器的锁存状态；
本级控制模块向上级控制模块输出控制信号。
6.一种寄存器单元的控制方法，其特征在于，所述寄存器单元包括相互连接的寄存器和控制模块，所述方法包括：
在收到下级控制模块取值为1的控制信号时，将本级寄存器中数据发送给下级控制模块，并向上级控制模块发送本级控制模块取值为1的控制信号；
在收到下级控制模块取值为0的控制信号时，若本级寄存器锁存有数据，则向上级控制模块发送本级控制模块取值为0的控制信号，否则向上级控制模块发送本级控制模块取值为1的控制信号。
7.根据权利要求6所述寄存器单元的控制方法，其特征在于，所述方法还包括：
在收到上级寄存器的数据时，若上级寄存器的锁存状态为锁存有数据，则将收到的数据锁存在本级寄存器中。
8.一种级联寄存器的控制方法，其特征在于，所述级联寄存器由至少两个上述寄存器单元级联而成，每个所述寄存器单元包括相互连接的寄存器和控制模块，所述方法包括：
在最后一级寄存器单元的控制模块收到下游的流控信号时，若本级寄存器锁存有数据，则向上级控制模块发送本级控制模块取值为0的控制信号，否则向上级控制模块发送本级控制模块取值为1的控制信号；
在位于中间的寄存器单元的控制模块收到下级控制模块取值为0的控制信号时，若本级寄存器锁存有数据，则向上级控制模块发送本级控制模块取值为0的控制信号，否则向上级控制模块发送本级控制模块取值为1的控制信号；
在第一级寄存器单元的控制模块收到下级控制模块取值为0的控制信号时，若本级寄存器锁存有数据，则向上游发送流控信号。
9.根据权利要求8所述级联寄存器的控制方法，其特征在于，所述方法还包括：
若最后一级寄存器单元的控制模块没有收到下游的流控信号，则根据时钟信号将本级寄存器锁存的数据发送至下游，并向上级控制模块发送本级控制模块取值为1的控制信号；
在位于中间的寄存器单元的控制模块收到下级控制模块取值为1的控制信号时，将本级寄存器锁存的数据发送至下级控制模块，并向上级控制模块发送本级控制模块取值为1的控制信号。
10.根据权利要求8所述级联寄存器的控制方法，其特征在于，所述方法还包括：
若位于中间或者最后的寄存器单元的控制模块接收到上级寄存器的数据，并且上级寄存器的锁存状态为锁存有数据，则将收到的数据锁存在本级寄存器中。
CN202010896428.4A 2020-08-31 2020-08-31 寄存器单元、级联寄存器及控制方法 Pending CN112036112A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010896428.4A CN112036112A (zh) 2020-08-31 2020-08-31 寄存器单元、级联寄存器及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010896428.4A CN112036112A (zh) 2020-08-31 2020-08-31 寄存器单元、级联寄存器及控制方法

Publications (1)

Publication Number Publication Date
CN112036112A true CN112036112A (zh) 2020-12-04

Family

ID=73587411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010896428.4A Pending CN112036112A (zh) 2020-08-31 2020-08-31 寄存器单元、级联寄存器及控制方法

Country Status (1)

Country Link
CN (1) CN112036112A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110156601A1 (en) * 2009-12-31 2011-06-30 Tzu-An Lin Data-processing module and method thereof
CN103345911A (zh) * 2013-06-26 2013-10-09 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN104361875A (zh) * 2014-12-02 2015-02-18 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110156601A1 (en) * 2009-12-31 2011-06-30 Tzu-An Lin Data-processing module and method thereof
CN103345911A (zh) * 2013-06-26 2013-10-09 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN104361875A (zh) * 2014-12-02 2015-02-18 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

Similar Documents

Publication Publication Date Title
KR102328014B1 (ko) 싱글 와이어 인터페이스를 포함하는 장치와 이를 포함하는 데이터 처리 시스템
CN1983811B (zh) 延时单元和具有其的延迟线电路
US10671554B1 (en) Credit based flow control mechanism for use in multiple link width interconnect systems
US20230244630A1 (en) Computing device and computing system
CN107656886A (zh) 一种跨时钟域信号处理电路及其处理方法
CN114997087A (zh) 一种时钟树的优化方法、优化装置和相关设备
US11343065B2 (en) Serial bidirectional communication circuit and method thereof
CN112036112A (zh) 寄存器单元、级联寄存器及控制方法
CN107070937B (zh) 一种基于fpga的协议转换装置、方法
CN115484216B (zh) 报文传输方法、装置、电子设备以及自动驾驶车辆
CN105425926A (zh) 异步复位同步释放带宽可控的复位电路
US20090113092A1 (en) Signal converter for debugging that expands fifo capacity
US20120033772A1 (en) Synchroniser circuit and method
CN212084134U (zh) 计算装置以及计算系统
JPH09321826A (ja) データ転送システム
US11533684B2 (en) Relay device
CN107332789B (zh) 基于click控制器的全异步人工神经元网络的通讯方法
CN205249177U (zh) 一种硬件逻辑资源复用模块
US6430198B1 (en) Apparatus and method of reducing packet length count processing
US7234030B1 (en) Table-based scheduler for FIFOs and the like
CN111522769A (zh) 一种多线程spi通信数据传输方法
JPH06236345A (ja) 信号伝送用バス
CN111785309B (zh) 非型闪存接口电路的实现方法、电路、存储介质和终端
CN114253206B (zh) 可编程逻辑器件的透传结构及可编程逻辑器件
CN111628571B (zh) 多模块系统无主从载波同步方法及多模块载波同步系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination