CN112015579A - 计算机装置与基本输入输出系统的检测方法 - Google Patents

计算机装置与基本输入输出系统的检测方法 Download PDF

Info

Publication number
CN112015579A
CN112015579A CN201910455037.6A CN201910455037A CN112015579A CN 112015579 A CN112015579 A CN 112015579A CN 201910455037 A CN201910455037 A CN 201910455037A CN 112015579 A CN112015579 A CN 112015579A
Authority
CN
China
Prior art keywords
bios
memory
computer device
memory device
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910455037.6A
Other languages
English (en)
Inventor
王资斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201910455037.6A priority Critical patent/CN112015579A/zh
Priority to US16/439,720 priority patent/US11068369B2/en
Publication of CN112015579A publication Critical patent/CN112015579A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开一种基本输入输出系统(basic input/output system:BIOS)的检测方法，用以在BIOS的开机自我测试对计算机装置执行失败时检测，其中计算机装置包含BIOS。检测方法包含：藉由计算机装置的主机板上的测试端口，致能BIOS的修护功能；藉由该测试端口，致能第一内存装置并且禁用第二内存装置；依据修护功能，藉由第一内存装置开启计算机装置；判断是否成功开启计算机装置；以及依据判断，置换第一内存装置及/或第二内存装置。

Description

计算机装置与基本输入输出系统的检测方法
技术领域
本发明涉及一种检测方法，特别是关于一种基本输入输出系统(basic input/output system:BIOS)的检测方法。
背景技术
基本输入输出系统(basic input/output system:BIOS)用于使计算机硬件与操作系统沟通的接口。尤其是计算机开机时，BIOS更用以正确的初始化计算机中的硬设备，使在操作系统启用之后，这些硬设备可以被正常的使用。
当计算机中存在功能不正常的硬设备时使得计算机无法正常开启时，BIOS会发出警示声以通知使用者。计算机检测人员再使用特殊除错BIOS去检测计算机，以找出问题的所在，其中包含了许多置换硬件的步骤与人工。
发明内容
本申请内容的一实施方式是关于一种基本输入输出系统(basic input/outputsystem:BIOS)的检测方法，用以在BIOS的开机自我测试对计算机装置执行失败时检测，其中计算机装置包含BIOS。检测方法包含：藉由计算机装置的主机板上的测试端口，致能BIOS的修护功能；藉由该测试端口，致能第一内存装置并且禁用第二内存装置；依据修护功能，藉由第一内存装置开启计算机装置；判断是否成功开启计算机装置；以及依据判断，置换第一内存装置及/或第二内存装置。
本申请内容的一实施方式是关于一种计算机装置。计算机装置包含基本输入输出系统(basic input/output system:BIOS)装置用以储存修护功能程序代码，以及主机板耦接于BIOS装置。主机板包含第一内存、第二内存、第一除错埠脚与第二除错埠脚。第一除错端口脚用以接收致能信号致能修护功能程序代码。当第二除错端口脚具有逻辑高准位，第一内存被禁用。当第二除错端口脚具有逻辑低准位，第二内存被禁用。
附图说明
藉由阅读以下对实施例的详细描述可以更全面地理解本申请，参考附图如下：
图1为根据本申请的一些实施例所绘示的计算机系统的示意图；
图2为根据本申请的一些实施例所绘示的关于图1中的计算机系统的部分示意图；以及
图3为根据本申请的一些实施例所绘示的用于图1与图2中的计算机系统的检测方法流程图。
符号说明：
10：计算机系统
100：计算机装置
100A：测试装置
120：主机板
140：BIOS装置
122：测试埠
124：内存模块
122A：第一通道
122B：第二通道
124A：第一埠脚
124B：第二埠脚
142：内存装置
EN：致能信号
SE：选择信号
300：测试方法
S301、S302、S303、S304、S305、S306、S307、S307：操作
具体实施方式
下文是举实施例配合所附图式作详细说明，但所描述的具体实施例仅仅用以解释本发明实施例，并不用来限定本发明实施例，而结构操作的描述非用以限制其执行的顺序，任何由组件重新组合的结构，所产生具有均等功效的装置，皆为本发明实施例揭示内容所涵盖的范围。
参考图1。图1是依照本申请的一些实施例所绘示的一种计算机系统10的示意图。在一些实施例中，计算机系统10用以执行绘示于图3中的测试方法，该测试方法将参考图3于后讨论。
如图1所绘示，计算机系统10包含计算机装置100与测试装置100A。测试装置100A耦接于计算机装置100。在一些实施例中，计算机装置100包含主机板120与基本输入输出系统(basic input/output system:BIOS)装置140。BIOS装置140耦接于主机板120。在一些实施例中，主机板120包含内存模块122与测试端口124。
在一些实施例中，测试装置100A耦接至计算机装置100中的主机板120。在一些实施例中，测试装置100A耦接至主机板120中的测试埠124。在一些实施例中，BIOS装置140分别主机板120中的其它装置耦接至内存模块122与测试端口124。
在一些实施例中，计算机装置100为个人计算机。在一般使用情况下，计算机装置100藉由BIOS装置140致能(enable)主机板120而开启。若主机板120中存在功能不正常的组件(例如，功能不正常之内存模块122)，则计算机装置100开启失败。在一些实施例中，主机板120中的组件本身有瑕疵(例如，电路板上的电容损毁)，则使该组件功能不正常而造成计算机装置100开启失败。在另一些实施例中，主机板120中的组件安装不正确，则使该组件功能不正常而造成计算机装置100开启失败。
在一些实施例中，若计算机装置100开启失败，测试装置100A用以耦接至计算机装置100，且计算机装置100藉由测试装置100A来开启。换言之，当计算机装置100处于一般使用情况下，不需要测试装置100A来开启。
在一些实施例中，测试装置100A透过测试端口124来测试计算机装置100。测试装置100A是为一个信号供应器(包含跳线或焊锡)。
在一些实施例中，主机板120更包含多个插槽用以安装中央处理单元、显示卡、硬盘机等(未绘示)。在一些实施例中，主机板120由电路组成并藉由该电路连结主机板120上的组件。
在一些实施例中，内存模块122用以储存计算机装置100在开启时所需要使用的程序代码。内存模块122为直接安装在主机板120之上的硬件组件(on board内存)。内存模块122直接电焊在主机板120之上，具有无法由人工轻易置换的特性。若要维修主机板120上的内存模块122，需耗费大量时间与工作成本，将焊死在主机板120上的内存模块122的焊锡溶解，再把新的内存焊回主机板120。在另一些实施例中，内存模块122包含双信道。每个通道支持两个双列直插式内存模块(dual in-line memory module:DIMM)。换言之，内存模块122支持四个DIMM。在一些实施例中，每个DIMM用以安装多个内存芯片。在一些实施例中，内存芯片为动态随机存取内存(dynamic random access memory:DRAM)芯片，例如双倍数据同步动态随机存取内存(double data rate synchronous dynamic random accessmemory:DDR SDRAM)芯片。在其它些实施例中，内存模块122中的内存芯片亦称为主机板内建内存芯片(on board DDR)。上述内存模块122的配置仅为示例的用途，各种配置的内存模块122皆在本揭示文件内容考虑的范畴内。例如，内存模块122包含三或更多个通道。
在一些实施例中，测试埠124为输入/输出埠(input/output port:I/O port)，其用以除错主机板120中可能发生的错误。测试埠124包含多个I/O接脚。在一些实施例中，测试埠124为通用输入/输出(general purpose input output:GPIO)埠，其包含多个GPIO接脚用以接收及/或输出信号，例如接收频率信号。在一些实施例中，藉由GPIO接脚，使用者可用现有或自订的程序自由控制主机板120。
在一些实施例中，BIOS装置140用以作为一个韧体接口。在计算机装置100开启时，BIOS装置140用以执行自我测试程序(power on self test:POST)，POST亦称为上电自检。当BIOS装置140执行POST时，BIOS装置140检测计算机装置100上的设备，以确保各个设备的正常运作。在另一些实施例中，当计算机装置100上存在功能不正常的设备时，BIOS装置140用以产生警示信号，例如警示声。换言之，当计算机装置100无法成功开启时，BIOS系统140会产生警示信号以通知使用者。
在一些实施例中，BIOS系统140更用以在计算机装置100成功开启后加载储存在主机板120中的操作系统(operating system:OS)或启动程序(initial program loader:IPL)。
参考图2。图2为根据本申请的一些实施例所绘示的关于图1中的计算机系统100的部分示意图。图2沿用示于图1中组件的标号，以达到简化及清楚的目的。
如图2所绘示，内存模块122包含第一信道122A与第二通道122B。在一些实施例中，第一通道122A与第二通道122B分别用以安装内存芯片。在其它些实施例中，若上述的该些内存芯片存在至少一个功能不正常的内存芯片，则计算机装置100会无法成功开启。
如图2所绘示，测试埠124包含第一埠脚124A与第二埠脚124B。在一些实施例中，第一埠脚124A用以接收致能信号EN，以及第二埠脚124B用以接收选择信号SE。致能信号EN用以致能BIOS装置140的修护功能。选择信号SE用以透过BIOS装置140致能内存模块122中的第一通道122A，并禁用(disable)第二通道122B，或者是用以透过BIOS装置140致能内存模块122中的第二通道122B，并禁用第一通道122A。在一些实施例中，致能信号EN与选择信号SE为数字信号。在一些实施例中，致能信号EN与选择信号SE由图1中的测试装置100A所提供。
在一些实施例中，当第一埠脚124A接收致能信号EN为逻辑高准位时，BIOS装置140的修护功能被禁用。反之，当第一埠脚124A接收致能信号EN为逻辑低准位时，BIOS装置140的修护功能被致能。在另一些实施例中，第一埠脚124A设置为接地，因此BIOS装置140的修护功能被致能。
在一些实施例中，当第二埠脚124B接收选择信号SE为逻辑高准位，第一通道122A所安装的内存芯片被致能，并且第二通道122B所安装的内存芯片被禁用。反之，当第二埠脚124B接收选择信号SE为逻辑低准位，第二通道122B所安装的内存芯片被致能，并且第一通道122A所安装的内存芯片被禁用。
如图2所绘示，BIOS装置140包含内存装置142。在一些实施例中，内存装置142以电子抹除式可复写只读存储器(electrically-erasable programmable read-only memory:EEPROM)来设置。在另一些实施例中，内存装置142以闪存(flash memory)来设置。在一些实施例中，内存装置142用以储存上述的修复功能的程序代码。在另一些实施例中，内存装置142更用以储存其它程序。
在一些实施例中，测试埠124用以传输在第一埠脚124A所接收的致能信号EN至内存装置142，以致能内存装置142中所储存的修复功能。测试埠124更用以传输在第二埠脚124B所接收的选择信号SE，透过BIOS装置140以致能第一信道122A上的内存芯片并禁用第二信道122B上的内存芯片。因此，内存装置142中所储存的修复功能可以单独使用第一信道122A上的内存芯片来开启计算机装置100。若单独使用第一信道122A上的内存芯片无法成功开启计算机装置100时，则判定在第一信道122A上的内存芯片存在功能不正常的内存芯片。
在另一些实施例中，相应于前一段的叙述，内存装置142中所储存的修复功能亦可以单独使用第二信道122B上的内存芯片来开启计算机装置100。若单独使用第二信道122bB上的内存芯片无法成功开启计算机装置100时，则判定在第二信道122B上的内存芯片存在功能不正常的内存芯片。
图1与图2所绘示的设置仅为示例的用途，但本申请并不以此为限。各种不同的计算机系统实施例均在本申请的范畴之内。
参考图3。图3为根据本申请的一些实施例所绘示的用于图1与图2中的计算机系统10的检测方法300的流程图。如图3所绘示，检测方法300包含操作S301、S302、S303、S304、S305、S306、S307、与S308。在一些实施例中，测试方法300可应用于图1与图2的实施例中，例如检测方法300藉由开启计算机装置100用以测试主机板120中内建的内存模块122是否存在功能不正常的组件。因为内建的内存模块122无法轻易地由人工抽换，因此检测方法300用以在不需抽换内建内存模块122的前提下进行检测。为了以较佳的方式理解本揭示内容，测试方法300将搭配图1与图2的实施例进行讨论，但本申请内容不以此为限制。
在操作S301中，开启计算机装置100，并执行BIOS装置140中的POST。
在操作S302中，判断计算机装置100是否开启成功。在一些实施例中，若计算机装置100开启失败，则在执行BIOS装置140中的POST时，BIOS装置140产生警示信号。在一些实施例中，若计算机装置100成功执行操作系统，则判断为开启成功。
当计算机装置100开启失败，则操作S303被执行。当计算机装置100开启成功，如图3所示，操作S308被执行。在操作S303中，藉由测试装置100A输出致能信号EN至主机板120的测试端口124的第一埠脚124A，以致能BIOS装置140上的修护功能。
在操作S304中，藉由测试装置100A输出选择信号SE至测试端口124的第二埠脚124B，以透过BIOS装置140选择致能内存模块122中的第一通道122A或第二信道122B上的内存芯片，并禁用另一未被选择的信道上的内存芯片。
在操作S305中，藉由BIOS装置140上的修复功能来开启计算机装置100，判断是否成功开启。
如图3所示，当计算机装置100开启失败，则操作S306被执行，反之当计算机装置100开启成功，则操作S307被执行。在操作S306中，纪录在操作S304中所选择致能的通道。在一些实施例中，将在操作S304中所选择致能的信道纪录为“待维修”，在检测方法300执行结束后，测试人员可依据该纪录维修被纪录为“待维修”的信道中的内存芯片。
在操作S307中，判断内存模块122中是否有尚未被选择致能的通道。若内存模块122中有尚未被选择致能的通道，则操作S304被执行，以选择致能尚未被选择过的通道。若内存模块122中没有尚未被选择致能的通道，则操作S308被执行。换言之，若内存模块122中所有信道都已被选择致能过，则作S308被执行。
在操作S308中，输出内存模块122中信道的数据。在一些实施例中，所述的数据包含第一信道122A与第二通道122B的状态，例如第二信道122B被纪录为“待维修”。
在一些相关技术中，测试人员在测试无法成功开启的计算机时，先置换计算机中的BIOS，换上特别用来测试计算机的除错BIOS，再依据除错BIOS中的功能来检测计算机。测试结束后，再把原本的BIOS置换回计算机上。测试人员必须花费置换硬件装置的时间成本来达到检测的目的。
相较于上述的相关技术，藉由本申请的内容，当计算机装置100无法正常开启时，计算机装置100可藉由主机板120上的测试埠124来进行测试，不须置换BIOS装置140。因此节省了由人工置换硬件的时间，增进测试方法300的效率。再者，BIOS装置140中内建的修复功能可以单独测试内存模块122中的每个通道，因此使用测试方法300时可以把可能发生错误的范围缩小至单一通道，进而增加测试方法300的效率与更再减少置换硬件的时间与人力成本，例如解焊与电焊内存模块122的过程。
上述的测试方法300的叙述包含示例性的操作，但测试方法300的该些操作不必依所显示的顺序被执行。测试方法300的该些操作的顺序得以被变更，或者该些操作得以在适当的情况下被同时执行、部分同时执行或省略，皆在本申请的实施例的精神与范畴内。例如，在操作S308之后，测试者依据操作S306中的纪录来修复计算机装置100。又或例如，操作S306可以被省略。
在一些实施例中，本申请提供一种BIOS的检测方法，用以在BIOS的开机自我测试对计算机装置执行失败时检测，其中计算机装置包含BIOS。检测方法包含：藉由计算机装置的主机板上的测试端口，致能BIOS的修护功能；藉由该测试端口，致能第一内存装置并且禁用第二内存装置；依据修护功能，藉由第一内存装置开启计算机装置；以及判断是否成功开启计算机装置。
在一些实施例中，本申请提供一种计算机装置，计算机装置包含BIOS装置以及主机板。BIOS装置用以储存修护功能程序代码，主机板耦接于BIOS装置。主机板包含第一内存、第二内存、第一除错埠脚与第二除错埠脚。第一除错端口脚用以接收致能信号致能修护功能程序代码。当第二除错端口脚具有逻辑高准位，第一内存被禁用。当第二除错端口脚具有逻辑低准位，第二内存被禁用。
虽然本发明的实施例已公开如上，然其并非用以限定本发明实施例，任何熟习此技艺者，在不脱离本发明实施例的精神和范围内，当可做些许的更动与润饰，因此本发明实施例的保护范围当以后附的权利要求书所界定为准。

Claims (10)

1.一种基本输入输出系统的检测方法，其特征在于，用以在该基本输入输出系统的一开机自我测试对一计算机装置执行失败时检测，其中该计算机装置包含该基本输入输出系统，其中该检测方法包含：
藉由该计算机装置的一主机板上的一测试埠，致能该基本输入输出系统的一修护功能；
藉由该测试埠，致能一第一内存装置并且禁用一第二内存装置；
依据该修护功能，藉由该第一内存装置开启该计算机装置；以及
判断是否成功开启该计算机装置。
2.如权利要求1所述的检测方法，其特征在于，更包含：
藉由该测试埠，致能该第二内存装置并且禁用该第一内存装置；以及
依据该修护功能，藉由该第二内存装置开启该计算机装置。
3.如权利要求1所述的检测方法，其特征在于，其中致能该基本输入输出系统的该修护功能包含输入一致能信号至该测试端口的一第一埠脚。
4.如权利要求3所述的检测方法，其特征在于，其中致能该第一内存装置并且禁用该第二内存装置包含使该测试端口的一第二端口脚具有一逻辑高准位。
5.如权利要求1所述的检测方法，其特征在于，其中致能该基本输入输出系统的该修护功能包含输入将该测试埠的一第一埠脚接地。
6.如权利要求1所述的检测方法，其特征在于，其中该第一内存装置与该第二内存装置分别设置于该计算机装置中的一主机板中的一内存模块上的一第一信道与一第二信道上。
7.如权利要求1所述的检测方法，其特征在于，其中当该计算机装置被判断为开启失败，置换该第一内存装置。
8.如权利要求1所述的检测方法，其特征在于，其中该修护功能的一程序代码储存于该基本输入输出系统中的一唯独内存中。
9.一种计算机装置，其特征在于，包含：
一基本输入输出系统装置用以储存一修护功能程序代码；以及
一主机板耦接于该基本输入输出系统装置，其中该主机板包含一第一内存、一第二内存、一第一除错埠脚与一第二除错埠脚，
其中该第一除错埠脚用以接收一致能信号以致能该修护功能程序代码，
当该第二除错端口脚具有一逻辑高准位，该第一内存被禁用，以及
当该第二除错端口脚具有一逻辑低准位，该第二内存被禁用。
10.如权利要求9所述的计算机装置，其特征在于，其中该第一除错埠脚与该第二除错埠脚为通用输入输出接脚。
CN201910455037.6A 2019-05-29 2019-05-29 计算机装置与基本输入输出系统的检测方法 Pending CN112015579A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910455037.6A CN112015579A (zh) 2019-05-29 2019-05-29 计算机装置与基本输入输出系统的检测方法
US16/439,720 US11068369B2 (en) 2019-05-29 2019-06-13 Computer device and testing method for basic input/output system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910455037.6A CN112015579A (zh) 2019-05-29 2019-05-29 计算机装置与基本输入输出系统的检测方法

Publications (1)

Publication Number Publication Date
CN112015579A true CN112015579A (zh) 2020-12-01

Family

ID=73500996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910455037.6A Pending CN112015579A (zh) 2019-05-29 2019-05-29 计算机装置与基本输入输出系统的检测方法

Country Status (2)

Country Link
US (1) US11068369B2 (zh)
CN (1) CN112015579A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205003B2 (en) * 2020-03-27 2021-12-21 Intel Corporation Platform security mechanism

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102930903A (zh) * 2012-10-26 2013-02-13 华为技术有限公司 一种内存测试方法及设备
CN105786659A (zh) * 2014-12-19 2016-07-20 昆达电脑科技(昆山)有限公司 远程除错方法及服务器
CN109032880A (zh) * 2018-07-26 2018-12-18 郑州云海信息技术有限公司 一种协同bios自检的硬件调测方法及装置
CN109086151A (zh) * 2017-06-13 2018-12-25 中兴通讯股份有限公司 一种服务器上隔离内存故障的方法及装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793943A (en) * 1996-07-29 1998-08-11 Micron Electronics, Inc. System for a primary BIOS ROM recovery in a dual BIOS ROM computer system
US6892323B2 (en) * 1999-05-05 2005-05-10 Giga-Byte Technology Co., Ltd. Dual basic input/output system for a computer
US20050081090A1 (en) * 2003-09-29 2005-04-14 Giga-Byte Technology Co., Ltd. Method for automatically and safely recovering BIOS memory circuit in memory device including double BIOS memory circuits
US20090063834A1 (en) * 2007-09-05 2009-03-05 Inventec Corporation Auto-Switching Bios System and the Method Thereof
TWI382346B (zh) * 2008-10-20 2013-01-11 Asustek Comp Inc 保護雙基本輸出入系統程式之電腦系統及其控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102930903A (zh) * 2012-10-26 2013-02-13 华为技术有限公司 一种内存测试方法及设备
CN105786659A (zh) * 2014-12-19 2016-07-20 昆达电脑科技(昆山)有限公司 远程除错方法及服务器
CN109086151A (zh) * 2017-06-13 2018-12-25 中兴通讯股份有限公司 一种服务器上隔离内存故障的方法及装置
CN109032880A (zh) * 2018-07-26 2018-12-18 郑州云海信息技术有限公司 一种协同bios自检的硬件调测方法及装置

Also Published As

Publication number Publication date
US11068369B2 (en) 2021-07-20
US20200379859A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
US6564348B1 (en) Method and apparatus for storing and using chipset built-in self-test signatures
CN106055438B (zh) 一种快速定位主板上内存条异常的方法及系统
US9728276B2 (en) Integrated circuits with built-in self test mechanism
CN106547653B (zh) 计算机系统故障状态检测方法、装置及系统
US7613952B2 (en) Method for facilitating BIOS testing
US20070168738A1 (en) Power-on error detection system and method
US20080126777A1 (en) External basic input/output system device
US6745345B2 (en) Method for testing a computer bus using a bridge chip having a freeze-on-error option
US6421798B1 (en) Chipset-based memory testing for hot-pluggable memory
US8117430B2 (en) Boot test system and method thereof
CN103247345A (zh) 快闪存储器及快闪存储器失效存储单元检测方法
CN113366576A (zh) 用于存储器系统上的功率损耗操作的保持自测试
CN106681877B (zh) 芯片调试系统及方法与系统芯片
WO2019184612A1 (zh) 一种终端及电子设备
US7518918B2 (en) Method and apparatus for repairing embedded memory in an integrated circuit
CN112015579A (zh) 计算机装置与基本输入输出系统的检测方法
JP2016038599A (ja) マイクロコンピュータ及びマイクロコンピュータシステム
KR100825068B1 (ko) 램 테스트 및 고장처리 시스템
CN111459730A (zh) 一种Whitley平台下PCH端参数的调整方法及系统
TW202046105A (zh) 電腦裝置與基本輸入輸出系統的檢測方法
KR100684548B1 (ko) 자체 기능 테스트 가능한 시스템 온 칩 및 그 기능 테스트방법
US7533293B2 (en) Systems and methods for CPU repair
CN112000537A (zh) 计算机装置的内建内存检测方法
KR100519389B1 (ko) 컴퓨터 시스템의 진단 방법 및 장치
CN201107774Y (zh) Spi检测卡

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201201