TW202046105A - 電腦裝置與基本輸入輸出系統的檢測方法 - Google Patents

電腦裝置與基本輸入輸出系統的檢測方法 Download PDF

Info

Publication number
TW202046105A
TW202046105A TW108119836A TW108119836A TW202046105A TW 202046105 A TW202046105 A TW 202046105A TW 108119836 A TW108119836 A TW 108119836A TW 108119836 A TW108119836 A TW 108119836A TW 202046105 A TW202046105 A TW 202046105A
Authority
TW
Taiwan
Prior art keywords
memory
bios
computer device
port
computer
Prior art date
Application number
TW108119836A
Other languages
English (en)
Inventor
王資斌
Original Assignee
英業達股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英業達股份有限公司 filed Critical 英業達股份有限公司
Priority to TW108119836A priority Critical patent/TW202046105A/zh
Publication of TW202046105A publication Critical patent/TW202046105A/zh

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一種基本輸入輸出系統(basic input/output system: BIOS)的檢測方法，用以在BIOS的開機自我測試對電腦裝置執行失敗時檢測，其中電腦裝置包含BIOS。檢測方法包含：藉由電腦裝置的主機板上的測試埠，致能BIOS的修護功能；藉由該測試埠，致能第一記憶體裝置並且禁用第二記憶體裝置；依據修護功能，藉由第一記憶體裝置開啟電腦裝置；判斷是否成功開啟電腦裝置；以及依據判斷，置換第一記憶體裝置及/或第二記憶體裝置。

Description

電腦裝置與基本輸入輸出系統的檢測方法
本揭示內容是關於一種檢測方法，特別是關於一種基本輸入輸出系統(basic input/output system: BIOS)的檢測方法。
基本輸入輸出系統(basic input/output system: BIOS)用於使電腦硬體與作業系統溝通之介面。尤其是電腦開機時，BIOS更用以正確的初始化電腦中的硬體設備，使在作業系統啟用之後，這些硬體設備可以被正常的使用。
當電腦中存在功能不正常的硬體設備時使得電腦無法正常開啟時，BIOS會發出警示聲以通知使用者。電腦檢測人員再使用特殊除錯BIOS去檢測電腦，以找出問題之所在，其中包含了許多置換硬體的步驟與人工。
本揭示內容之一實施方式係關於一種基本輸入輸出系統(basic input/output system: BIOS)的檢測方法，用以在BIOS的開機自我測試對電腦裝置執行失敗時檢測，其中電腦裝置包含BIOS。檢測方法包含：藉由電腦裝置的主機板上的測試埠，致能BIOS的修護功能；藉由該測試埠，致能第一記憶體裝置並且禁用第二記憶體裝置；依據修護功能，藉由第一記憶體裝置開啟電腦裝置；判斷是否成功開啟電腦裝置；以及依據判斷，置換第一記憶體裝置及/或第二記憶體裝置。
本揭示內容之一實施方式係關於一種電腦裝置。電腦裝置包含基本輸入輸出系統(basic input/output system: BIOS)裝置用以儲存修護功能程式碼，以及主機板耦接於BIOS裝置。主機板包含第一記憶體、第二記憶體、第一除錯埠腳與第二除錯埠腳。第一除錯埠腳用以接收致能訊號致能修護功能程式碼。當第二除錯埠腳具有邏輯高準位，第一記憶體被禁用。當第二除錯埠腳具有邏輯低準位，第二記憶體被禁用。
下文係舉實施例配合所附圖式作詳細說明，但所描述的具體實施例僅僅用以解釋本發明實施例，並不用來限定本發明實施例，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本發明實施例揭示內容所涵蓋的範圍。
參考第1圖。第1圖是依照本揭示文件的一些實施例所繪示之一種電腦系統10的示意圖。在一些實施例中，電腦系統10用以執行繪示於第3圖中的測試方法，該測試方法將參考第3圖於後討論。
如第1圖所繪示，電腦系統10包含電腦裝置100與測試裝置100A。測試裝置100A耦接於電腦裝置100。在一些實施例中，電腦裝置100包含主機板120與基本輸入輸出系統(basic input/output system: BIOS)裝置140。BIOS裝置140耦接於主機板120。在一些實施例中，主機板120包含記憶體模組122與測試埠124。
在一些實施例中，測試裝置100A耦接至電腦裝置100中的主機板120。在一些實施例中，測試裝置100A耦接至主機板120中的測試埠124。在一些實施例中，BIOS裝置140分別主機板120中的其他裝置耦接至記憶體模組122與測試埠124。
在一些實施例中，電腦裝置100為個人電腦。在一般使用情況下，電腦裝置100藉由BIOS裝置140致能(enable)主機板120而開啟。若主機板120中存在功能不正常之元件(例如，功能不正常之記憶體模組122)，則電腦裝置100開啟失敗。在一些實施例中，主機板120中的元件本身有瑕疵(例如，電路板上之電容損毀)，則使該元件功能不正常而造成電腦裝置100開啟失敗。在另一些實施例中，主機板120中的元件安裝不正確，則使該元件功能不正常而造成電腦裝置100開啟失敗。
在一些實施例中，若電腦裝置100開啟失敗，測試裝置100A用以耦接至電腦裝置100，且電腦裝置100藉由測試裝置100A來開啟。換言之，當電腦裝置100處於一般使用情況下，不需要測試裝置100A來開啟。
在一些實施例中，測試裝置100A透過測試埠124來測試電腦裝置100。測試裝置100A係為一個訊號供應器(包含跳線或焊錫)。
在一些實施例中，主機板120更包含多個插槽用以安裝中央處理單元、顯示卡、硬碟機等(未繪示)。在一些實施例中，主機板120由電路組成並藉由該電路連結主機板120上之元件。
在一些實施例中，記憶體模組122用以儲存電腦裝置100在開啟時所需要使用的程式碼。記憶體模組122為直接安裝在主機板120之上的硬體元件(on board記憶體)。記憶體模組122直接電焊在主機板120之上，具有無法由人工輕易置換的特性。若要維修主機板120上的記憶體模組122，需耗費大量時間與工作成本，將焊死在主機板120上的記憶體模組122的焊錫溶解，再把新的記憶體焊回主機板120。在另一些實施例中，記憶體模組122包含雙通道。每個通道支援兩個雙列直插式記憶體模組(dual in-line memory module: DIMM) 。換言之，記憶體模組122支援四個DIMM。在一些實施例中，每個DIMM用以安裝多個記憶體晶片。在一些實施例中，記憶體晶片為動態隨機存取記憶體(dynamic random access memory: DRAM)晶片，例如雙倍資料同步動態隨機存取記憶體(double data rate synchronous dynamic random access memory: DDR SDRAM)晶片。在其他些實施例中，記憶體模組122中的記憶體晶片亦稱為主機板內建記憶體晶片(on board DDR)。上述記憶體模組122之配置僅為示例之用途，各種配置的記憶體模組122皆在本揭示文件內容考量的範疇內。例如，記憶體模組122包含三或更多個通道。
在一些實施例中，測試埠124為輸入/輸出埠(input/output port: I/O port)，其用以除錯主機板120中可能發生的錯誤。測試埠124包含多個I/O接腳。在一些實施例中，測試埠124為通用輸入/輸出(general purpose input output: GPIO)埠，其包含多個GPIO接腳用以接收及/或輸出訊號，例如接收時脈訊號。在一些實施例中，藉由GPIO接腳，使用者可用現有或自訂的程式自由控制主機板120。
在一些實施例中，BIOS裝置140用以作為一個韌體介面。在電腦裝置100開啟時，BIOS裝置140用以執行自我測試程序(power on self test: POST)，POST亦稱為上電自檢。當BIOS裝置140執行POST時，BIOS裝置140檢測電腦裝置100上的設備，以確保各個設備的正常運作。在另一些實施例中，當電腦裝置100上存在功能不正常的設備時，BIOS裝置140用以產生警示訊號，例如警示聲。換言之，當電腦裝置100無法成功開啟時，BIOS系統140會產生警示訊號以通知使用者。
在一些實施例中，BIOS系統140更用以在電腦裝置100成功開啟後載入儲存在主機板120中的作業系統(operating system: OS)或啟動程式(initial program loader: IPL)。
參考第2圖。第2圖為根據本揭示文件之一些實施例所繪示之關於第1圖中的電腦系統100的部分示意圖。第2圖沿用示於第1圖中元件之標號，以達到簡化及清楚之目的。
如第2圖所繪示，記憶體模組122包含第一通道122A與第二通道122B。在一些實施例中，第一通道122A與第二通道122B分別用以安裝記憶體晶片。在其他些實施例中，若上述之該些記憶體晶片存在至少一個功能不正常的記憶體晶片，則電腦裝置100會無法成功開啟。
如第2圖所繪示，測試埠124包含第一埠腳124A與第二埠腳124B。在一些實施例中，第一埠腳124A用以接收致能訊號EN，以及第二埠腳124B用以接收選擇訊號SE。致能訊號EN用以致能BIOS裝置140的修護功能。選擇訊號SE用以透過BIOS裝置140致能記憶體模組122中的第一通道122A，並禁用(disable)第二通道122B，或者是用以透過BIOS裝置140致能記憶體模組122中的第二通道122B，並禁用第一通道122A。在一些實施例中，致能訊號EN與選擇訊號SE為數位訊號。在一些實施例中，致能訊號EN與選擇訊號SE由第1圖中的測試裝置100A所提供。
在一些實施例中，當第一埠腳124A接收致能訊號EN為邏輯高準位時，BIOS裝置140的修護功能被禁用。反之，當第一埠腳124A接收致能訊號EN為邏輯低準位時，BIOS裝置140的修護功能被致能。在另一些實施例中，第一埠腳124A設置為接地，因此BIOS裝置140的修護功能被致能。
在一些實施例中，當第二埠腳124B接收選擇訊號SE為邏輯高準位，第一通道122A所安裝的記憶體晶片被致能，並且第二通道122B所安裝的記憶體晶片被禁用。反之，當第二埠腳124B接收選擇訊號SE為邏輯低準位，第二通道122B所安裝的記憶體晶片被致能，並且第一通道122A所安裝的記憶體晶片被禁用。
如第2圖所繪示，BIOS裝置140包含記憶體裝置142。在一些實施例中，記憶體裝置142以電子抹除式可複寫唯讀記憶體(electrically-erasable programmable read-only memory: EEPROM)來設置。在另一些實施例中，記憶體裝置142以快閃記憶體(flash memory) 來設置。在一些實施例中，記憶體裝置142用以儲存上述的修復功能的程式碼。在另一些實施例中，記憶體裝置142更用以儲存其他程式。
在一些實施例中，測試埠124用以傳輸在第一埠腳124A所接收的致能訊號EN至記憶體裝置142，以致能記憶體裝置142中所儲存的修復功能。測試埠124更用以傳輸在第二埠腳124B所接收的選擇訊號SE，透過BIOS裝置140以致能第一通道122A上的記憶體晶片並禁用第二通道122B上的記憶體晶片。因此，記憶體裝置142中所儲存的修復功能可以單獨使用第一通道122A上的記憶體晶片來開啟電腦裝置100。若單獨使用第一通道122A上的記憶體晶片無法成功開啟電腦裝置100時，則判定在第一通道122A上的記憶體晶片存在功能不正常的記憶體晶片。
在另一些實施例中，相應於前一段之敘述，記憶體裝置142中所儲存的修復功能亦可以單獨使用第二通道122B上的記憶體晶片來開啟電腦裝置100。若單獨使用第二通道122bB上的記憶體晶片無法成功開啟電腦裝置100時，則判定在第二通道122B上的記憶體晶片存在功能不正常的記憶體晶片。
第1圖與第2圖所繪示之設置僅為示例之用途，但本揭露文件並不以此為限。各種不同的電腦系統實施例均在本揭露文件之範疇之內。
參考第3圖。第3圖為根據本揭示文件之一些實施例所繪示之用於第1圖與第2圖中的電腦系統10的檢測方法300的流程圖。如第3圖所繪示，檢測方法300包含操作S301、S302、S303、S304、S305、S306、S307、與S308。在一些實施例中，測試方法300可應用於第1圖與第2圖的實施例中，例如檢測方法300藉由開啟電腦裝置100用以測試主機板120中內建的記憶體模組122是否存在功能不正常之元件。因為內建的記憶體模組122無法輕易地由人工抽換，因此檢測方法300用以在不需抽換內建記憶體模組122的前提下進行檢測。為了以較佳的方式理解本揭示內容，測試方法300將搭配第1圖與第2圖的實施例進行討論，但本揭示內容不以此為限制。
在操作S301中，開啟電腦裝置100，並執行BIOS裝置140中的POST。
在操作S302中，判斷電腦裝置100是否開啟成功。在一些實施例中，若電腦裝置100開啟失敗，則在執行BIOS裝置140中的POST時，BIOS裝置140產生警示訊號。在一些實施例中，若電腦裝置100成功執行作業系統，則判斷為開啟成功。
當電腦裝置100開啟失敗，則操作S303被執行。當電腦裝置100開啟成功，如第3圖所示，操作S308被執行。在操作S303中，藉由測試裝置100A輸出致能訊號EN至主機板120的測試埠124的第一埠腳124A，以致能BIOS裝置140上的修護功能。
在操作S304中，藉由測試裝置100A輸出選擇訊號SE至測試埠124的第二埠腳124B，以透過BIOS裝置140選擇致能記憶體模組122中的第一通道122A或第二通道122B上的記憶體晶片，並禁用另一未被選擇的通道上的記憶體晶片。
在操作S305中，藉由BIOS裝置140上的修復功能來開啟電腦裝置100，判斷是否成功開啟。
如第3圖所示，當電腦裝置100開啟失敗，則操作S306被執行，反之當電腦裝置100開啟成功，則操作S307被執行。在操作S306中，紀錄在操作S304中所選擇致能的通道。在一些實施例中，將在操作S304中所選擇致能的通道紀錄為｢待維修」，在檢測方法300執行結束後，測試人員可依據該紀錄維修被紀錄為｢待維修」的通道中的記憶體晶片。
在操作S307中，判斷記憶體模組122中是否有尚未被選擇致能的通道。若記憶體模組122中有尚未被選擇致能的通道，則操作S304被執行，以選擇致能尚未被選擇過的通道。若記憶體模組122中沒有尚未被選擇致能的通道，則操作S308被執行。換言之，若記憶體模組122中所有通道都已被選擇致能過，則作S308被執行。
在操作S308中， 輸出記憶體模組122中通道的資料。在一些實施例中，所述的資料包含第一通道122A與第二通道122B的狀態，例如第二通道122B被紀錄為｢待維修」。
在一些相關技術中，測試人員在測試無法成功開啟的電腦時，先置換電腦中的BIOS，換上特別用來測試電腦的除錯BIOS，再依據除錯BIOS中的功能來檢測電腦。測試結束後，再把原本的BIOS置換回電腦上。測試人員必須花費置換硬體裝置的時間成本來達到檢測的目的。
相較於上述的相關技術，藉由本揭示文件的內容，當電腦裝置100無法正常開啟時，電腦裝置100可藉由主機板120上的測試埠124來進行測試，不須置換BIOS裝置140。因此節省了由人工置換硬體的時間，增進測試方法300的效率。再者，BIOS裝置140中內建的修復功能可以單獨測試記憶體模組122中的每個通道，因此使用測試方法300時可以把可能發生錯誤的範圍縮小至單一通道，進而增加測試方法300的效率與更再減少置換硬體的時間與人力成本，例如解焊與電焊記憶體模組122的過程。
上述的測試方法300的敘述包含示例性的操作，但測試方法300的該些操作不必依所顯示的順序被執行。測試方法300的該些操作的順序得以被變更，或者該些操作得以在適當的情況下被同時執行、部分同時執行或省略，皆在本揭示文件之實施例的精神與範疇內。例如，在操作S308之後，測試者依據操作S306中的紀錄來修復電腦裝置100。又或例如，操作S306可以被省略。
在一些實施例中，本揭示內容提供一種BIOS的檢測方法，用以在BIOS的開機自我測試對電腦裝置執行失敗時檢測，其中電腦裝置包含BIOS。檢測方法包含：藉由電腦裝置的主機板上的測試埠，致能BIOS的修護功能；藉由該測試埠，致能第一記憶體裝置並且禁用第二記憶體裝置；依據修護功能，藉由第一記憶體裝置開啟電腦裝置；以及判斷是否成功開啟電腦裝置。
在一些實施例中，本揭示內容提供一種電腦裝置，電腦裝置包含BIOS裝置以及主機板。BIOS裝置用以儲存修護功能程式碼，主機板耦接於BIOS裝置。主機板包含第一記憶體、第二記憶體、第一除錯埠腳與第二除錯埠腳。第一除錯埠腳用以接收致能訊號致能修護功能程式碼。當第二除錯埠腳具有邏輯高準位，第一記憶體被禁用。當第二除錯埠腳具有邏輯低準位，第二記憶體被禁用。
雖然本發明之實施例已揭露如上，然其並非用以限定本發明實施例，任何熟習此技藝者，在不脫離本發明實施例之精神和範圍內，當可做些許之更動與潤飾，因此本發明實施例之保護範圍當以後附之申請專利範圍所界定為準。
10:電腦系統100:電腦裝置100A:測試裝置120:主機板140:BIOS裝置122:測試埠124:記憶體模組122A:第一通道122B:第二通道124A:第一埠腳124B:第二埠腳142:記憶體裝置EN:致能訊號SE:選擇訊號300:測試方法S301、S302、S303、S304、S305、S306、S307、S307:操作
藉由閱讀以下對實施例之詳細描述可以更全面地理解本揭示案，參考附圖如下： 第1圖為根據本揭示文件之一些實施例所繪示之電腦系統的示意圖； 第2圖為根據本揭示文件之一些實施例所繪示之關於第1圖中的電腦系統的部分示意圖；以及 第3圖為根據本揭示文件之一些實施例所繪示之用於第1圖與第2圖中的電腦系統的檢測方法流程圖。
120:主機板
140:BIOS裝置
122:記憶體模組
124:測試埠
122A:第一通道
122B:第二通道
124A:第一埠腳
124B:第二埠腳
142:記憶體裝置
EN:致能訊號
SE:選擇訊號

Claims (10)

  1. 一種基本輸入輸出系統(basic input/output system: BIOS)的檢測方法，用以在該BIOS的一開機自我測試(power on self test: POST)對一電腦裝置執行失敗時檢測，其中該電腦裝置包含該BIOS，其中該檢測方法包含： 藉由該電腦裝置的一主機板上的一測試埠，致能該BIOS的一修護功能； 藉由該測試埠，致能一第一記憶體裝置並且禁用一第二記憶體裝置； 依據該修護功能，藉由該第一記憶體裝置開啟該電腦裝置；以及 判斷是否成功開啟該電腦裝置。
  2. 如請求項1所述之檢測方法，更包含： 藉由該測試埠，致能該第二記憶體裝置並且禁用該第一記憶體裝置；以及 依據該修護功能，藉由該第二記憶體裝置開啟該電腦裝置。
  3. 如請求項1所述之檢測方法，其中致能該BIOS的該修護功能包含輸入一致能訊號至該測試埠的一第一埠腳。
  4. 如請求項3所述之檢測方法，其中致能該第一記憶體裝置並且禁用該第二記憶體裝置包含使該測試埠的一第二埠腳具有一邏輯高準位。
  5. 如請求項1所述之檢測方法，其中致能該BIOS的該修護功能包含輸入將該測試埠的一第一埠腳接地。
  6. 如請求項1所述之檢測方法，其中該第一記憶體裝置與該第二記憶體裝置分別設置於該電腦裝置中的一主機板中的一記憶體模組上的一第一通道與一第二通道上。
  7. 如請求項1所述之檢測方法，其中當該電腦裝置被判斷為開啟失敗，置換該第一記憶體裝置。
  8. 如請求項1所示之檢測方法，其中該修護功能的一程式碼儲存於該BIOS中的一唯獨記憶體(read only memory:ROM)中。
  9. 一種電腦裝置，包含： 一基本輸入輸出系統(basic input/output system: BIOS)裝置用以儲存一修護功能程式碼；以及 一主機板耦接於該BIOS裝置，其中該主機板包含一第一記憶體、一第二記憶體、一第一除錯埠腳與一第二除錯埠腳， 其中該第一除錯埠腳用以接收一致能訊號以致能該修護功能程式碼， 當該第二除錯埠腳具有一邏輯高準位，該第一記憶體被禁用，以及 當該第二除錯埠腳具有一邏輯低準位，該第二記憶體被禁用。
  10. 如請求項9所述之電腦裝置，其中該第一除錯埠腳與該第二除錯埠腳為通用輸入輸出(general purposes input/output: GPIO)接腳。
TW108119836A 2019-06-06 2019-06-06 電腦裝置與基本輸入輸出系統的檢測方法 TW202046105A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108119836A TW202046105A (zh) 2019-06-06 2019-06-06 電腦裝置與基本輸入輸出系統的檢測方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108119836A TW202046105A (zh) 2019-06-06 2019-06-06 電腦裝置與基本輸入輸出系統的檢測方法

Publications (1)

Publication Number Publication Date
TW202046105A true TW202046105A (zh) 2020-12-16

Family

ID=74668528

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108119836A TW202046105A (zh) 2019-06-06 2019-06-06 電腦裝置與基本輸入輸出系統的檢測方法

Country Status (1)

Country Link
TW (1) TW202046105A (zh)

Similar Documents

Publication Publication Date Title
US11862267B2 (en) Multi mode memory module with data handlers
US6564348B1 (en) Method and apparatus for storing and using chipset built-in self-test signatures
US10204698B2 (en) Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic
US6681354B2 (en) Embedded field programmable gate array for performing built-in self test functions in a system on a chip and method of operation
KR100932562B1 (ko) 집적 회로 및 이의 테스트 방법
US7802158B2 (en) Diagnostic interface architecture for memory device
US9728276B2 (en) Integrated circuits with built-in self test mechanism
US6505313B1 (en) Multi-condition BISR test mode for memories with redundancy
US6255836B1 (en) Built-in self-test unit having a reconfigurable data retention test
US20100107010A1 (en) On-line memory testing
US20050204232A1 (en) Technique for combining scan test and memory built-in self test
US20080126777A1 (en) External basic input/output system device
CN113366576A (zh) 用于存储器系统上的功率损耗操作的保持自测试
TWI779682B (zh) 電腦系統、電腦伺服器及其啟動方法
WO2019184612A1 (zh) 一种终端及电子设备
US7518918B2 (en) Method and apparatus for repairing embedded memory in an integrated circuit
KR100825068B1 (ko) 램 테스트 및 고장처리 시스템
US11068369B2 (en) Computer device and testing method for basic input/output system
TW202046105A (zh) 電腦裝置與基本輸入輸出系統的檢測方法
TWI707229B (zh) 電腦裝置的內建記憶體檢測方法
CN112000537A (zh) 计算机装置的内建内存检测方法
TWI777259B (zh) 開機方法
KR100519389B1 (ko) 컴퓨터 시스템의 진단 방법 및 장치
US7487399B2 (en) System and method for testing a component in a computer system using frequency margining
JP3664466B2 (ja) メモリ・チェック・テスト実行方法及び記憶媒体