CN111988035A - 一种高速高精度nco电路 - Google Patents

一种高速高精度nco电路 Download PDF

Info

Publication number
CN111988035A
CN111988035A CN202010896719.3A CN202010896719A CN111988035A CN 111988035 A CN111988035 A CN 111988035A CN 202010896719 A CN202010896719 A CN 202010896719A CN 111988035 A CN111988035 A CN 111988035A
Authority
CN
China
Prior art keywords
phase
cos
sin
module
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010896719.3A
Other languages
English (en)
Other versions
CN111988035B (zh
Inventor
邵杰
任凤霞
蔡国文
万书芹
苏小波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202010896719.3A priority Critical patent/CN111988035B/zh
Publication of CN111988035A publication Critical patent/CN111988035A/zh
Application granted granted Critical
Publication of CN111988035B publication Critical patent/CN111988035B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开一种高速高精度NCO电路，属于大规模数字集成电路设计技术领域。所述高速高精度NCO电路包括相位累加器和若干个阵列的相位幅度转换单元。所述相位累加器根据输入的频率配置字和相位配置字产生并行相位；所述相位幅度转换单元为四个阵列，将相位累加器的输出相位转换成对应的幅度值，最终生成对应频率的正余弦波形。

Description

一种高速高精度NCO电路
技术领域
本发明涉及大规模数字集成电路设计技术领域，特别涉及一种高速高精度NCO电路。
背景技术
在信号的发送系统中，基带信号通常需要在DUC(Digital Up Converter，数字上变频器)模块上变频至中频段，DUC模块包括插值、滤波和混频三个步骤。作为混频器的重要组件，NCO(Numerical Controlled Oscillator，数控振荡器)的性能对输出的信号质量有重要影响。
通常NCO的实现有两种方式：基于ROM的查找表法和ROM-LESS方法。基于ROM的查找表法是先将相位/幅度的关系按照地址/数值的方式储存，将相位作为地址索引位来获取幅度值。ROM-LESS方法则是相位直接通过算法计算出幅度值，ROM-LESS方法通常采用CORDIC算法计算。CORDIC算法能够实现高度高精度的正余弦输出，由于需要多级流水迭代，所以需要消耗大量的寄存器资源，多应用在FPGA或者DDS中。在ASIC电路的DUC模块中，NCO只是其中一个组件，如果采用CORDIC算法实现，则单个NCO模块的面积占比非常大。所以ASIC电路的DUC模块多采用基于ROM的查表法结合算法实现。
发明内容
本发明的目的在于提供一种高速高精度NCO电路，使高速DUC模块实现高速高精度且面积相对较小的效果。
为实现上述效果，本发明提供了一种高速高精度NCO电路，包括：
相位累加器，根据输入的频率配置字和相位配置字产生并行相位；
若干个阵列的相位幅度转换单元，将相位累加器的输出相位转换成对应的幅度值，生成对应频率的正余弦波形。
可选的，所述相位累加器包括相位字寄存器，频率字寄存器，累加器，累加器输出，相位计算模块；
所述相位字寄存器和所述频率字寄存器由同一个相位更新信号更新，输出端均接至所述累加器，所述累加器通过所述累加器输出将数据送至所述相位计算模块。
可选的，所述相位计算模块输出四个相位Phase1，Phase2，Phase3和Phase4，每个相位的计算规则如下：
Phase1＝Acc_out-2*FTW；
Phase2＝Acc_out-1*FTW；
Phase3＝Acc_out；
Phase14＝Acc_out+1*FTW；其中，Acc_out为累加器输出，FTW为频率配置字。
可选的，所述相位幅度转换单元的数量为4个，每个阵列相位幅度转换单元完全一致，输入数据分别为所述相位计算模块输出的四个相位，每个阵列相位幅度转换单元输出1组正余弦波形，共输出4组正弦4组余弦。
可选的，所述相位幅度转换单元包括：相位转换模块，cos查表模块，sin查表模块，cos主体计算模块，sin主体计算模块，cos残差计算模块，sin残差计算模块，象限切换模块，延时线1和延时线2。
可选的，所述相位转换模块将相位累加器计算出的相位乘以π转化为弧度值，输入数据为Phase[A:0]，输出数据为Phase_Pi[A:0]，其中A表示数据位宽为A+1。
可选的，所述cos查表模块中，弧度值的高位Phase_Pi[A-3:B]作为索引值进行查表，cos对应查找表储存[0,π/4]象限的数据，存储的数据分别2^(A-B-2)-1个；cos查表模块输出为cos(X)，X表示Phase_Pi[A-3:B]对应的弧度值，A表示数据位宽为A+1，B表示弧度值Phase_Pi用来查表的最低比特位。
可选的，所述sin查表模块中，弧度值的高位Phase_Pi[A-3:B]作为索引值进行查表，sin对应查找表储存[0,π/2]象限的数据，存储的数据分别2^(A-B-2)-1个；sin查表模块输出为sin(X)，X表示Phase_Pi[A-3:B]对应的弧度值，A表示数据位宽为A+1，B表示弧度值Phase_Pi用来查表的最低比特位。
可选的，所述cos主体计算模块包括：根据相位的中间位Phase_Pi[B-1:C]和查表输出的值对[0,π/4]象限的数据进行逐步修正，细化级数为B-C，最终输出为cos(X+Y)，Y表示Phase_Pi[B-1:C]对应的弧度值，B表示弧度值Phase_Pi用来查表的最低比特位，C表示弧度值Phase_Pi用于逐步修正的最低比特位；cos(X+Y)计算方法为：
Figure BDA0002658677920000031
可选的，所述sin主体计算模块包括：根据相位的中间位Phase_Pi[B-1:C]和查表输出的值对[0,π/4]象限的数据进行逐步修正，细化级数为B-C，最终输出为sin(X+Y)，Y表示Phase_Pi[B-1:C]对应的弧度值，B表示弧度值Phase_Pi用来查表的最低比特位，C表示弧度值Phase_Pi用于逐步修正的最低比特位；sin(X+Y)计算方法为：
Figure BDA0002658677920000032
可选的，所述cos残差计算模块根据相位剩余位Phase_Pi[C-1:0]和查表输出的值对[0,π/4]象限的数据进行最终一次修正，最终输出为cos(X+Y+Z)，，C表示弧度值Phase_Pi用于逐步修正的最低比特位，Z表示Phase_Pi[C-1:0]对应的弧度值，cos(X+Y+Z)计算方法如下：
Figure BDA0002658677920000033
可选的，所述sin残差计算模块根据相位剩余位Phase_Pi[C-1:0]和查表输出的值对[0,π/4]象限的数据进行最终一次修正，最终输出为sin(X+Y+Z)，，C表示弧度值Phase_Pi用于逐步修正的最低比特位，Z表示Phase_Pi[C-1:0]对应的弧度值，sin(X+Y+Z)计算方法如下：
Figure BDA0002658677920000041
可选的，所述象限切换模块根据Phase_Pi[A:A-2]，选择cos残差计算模块和sin残差计算模块输出的finial_out_cos和finial_out_sin，具体计算逻辑如下，
Phase_Pi[16:14] 0 1 2 3
finial_out_cos cos(X+Y+Z) sin(X+Y+Z) -sin(X+Y+Z) -cos(X+Y+Z)
finial_out_sin sin(X+Y+Z) cos(X+Y+Z) cos(X+Y+Z) sin(X+Y+Z)
Phase_Pi[16:14] 4 5 6 7
finial_out_cos -cos(X+Y+Z) -sin(X+Y+Z) sin(X+Y+Z) cos(X+Y+Z)
finial_out_sin -sin(X+Y+Z) -cos(X+Y+Z) -cos(X+Y+Z) -sin(X+Y+Z)
按照对应象限进行取负的运算。
可选的，所述延时线1对相位转换模块输出的弧度进行延时处理，保持相位值Phase_Pi[B-1:C]和cos主体计算模块cos_Main_Calculation和sin主体计算模块sin_Main_Calculation的时序一致。
可选的，所述延时线2对相位转换模块输出的弧度进行延时处理，保持相位值Phase_Pi[C-1:0]和cos残差计算模块cos_Residual_Caculation和sin残差计算模块sin_Residual_Caculation的时序一致。
在本发明提供的高速高精度NCO电路中，包括相位累加器和若干个阵列的相位幅度转换单元。所述相位累加器根据输入的频率配置字和相位配置字产生并行相位；所述相位幅度转换单元为四个阵列，将相位累加器的输出相位转换成对应的幅度值，最终生成对应频率的正余弦波形。本发明提供一种适用于DUC电路的高速高精度的NCO设计，且占用硬件资源相对较小。
附图说明
图1是本发明提供的高速高精度NCO电路的整体结构示意图；
图2是相位累加器结构示意图；
图3是相位幅度转换单元结构示意图；
图4是相位累加器的输入输出示意图；
图5是相位-幅度转换过程中各节点的波形图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种高速高精度NCO电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种高速高精度NCO电路，其整体结构如图1所示，包括相位累加器(Phass_Acc)和若干个阵列的相位幅度转换单元(Phase_to_Amp)。所述相位累加器根据输入的频率配置字(FTW)和相位配置字(POW)产生并行相位；所述相位幅度转换单元(Phase_to_Amp)为四个阵列，将相位累加器的输出相位转换成对应的幅度值，最终生成对应频率的正余弦波形。
如图2所示为将相位累加器的结构示意图，包括相位字寄存器(POW_REG)，频率字寄存器(FTW_REG)，累加器(Acc)，累加器输出(Acc_out)，相位计算模块(Phase_Calc)；所述相位字寄存器和所述频率字寄存器由同一个相位更新信号(Phase_Update)更新，输出端均接至所述累加器，所述累加器通过所述累加器输出将数据送至所述相位计算模块。所述相位计算模块输出四个相位Phase1，Phase2，Phase3和Phase4，频率配置字FTW设计位宽为32比特即FTW[31:0]，相位配置字POW为16比特即POW[15:0]，每个相位的计算规则如下：
Phase1＝Acc_out-2*FTW；
Phase2＝Acc_out-1*FTW；
Phase3＝Acc_out；
Phase14＝Acc_out+1*FTW；其中，Acc_out为累加器输出，FTW为频率配置字。
所述相位幅度转换单元的数量为4个，每个阵列相位幅度转换单元完全一致，输入数据分别为所述相位计算模块输出的四个相位，每个阵列相位幅度转换单元输出1组正余弦波形，共输出4组正弦4组余弦。
如图3所示为相位幅度转换单元的结构示意图，包括相位转换模块(Phase_Convert)，cos查表模块(cos_Look_Up_Table)，sin查表模块(sin_Look_Up_Table)，cos主体计算模块(cos_Main_Calculation)，sin主体计算模块(sin_Main_Calculation)，cos残差计算模块(cos_Residual_Calculation)，sin残差计算模块(sin_Residual_Calculation)，象限切换模块(Quadrant_Switch)，延时线1(Delay_Line_1)，延时线2(Delay_Line_2)。其中，
所述相位转换模块(Phase_Convert)将相位累加器计算出的相位乘以π转化为弧度值，输入相位截位处理保留16比特，即输入相位为Phase[15:0]，π定点数去201，相乘后截位输出16比特数据，即Phase_Pi[16:0]，相位累加器的输入输出如图4所示。
所述cos查表模块(cos_Look_Up_Table)中，取弧度值的高位Phase_Pi[13:8]作为索引值进行查表，cos对应查找表储存[0,π/4]象限的数据，存储数据量2^(13-8+1)-1＝63。cos查表模块输出为cos(X)，X表示对应的幅度值。
所述sin查表模块(sin_Look_Up_Table)中，取弧度值的高位Phase_Pi[13:8]作为索引值进行查表，sin对应查找表储存[0,π/2]象限的数据，存储数据量2^(13-8+1)-1＝63。sin查表模块输出为sin(X)，X表示对应的幅度值。
所述cos主体计算模块(cos_Main_Calculation)包括：根据相位的中间位Phase_Pi[7:6]和查表输出的值对[0,π/4]象限的数据进行逐步修正，细化级数为2，最终输出为cos(X+Y)计算方法为：
Figure BDA0002658677920000061
所述sin主体计算模块(sin_Main_Calculation)包括：根据相位的中间位Phase_Pi[7:6]和查表输出的值对[0,π/4]象限的数据进行逐步修正，细化级数为2，最终输出为sin(X+Y)，计算方法为：
Figure BDA0002658677920000062
Figure BDA0002658677920000071
所述cos残差计算模块(cos_Residual_Calculation)根据相位剩余位Phase_Pi[5:0]和查表输出的值对[0,π/4]象限的数据进行最终一次修正，最终输出为cos(X+Y+Z)，计算方法如下：
Figure BDA0002658677920000072
所述sin残差计算模块(sin_Residual_Calculation)根据相位剩余位Phase_Pi[5:0]和查表输出的值对[0,π/4]象限的数据进行最终一次修正，最终输出为sin(X+Y+Z)，计算方法如下：
Figure BDA0002658677920000073
所述象限切换模块(Quadrant_Switch)根据Phase_Pi[16:14]，选择cos残差计算模块和sin残差计算模块输出的finial_out_cos和finial_out_sin，并且按照对应象限的需求进行取负的运算，具体计算逻辑如下表所示：
Phase_Pi[16:14] 0 1 2 3
finial_out_cos cos(X+Y+Z) sin(X+Y+Z) -sin(X+Y+Z) -cos(X+Y+Z)
finial_out_sin sin(X+Y+Z) cos(X+Y+Z) cos(X+Y+Z) sin(X+Y+Z)
Phase_Pi[16:14] 4 5 6 7
finial_out_cos -cos(X+Y+Z) -sin(X+Y+Z) sin(X+Y+Z) cos(X+Y+Z)
finial_out_sin -sin(X+Y+Z) -cos(X+Y+Z) -cos(X+Y+Z) -sin(X+Y+Z)
相位-幅度的转换过程如图5所示。
所述延时线1(Delay_Line_1)对相位转换模块输出的弧度进行延时处理，保持相位值Phase_Pi[13:8]和cos主体计算模块cos_Main_Calculation和sin主体计算模块sin_Main_Calculation的时序一致。
所述延时线2(Delay_Line_2)对相位转换模块输出的弧度进行延时处理，保持相位值Phase_Pi[7:6]和cos残差计算模块cos_Residual_Caculation和sin残差计算模块sin_Residual_Caculation的时序一致。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (15)

1.一种高速高精度NCO电路，其特征在于，包括：
相位累加器，根据输入的频率配置字和相位配置字产生并行相位；
若干个阵列的相位幅度转换单元，将相位累加器的输出相位转换成对应的幅度值，生成对应频率的正余弦波形。
2.如权利要求1所述的高速高精度NCO电路，其特征在于，所述相位累加器包括相位字寄存器，频率字寄存器，累加器，累加器输出，相位计算模块；
所述相位字寄存器和所述频率字寄存器由同一个相位更新信号更新，输出端均接至所述累加器，所述累加器通过所述累加器输出将数据送至所述相位计算模块。
3.如权利要求2所述的高速高精度NCO电路，其特征在于，所述相位计算模块输出四个相位Phase1，Phase2，Phase3和Phase4，每个相位的计算规则如下：
Phase1＝Acc_out-2*FTW；
Phase2＝Acc_out-1*FTW；
Phase3＝Acc_out；
Phase14＝Acc_out+1*FTW；其中，Acc_out为累加器输出，FTW为频率配置字。
4.如权利要求3所述的高速高精度NCO电路，其特征在于，所述相位幅度转换单元的数量为4个，每个阵列相位幅度转换单元完全一致，输入数据分别为所述相位计算模块输出的四个相位，每个阵列相位幅度转换单元输出1组正余弦波形，共输出4组正弦4组余弦。
5.如权利要求4所述的高速高精度NCO电路，其特征在于，所述相位幅度转换单元包括：相位转换模块，cos查表模块，sin查表模块，cos主体计算模块，sin主体计算模块，cos残差计算模块，sin残差计算模块，象限切换模块，延时线1和延时线2。
6.如权利要求5所述的高速高精度NCO电路，其特征在于，所述相位转换模块将相位累加器计算出的相位乘以π转化为弧度值，输入数据为Phase[A:0]，输出数据为Phase_Pi[A:0]，其中A表示数据位宽为A+1。
7.如权利要求5所述的高速高精度NCO电路，其特征在于，所述cos查表模块中，弧度值的高位Phase_Pi[A-3:B]作为索引值进行查表，cos对应查找表储存[0,π/4]象限的数据，存储的数据分别2^(A-B-2)-1个；cos查表模块输出为cos(X)，X表示Phase_Pi[A-3:B]对应的弧度值，A表示数据位宽为A+1，B表示弧度值Phase_Pi用来查表的最低比特位。
8.如权利要求5所述的高速高精度NCO电路，其特征在于，所述sin查表模块中，弧度值的高位Phase_Pi[A-3:B]作为索引值进行查表，sin对应查找表储存[0,π/2]象限的数据，存储的数据分别2^(A-B-2)-1个；sin查表模块输出为sin(X)，X表示Phase_Pi[A-3:B]对应的弧度值，A表示数据位宽为A+1，B表示弧度值Phase_Pi用来查表的最低比特位。
9.如权利要求5所述的高速高精度NCO电路，其特征在于，所述cos主体计算模块包括：根据相位的中间位Phase_Pi[B-1:C]和查表输出的值对[0,π/4]象限的数据进行逐步修正，细化级数为B-C，最终输出为cos(X+Y)，Y表示Phase_Pi[B-1:C]对应的弧度值，B表示弧度值Phase_Pi用来查表的最低比特位，C表示弧度值Phase_Pi用于逐步修正的最低比特位；cos(X+Y)计算方法为：
Figure FDA0002658677910000021
......
Figure FDA0002658677910000022
10.如权利要求5所述的高速高精度NCO电路，其特征在于，所述sin主体计算模块包括：根据相位的中间位Phase_Pi[B-1:C]和查表输出的值对[0,π/4]象限的数据进行逐步修正，细化级数为B-C，最终输出为sin(X+Y)，Y表示Phase_Pi[B-1:C]对应的弧度值，B表示弧度值Phase_Pi用来查表的最低比特位，C表示弧度值Phase_Pi用于逐步修正的最低比特位；sin(X+Y)计算方法为：
Figure FDA0002658677910000031
......
Figure FDA0002658677910000032
11.如权利要求5所述的高速高精度NCO电路，其特征在于，所述cos残差计算模块根据相位剩余位Phase_Pi[C-1:0]和查表输出的值对[0,π/4]象限的数据进行最终一次修正，最终输出为cos(X+Y+Z)，，C表示弧度值Phase_Pi用于逐步修正的最低比特位，Z表示Phase_Pi[C-1:0]对应的弧度值，cos(X+Y+Z)计算方法如下：
Figure FDA0002658677910000033
12.如权利要求5所述的高速高精度NCO电路，其特征在于，所述sin残差计算模块根据相位剩余位Phase_Pi[C-1:0]和查表输出的值对[0,π/4]象限的数据进行最终一次修正，最终输出为sin(X+Y+Z)，，C表示弧度值Phase_Pi用于逐步修正的最低比特位，Z表示Phase_Pi[C-1:0]对应的弧度值，sin(X+Y+Z)计算方法如下：
Figure FDA0002658677910000034
13.如权利要求5所述的高速高精度NCO电路，其特征在于，所述象限切换模块根据Phase_Pi[A:A-2]，选择cos残差计算模块和sin残差计算模块输出的finial_out_cos和finial_out_sin，具体计算逻辑如下，
Phase_Pi[16:14] 0 1 2 3 finial_out_cos cos(X+Y+Z) sin(X+Y+Z) -sin(X+Y+Z) -cos(X+Y+Z) finial_out_sin sin(X+Y+Z) cos(X+Y+Z) cos(X+Y+Z) sin(X+Y+Z) Phase_Pi[16:14] 4 5 6 7 finial_out_cos -cos(X+Y+Z) -sin(X+Y+Z) sin(X+Y+Z) cos(X+Y+Z) finial_out_sin -sin(X+Y+Z) -cos(X+Y+Z) -cos(X+Y+Z) -sin(X+Y+Z)
按照对应象限进行取负的运算。
14.如权利要求5所述的高速高精度NCO电路，其特征在于，所述延时线1对相位转换模块输出的弧度进行延时处理，保持相位值Phase_Pi[B-1:C]和cos主体计算模块cos_Main_Calculation和sin主体计算模块sin_Main_Calculation的时序一致。
15.如权利要求5所述的高速高精度NCO电路，其特征在于，所述延时线2对相位转换模块输出的弧度进行延时处理，保持相位值Phase_Pi[C-1:0]和cos残差计算模块cos_Residual_Caculation和sin残差计算模块sin_Residual_Caculation的时序一致。
CN202010896719.3A 2020-08-31 2020-08-31 一种高速高精度nco电路 Active CN111988035B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010896719.3A CN111988035B (zh) 2020-08-31 2020-08-31 一种高速高精度nco电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010896719.3A CN111988035B (zh) 2020-08-31 2020-08-31 一种高速高精度nco电路

Publications (2)

Publication Number Publication Date
CN111988035A true CN111988035A (zh) 2020-11-24
CN111988035B CN111988035B (zh) 2021-12-07

Family

ID=73440462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010896719.3A Active CN111988035B (zh) 2020-08-31 2020-08-31 一种高速高精度nco电路

Country Status (1)

Country Link
CN (1) CN111988035B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114779876A (zh) * 2022-04-15 2022-07-22 中国电子科技集团公司第五十八研究所 一种高速高精度数控振荡器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1355609A (zh) * 2000-11-23 2002-06-26 华为技术有限公司 数字本振信号产生方法及其数字控制振荡器
CN106027045A (zh) * 2016-05-23 2016-10-12 西安电子科技大学昆山创新研究院 基于改进cordic算法的直接数字频率合成器
CN107315447A (zh) * 2017-06-29 2017-11-03 中国电子科技集团公司第五十八研究所 一种高压缩比相位幅度转换的直接数字频率合成方法与电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1355609A (zh) * 2000-11-23 2002-06-26 华为技术有限公司 数字本振信号产生方法及其数字控制振荡器
CN106027045A (zh) * 2016-05-23 2016-10-12 西安电子科技大学昆山创新研究院 基于改进cordic算法的直接数字频率合成器
CN107315447A (zh) * 2017-06-29 2017-11-03 中国电子科技集团公司第五十八研究所 一种高压缩比相位幅度转换的直接数字频率合成方法与电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114779876A (zh) * 2022-04-15 2022-07-22 中国电子科技集团公司第五十八研究所 一种高速高精度数控振荡器
CN114779876B (zh) * 2022-04-15 2024-03-22 中国电子科技集团公司第五十八研究所 一种高速高精度数控振荡器

Also Published As

Publication number Publication date
CN111988035B (zh) 2021-12-07

Similar Documents

Publication Publication Date Title
US8115519B2 (en) Phase accumulator generating reference phase for phase coherent direct digital synthesis outputs
CN102324933A (zh) 一种正交低杂散直接数字频率合成器
CN111988035B (zh) 一种高速高精度nco电路
CN103488245B (zh) Dds中的相位幅度转换方法以及装置
CN101335509B (zh) 产生正余弦信号的方法及数控振荡器
CN101109973A (zh) 一种基于直接数字频率合成器的波形发生器
CN107943204B (zh) 数字频率合成方法以及装置
CN113985361A (zh) 一种改善dds输出信号频谱质量的系统及方法
Fang et al. Design and simulation of DDS based on Quartus II
CN109379191B (zh) 一种基于椭圆曲线基点的点乘运算电路和方法
CN103365827A (zh) 一种高精度正弦/余弦函数的计算方法
CN115438790B (zh) 量子态信息处理系统、量子测控系统、量子计算机
Zhang et al. Design and FPGA implementation of DDS based on waveform compression and Taylor series
CN115826674A (zh) 毫赫兹级别频率步进的时钟信号发生器实现方法及系统
Baikady et al. Area and Power Efficient Architecture for Direct Digital Frequency Synthesizer
CN104753530A (zh) Dds中相位修正及非均匀相幅转换方法及装置
Shashikala et al. Efficient Implementation of Radix-2 FFT Architecture using CORDIC for Signal Processing Applications
CN103065039B (zh) 一种基于欧拉公式的高精度正弦/余弦函数计算方法
Zhu et al. The Design of NCO Built in Ultra High-Speed Data Converter
CN114779876B (zh) 一种高速高精度数控振荡器
KR20000031136A (ko) 직접 디지털 주파수 합성기
Yang et al. FPGA Implementation of Direct Digital Frequency Synthesizer
Yali et al. A 14-bit DDS Circuit Design Based on CORDIC Algorithm
CN111949934A (zh) 一种基于fpga的cordic优化方法
CN103427837A (zh) 一种宽频带数控振荡信号生成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant