CN111968978B - 一种双通道静态随机存储器 - Google Patents

一种双通道静态随机存储器 Download PDF

Info

Publication number
CN111968978B
CN111968978B CN202010877518.9A CN202010877518A CN111968978B CN 111968978 B CN111968978 B CN 111968978B CN 202010877518 A CN202010877518 A CN 202010877518A CN 111968978 B CN111968978 B CN 111968978B
Authority
CN
China
Prior art keywords
fin
fin structure
structures
shaped
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010877518.9A
Other languages
English (en)
Other versions
CN111968978A (zh
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202010877518.9A priority Critical patent/CN111968978B/zh
Publication of CN111968978A publication Critical patent/CN111968978A/zh
Application granted granted Critical
Publication of CN111968978B publication Critical patent/CN111968978B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种双通道静态随机存储器，结构相同且对称连接的第一、第二结构；分别包括：依次平行排列的第一至第四Fin结构；第二、第三Fin结构间设有相互连接的第五Fin结构和第一矮型Fin结构，第一矮型Fin结构的高度小于第一至第五Fin结构的高度；位于第一至第五Fin结构上垂直摆放的第一、第二金属条形结构；第二条形金属结构置于第五Fin结构另一端；第一、第二金属条形结构间设有条形栅极；第一、第四Fin结构一侧分别设有第二、第三矮型Fin结构；第二、第三矮型Fin结构为分别第一、第二字线。本发明通过添加第五Fin结构，当第一、第二字线都为高电压时，其连接点电位易于提高，增加电路的漏电流能力，因此有利于电压漏至接地端，因而提高了静态噪声容限。

Description

一种双通道静态随机存储器
技术领域
本发明涉及半导体技术领域，特别是涉及一种双通道静态随机存储器。
背景技术
图1为现有技术中的双通道静态随机存储器的电路图，该电路由六个NMOS和两个PMOS组成，其中四个NMOS的栅极中，两个NMOS的栅极共同连接字线WLA，另外两个NMOS的栅极共同连接字线WLB，图2显示为图1的静态噪声容限示意图，其中字线WLA为高电平(WLA＝H)、字线WLB为低电平(WLB＝L)时的静态噪声容限SNMdiff大于字线WLA和字线WLB同时为高电平(WLA＝WLB＝＝H)时的静态噪声容限SNMcom，因此由图2可知，当字线(WLA和WLB)同时为高电压时，电路的静态噪声容限会变小，很容易发生读干扰。
目前有很多改善双通道静态随机存储器读干扰的方法，例如利用读写辅助电路改善其读干扰，但是需要增加面积开销。
因此，需要提出一种新的双通道静态随机存储器来改善读干扰。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种双通道静态随机存储器，用于解决现有技术中当双通道静态随机存储器电路中的字线都为高电压而引发双通道静态随机存储器读干扰的问题。
为实现上述目的及其他相关目的，本发明提供一种双通道静态随机存储器，至少包括：
结构相同且对称连接的第一、第二结构；所述第一、第二结构分别至少包括：
相互平行、依次间隔横向排列的第一至第四Fin结构，所述第一至第四Fin结构的长度方向定义为纵向；
所述第一至第四Fin结构的首尾端分别相互齐平；所述第二、第三Fin结构之间还设有与所述第一至第四Fin结构平行的第五Fin结构和第一矮型Fin结构，所述第五Fin结构的一端与所述第一矮型Fin结构的一端连接，并且所述第五Fin结构与所述第一矮型Fin结构的另一端分别与所述第一至第四Fin结构的首尾端齐平；所述第一至第五Fin结构的高度相同，所述第一矮型Fin结构的高度小于所述第一至第五Fin结构的高度；
位于所述第一至第五Fin结构上与所述第一至第五Fin结构垂直的第一、第二金属条形结构；所述第一金属条形结构置于所述第一至第五Fin结构的一端；所述第二条形金属结构置于所述第五Fin结构的另一端；
所述第一、第二金属条形结构之间还设有与所述第一、第二金属条形结构平行的条形栅极；所述条形栅极置于所述第一至第五Fin结构上；
所述第一、第二Fin结构的另一端相互连接作为第一位线；所述第三、第四Fin结构的另一端相互连接作为第二位线；所述第一Fin结构远离所述第二Fin结构的一侧设有第二矮型Fin结构，所述第四Fin结构远离所述第三Fin结构的一侧设有第三矮型Fin结构，所述第二矮型Fin结构作为第一字线；所述第三矮型Fin结构作为第二字线。
优选地，所述第一、第二Fin结构的所述另一端通过位于其上的金属相互连接作为所述第一位线。
优选地，所述第三、第四Fin结构的所述另一端通过位于其上的金属相互连接作为所述第二位线。
优选地，所述第二、第三矮型Fin结构为与所述第一至第五Fin结构平行的条形结构。
优选地，所述第二、第三矮型Fin结构与所述第一矮型Fin结构的高度相同。
优选地，靠近所述第一位线的所述第一、第二Fin结构上还分别设有通过栅极金属相互连接的栅极。
优选地，靠近所述第二位线的所述第三、第四Fin结构上还分别设有栅极，所述栅极通过栅极金属与第三矮型Fin结构连接。
优选地，第二矮型Fin结构远离所述第一Fin结构的一侧设有与该第二矮型Fin结构相互平行的第六Fin结构。
优选地，所述第六Fin结构的一端连接电压vdd，另一端置于所述第二金属条形结构之下；并且所述条形栅极靠近所述第一Fin结构的一端延伸至所述第六Fin结构之上。
优选地，所述第一、第二结构对称连接的方式为：所述第一结构的条形栅极延伸至所述第六Fin结构的一端通过栅极金属与所述第二结构的第二金属条形结构连接；所述第一结构的第二金属条形结构通过栅极金属与所述第二结构的条形栅极延伸至其第六Fin结构的一端连接。
优选地，所述第一、第二结构中的第一金属条形结构分别接地。
优选地，所述第一、第二结构中，所述第一至第五Fin结构上通过形成外延层SiP与所述第二金属条形结构接触。
如上所述，本发明的双通道静态随机存储器，具有以下有益效果：本发明通过添加一根Fin结构，当第一、第二字线都为高电压时，第一、第二结构的连接点电位易于提高，增加电路的漏电流能力，因此有利于电压漏至接地端，因而提高了静态噪声容限。
附图说明
图1为现有技术中的双通道静态随机存储器的电路图；
图2显示为图1的静态噪声容限示意图；
图3显示为本发明的双通道静态随机存储器版图结构示意图；
图4显示为本发明的双通道静态随机存储器中部分结构的横向剖面示意图；
图5显示为本发明的双通道静态随机存储器中部分结构的纵向剖面示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种双通道静态随机存储器，本发明的所述双通道静态随机存储器至少包括：结构相同且对称连接的第一、第二结构；所述第一、第二结构分别至少包括：
相互平行、依次间隔横向排列的第一至第四Fin结构，所述第一至第四Fin结构的长度方向定义为纵向；所述第一至第四Fin结构的首尾端分别相互齐平；所述第二、第三Fin结构之间还设有与所述第一至第四Fin结构平行的第五Fin结构和第一矮型Fin结构，所述第五Fin结构的一端与所述第一矮型Fin结构的一端连接，并且所述第五Fin结构与所述第一矮型Fin结构的另一端分别与所述第一至第四Fin结构的首尾端齐平；所述第一至第五Fin结构的高度相同，所述第一矮型Fin结构的高度小于所述第一至第五Fin结构的高度；
位于所述第一至第五Fin结构上与所述第一至第五Fin结构垂直的第一、第二金属条形结构；所述第一金属条形结构置于所述第一至第五Fin结构的一端；所述第二条形金属结构置于所述第五Fin结构的另一端；
所述第一、第二金属条形结构之间还设有与所述第一、第二金属条形结构平行的条形栅极；所述条形栅极置于所述第一至第五Fin结构上；
所述第一、第二Fin结构的另一端相互连接作为第一位线；所述第三、第四Fin结构的另一端相互连接作为第二位线；所述第一Fin结构远离所述第二Fin结构的一侧设有第二矮型Fin结构，所述第四Fin结构远离所述第三Fin结构的一侧设有第三矮型Fin结构，所述第二矮型Fin结构作为第一字线；所述第三矮型Fin结构作为第二字线。
如图3所示，图3显示为本发明的双通道静态随机存储器版图结构示意图。本实施例中，所述第一、第二结构分别包括：第一至第四Fin结构(即第一Fin结构01至第四Fin结构04)，所述第一至第四Fin结构为条形结构，本实施例中，所述第一至第四Fin结构彼此相互平行、且按照第一至第四的顺序依次间隔横向排列，所谓横向指的是如图3中X-X’的方向，而所述第一至第四Fin结构在X-X’方向的排列顺序依次从左至右。
如图3所示，所述第一至第四Fin结构的长度方向定义为纵向，即图3中的Y-Y’方向定义为本发明的纵向；所述第一至第四Fin结构的首尾端分别相互齐平，亦即所述第一至第四Fin结构的一端(定义为首端)彼此相互齐平，所述第一至第四Fin结构的另一端(定义为尾端)彼此相互齐平。
如图3所示，本发明的所述第一、第二结构中的所述第二Fin结构02、第三Fin结构03之间还设有与所述第一至第四Fin结构平行的第五Fin结构05和所述第一矮型Fin结构D1。所述第五Fin结构的一端与所述第一矮型Fin结构的一端连接，亦即所述第五Fin结构05与所述第一矮型Fin结构连接之后的摆放与所述第一至第四Fin结构平行。并且所述第五Fin结构与所述第一矮型Fin结构的另一端分别与所述第一至第四Fin结构的首尾端齐平，如图3所示，亦即所述第五Fin结构的两端中，其中一端与所述第一矮型Fin结构D1连接，其中的另一端与所述第一至第四Fin结构的首端齐平；而所述第一矮型Fin结构D1的两端中，其中一端与所述第五Fin结构连接，其另一端与所述第一至第四Fin结构的尾端齐平。
所述第一至第五Fin结构的高度相同，所述第一矮型Fin结构的高度小于所述第一至第五Fin结构的高度；如图4和图5所示，图4显示为本发明的双通道静态随机存储器中部分结构的横向剖面示意图；图4中显示的第一至第五Fin结构具有相同的高度。图5显示为本发明的双通道静态随机存储器中部分结构的纵向剖面示意图。图5显示为第一矮型Fin结构D1的高度小于所述第五Fin结构05的高度。
所述第一、第二结构还分别包括：位于所述第一至第五Fin结构上与所述第一至第五Fin结构垂直的第一、第二金属条形结构；如图3所示，图3中所述第一金属条形结构M1和所述第二金属条形结构M2彼此平行，其长度所在方向为横向X-X’，而所述第一至第五Fin结构的长度所在方向为纵向Y-Y’，因此，所述第一、第二金属条形结构与所述第一至第五Fin结构垂直。
所述第一金属条形结构置于所述第一至第五Fin结构的一端；如图3所示，所述第一金属条形结构M1位于所述第一至第五Fin结构上，并且置于所述第一至第五Fin结构的一端。所述第二条形金属结构M2位于所述第一至第五Fin结构上，并且置于所述第五Fin结构的另一端(由于所述第五Fin结构05的所述一端与所述第一至第四Fin结构的首端齐平，所述第五Fin结构的所述另一端为异于其所述一端的另一端)。
如图3所示，所述第一结构和所述第二结构还分别包括：位于所述第一、第二金属条形结构之间与所述第一、第二金属条形结构平行的条形栅极G1；所述条形栅极G1置于所述第一至第五Fin结构上，亦即所述条形栅极G1位于与所述第一至第五Fin结构形成接触，如图5所示，由于图5只在所述第五Fin结构上进行剖面，因此只显示出所述第五Fin结构与所述条形栅极G1形成接触。
所述第一、第二结构中，所述第一、第二Fin结构的另一端相互连接作为第一位线(亦即所述第一、第二Fin结构的尾端相互连接作为第一位线)。本发明进一步地，如图3所示，所述第一、第二Fin结构的所述另一端(尾端)通过位于所述第一、第二Fin结构上的金属相互连接作为所述第一位线BLA。
所述第一、第二结构中，所述第三、第四Fin结构的另一端相互连接作为第二位线(亦即所述第三、第四Fin结构的尾端相互连接作为第二位线)。再进一步地，本实施例中所述第三、第四Fin结构的所述另一端通过位于其上的栅极金属相互连接作为所述第二位线。如图3所示，亦即所述第三、第四Fin结构的所述另一端(尾端)通过位于所述第三、第四Fin结构上的金属相互连接作为所述第二位线BLB。
所述第一、第二结构中，所述第一Fin结构01远离所述第二Fin结构02的一侧设有第二矮型Fin结构D2，如图3所示，亦即所述第一Fin结构01的相邻左侧设有所述第二矮型Fin结构D2，所述第二矮型Fin结构D2与所述第一矮型Fin结构D1高度相同。如图3所示，所述第四Fin结构远离所述第三Fin结构的一侧设有第三矮型Fin结构，亦即所述第四Fin结构04的相邻右侧设有所述第三矮型Fin结构D3，所述第一至第三矮型Fin结构的高度相同。所述第二、第三矮型Fin结构为与所述第一至第五Fin结构平行的条形结构。
本发明中所述第一、第二结构中的所述第二矮型Fin结构D2作为第一字线WLA；所述第三矮型Fin结构D3作为第二字线WLB。
如图3所示，本发明进一步地，靠近所述第一位线BLA的所述第一、第二Fin结构上还分别设有通过栅极金属GM相互连接的栅极G2。再进一步地，本实施例中，靠近所述第二位线的所述第三、第四Fin结构上还分别设有栅极G2，所述栅极G2通过栅极金属GM与第三矮型Fin结构D3连接。第二矮型Fin结构D2远离所述第一Fin结构的一侧(如图3中所述第二矮型Fin结构D2的相邻左侧)设有与该第二矮型Fin结构相互平行的第六Fin结构06。
本发明进一步地，所述第六Fin结构06的一端(首端)连接电压vdd，另一端(尾端)置于所述第二金属条形结构M2之下；并且所述条形栅极G1靠近所述第一Fin结构的一端延伸至所述第六Fin结构06之上。
本发明进一步地，所述第一、第二结构对称连接的方式为：所述第一结构的所述条形栅极G1延伸至所述第六Fin结构06的一端通过栅极金属与所述第二结构的第二金属条形结构连接；所述第一结构的第二金属条形结构M2通过栅极金属GM与所述第二结构的条形栅极延伸至其第六Fin结构的一端连接。
本发明进一步地，本实施例中，所述第一、第二结构中的第一金属条形结构M1分别接地Vss。所述第一、第二结构中，所述第一至第五Fin结构上通过形成外延层SiP与所述第二金属条形结构接触。如图4和图5所示。
综上所述，本发明通过添加一根第五Fin结构，当第一、第二字线都为高电压时，第一、第二结构的连接点电位易于提高，增加电路的漏电流能力，因此有利于电压漏至接地端，因而提高了静态噪声容限。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种双通道静态随机存储器，其特征在于，至少包括：
结构相同且对称连接的第一、第二结构；所述第一、第二结构分别至少包括：
相互平行、依次间隔横向排列的第一至第四Fin结构，所述第一至第四Fin结构的长度方向定义为纵向；
所述第一至第四Fin结构的首尾端分别相互齐平；所述第二、第三Fin结构之间还设有与所述第一至第四Fin结构平行的第五Fin结构和第一矮型Fin结构，所述第五Fin结构的一端与所述第一矮型Fin结构的一端连接，并且所述第五Fin结构与所述第一矮型Fin结构的另一端分别与所述第一至第四Fin结构的首尾端齐平；所述第一至第五Fin结构的高度相同，所述第一矮型Fin结构的高度小于所述第一至第五Fin结构的高度；
位于所述第一至第五Fin结构上与所述第一至第五Fin结构垂直的第一、第二金属条形结构；所述第一金属条形结构置于所述第一至第五Fin结构的一端；所述第二金属条形结构置于所述第五Fin结构的另一端；
所述第一、第二金属条形结构之间还设有与所述第一、第二金属条形结构平行的条形栅极；所述条形栅极置于所述第一至第五Fin结构上；
所述第一、第二Fin结构的另一端相互连接作为第一位线；所述第三、第四Fin结构的另一端相互连接作为第二位线；所述第一Fin结构远离所述第二Fin结构的一侧设有第二矮型Fin结构，所述第四Fin结构远离所述第三Fin结构的一侧设有第三矮型Fin结构，所述第二矮型Fin结构作为第一字线；所述第三矮型Fin结构作为第二字线。
2.根据权利要求1所述的双通道静态随机存储器，其特征在于：所述第一、第二Fin结构的所述另一端通过位于其上的金属相互连接作为所述第一位线。
3.根据权利要求1所述的双通道静态随机存储器，其特征在于：所述第三、第四Fin结构的所述另一端通过位于其上的金属相互连接作为所述第二位线。
4.根据权利要求1所述的双通道静态随机存储器，其特征在于：所述第二、第三矮型Fin结构为与所述第一至第五Fin结构平行的条形结构。
5.根据权利要求4所述的双通道静态随机存储器，其特征在于：所述第二、第三矮型Fin结构与所述第一矮型Fin结构的高度相同。
6.根据权利要求1所述的双通道静态随机存储器，其特征在于：靠近所述第一位线的所述第一、第二Fin结构上还分别设有通过栅极金属相互连接的栅极。
7.根据权利要求1所述的双通道静态随机存储器，其特征在于：靠近所述第二位线的所述第三、第四Fin结构上还分别设有栅极，所述栅极通过栅极金属与第三矮型Fin结构连接。
8.根据权利要求1所述的双通道静态随机存储器，其特征在于：第二矮型Fin结构远离所述第一Fin结构的一侧设有与该第二矮型Fin结构相互平行的第六Fin结构。
9.根据权利要求8所述的双通道静态随机存储器，其特征在于：所述第六Fin结构的一端连接电压vdd，另一端置于所述第二金属条形结构之下；并且所述条形栅极靠近所述第一Fin结构的一端延伸至所述第六Fin结构之上。
10.根据权利要求9所述的双通道静态随机存储器，其特征在于：所述第一、第二结构对称连接的方式为：所述第一结构的条形栅极延伸至所述第六Fin结构的一端通过金属与所述第二结构的第二金属条形结构连接；所述第一结构的第二金属条形结构通过栅极金属与所述第二结构的条形栅极延伸至其第六Fin结构的一端连接。
11.根据权利要求1所述的双通道静态随机存储器，其特征在于：所述第一、第二结构中的第一金属条形结构分别接地。
12.根据权利要求1所述的双通道静态随机存储器，其特征在于：所述第一、第二结构中，所述第一至第五Fin结构上通过形成外延层SiP与所述第二金属条形结构接触。
CN202010877518.9A 2020-08-27 2020-08-27 一种双通道静态随机存储器 Active CN111968978B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010877518.9A CN111968978B (zh) 2020-08-27 2020-08-27 一种双通道静态随机存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010877518.9A CN111968978B (zh) 2020-08-27 2020-08-27 一种双通道静态随机存储器

Publications (2)

Publication Number Publication Date
CN111968978A CN111968978A (zh) 2020-11-20
CN111968978B true CN111968978B (zh) 2024-03-12

Family

ID=73401201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010877518.9A Active CN111968978B (zh) 2020-08-27 2020-08-27 一种双通道静态随机存储器

Country Status (1)

Country Link
CN (1) CN111968978B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113393880B (zh) * 2021-05-31 2024-03-15 上海华力集成电路制造有限公司 一种用于提高sram读电流的结构
CN113517293B (zh) * 2021-06-28 2024-03-12 上海华力集成电路制造有限公司 一种减小FinFET随机静态存储器阈值电压失配的结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107579067A (zh) * 2016-07-04 2018-01-12 联华电子股份有限公司 静态随机存取存储器的布局图案
US10276446B1 (en) * 2018-04-13 2019-04-30 United Microelectronics Corp. Method of adjusting signal to noise ratio of SRAM and invertor structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105719687B (zh) * 2014-12-01 2018-12-07 中芯国际集成电路制造(上海)有限公司 一种静态存储电路、静态存储单元及其制作方法
US10355005B2 (en) * 2015-06-26 2019-07-16 Intel Corporation Semi-volatile embedded memory with between-fin floating-gate device and method
KR102514097B1 (ko) * 2016-08-03 2023-03-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107579067A (zh) * 2016-07-04 2018-01-12 联华电子股份有限公司 静态随机存取存储器的布局图案
US10276446B1 (en) * 2018-04-13 2019-04-30 United Microelectronics Corp. Method of adjusting signal to noise ratio of SRAM and invertor structure

Also Published As

Publication number Publication date
CN111968978A (zh) 2020-11-20

Similar Documents

Publication Publication Date Title
CN106816440B (zh) 集成电路结构
KR101547445B1 (ko) Ｓｒａｍ 셀과 어레이
TWI594374B (zh) 記憶體陣列與雙埠靜態隨機存取記憶體陣列
CN111968978B (zh) 一种双通道静态随机存储器
DE102018125635A1 (de) Halbleiterspeichervorrichtungen
TWI427772B (zh) 記憶體元件
JP5281069B2 (ja) 集積回路
US7405994B2 (en) Dual port cell structure
US10748913B2 (en) SRAM cell with T-shaped contact
CN104282693A (zh) 包括双端口静态随机访问存储器单元的装置及其形成方法
CN106298782B (zh) 静态随机存取存储器
US20190288690A1 (en) Cmos inverter structure and methods of making such inverters
US20200161312A1 (en) Buried conductive layer supplying digital circuits
CN112599164A (zh) 存储器阵列、静态随机存取存储器单元及其方法
TW201824265A (zh) 靜態隨機存取記憶元件
WO2020099962A1 (en) Microelectronic device utilizing stacked vertical devices
US9202552B2 (en) Dual port SRAM bitcell structures with improved transistor arrangement
US11127455B2 (en) Fin-FET gain cells
US20200161311A1 (en) Microelectronic device with a memory element utilizing stacked vertical devices
KR100316619B1 (ko) 반도체 기억 장치
US11171142B2 (en) Integrated circuit with vertical structures on nodes of a grid
CN108281425B (zh) 存储器结构及其形成方法
CN113393880B (zh) 一种用于提高sram读电流的结构
CN215418181U (zh) 一种反熔丝可编程单元及其阵列
CN113517293B (zh) 一种减小FinFET随机静态存储器阈值电压失配的结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant