CN113517293B - 一种减小FinFET随机静态存储器阈值电压失配的结构 - Google Patents
一种减小FinFET随机静态存储器阈值电压失配的结构 Download PDFInfo
- Publication number
- CN113517293B CN113517293B CN202110720498.9A CN202110720498A CN113517293B CN 113517293 B CN113517293 B CN 113517293B CN 202110720498 A CN202110720498 A CN 202110720498A CN 113517293 B CN113517293 B CN 113517293B
- Authority
- CN
- China
- Prior art keywords
- unit
- fin structure
- metal
- fin
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003068 static effect Effects 0.000 title claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 99
- 229910052751 metal Inorganic materials 0.000 claims abstract description 99
- 150000002739 metals Chemical class 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 abstract description 11
- 239000011229 interlayer Substances 0.000 abstract description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 101100533757 Caenorhabditis elegans snf-3 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种减小FinFET随机静态存储器阈值电压失配的结构，分别包括单元A和单元B的第一至第四单元；单元A和单元B分别包括：第一至第三Fin结构；第一至第三Fin结构设有第一栅极；单元B的第一栅极一端通过其第一栅极金属与单元A中靠近其第三Fin结构末端的第一金属连接；第一、第四单元的单元A中的第一、第二Fin结构的末端通过各自的第四金属相互连接；第一、第四单元的单元B中的第三Fin结构的首端通过各自的第三金属相互连接；第一、第四单元的单元B中的第一、第二Fin结构的首端通过各自的第二金属相互连接。本发明将最外层的Fin间距减小2～6nm，将扩大金属栅极端帽层的性能，同时不会牺牲层间介质层间隙填充窗口。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种减小FinFET随机静态存储器阈值电压失配的结构。
背景技术
阈值电压失配对SRAM的静态噪声容限影响很大，从65nm到28nm，阈值电压失配越大，静态噪声容限越小。在FinFET的盖帽层沉积以后，进行金属退火，金属退火是使得HK金属被氧化，还可以增加HK金属的K值，因此有利于器件性能的提高；金属退火后，HK帽层的金属已经晶化，HK金属帽层的功函数变化显著增加，阈值电压在失配变得更差。
因此，需要提出一种新的结构来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种减小FinFET随机静态存储器阈值电压失配的结构，用于解决现有技术中如何在不引入新问题的基础上减小FinFET随机静态存储器的阈值电压失配的问题。
为实现上述目的及其他相关目的，本发明提供一种减小FinFET随机静态存储器阈值电压失配的结构，至少包括：
第一至第四单元；所述第一至第四单元分别包括：单元A和单元B；
其中所述单元A和所述单元B中分别包括：第一至第三Fin结构；所述第一至第三Fin结构上设有横跨所述第一至第三Fin结构的第一栅极；所述第一、第二Fin结构上设有横跨所述第一、第二Fin结构的第二栅极；所述第一、第二Fin结构上设有横跨所述第一、第二Fin结构并连接所述第三Fin结构末端的第一金属；沿所述第一、第二Fin结构的纵向，所述第一金属位于所述第一、第二栅极之间；所述第一、第二Fin结构的首端通过第二金属相互连接；所述第三Fin结构的首端连接第三金属；所述第一、第二Fin结构的末端通过第四金属相互连接；
所述单元A的所述第一栅极的一端通过其第一栅极金属与所述单元B中靠近其所述第三Fin结构末端的所述第一金属连接；所述单元B的所述第一栅极的一端通过其第一栅极金属与所述单元A中靠近其所述第三Fin结构末端的所述第一金属连接；
所述第一、第二单元的所述单元A中的所述第二金属的一端相互连接；所述第一、第二单元的所述单元A中的所述第二栅极的一端通过第二栅极金属相互连接；
所述第一、第四单元的所述单元A中的所述第一、第二Fin结构的末端通过各自的所述第四金属相互连接；所述第一、第四单元的所述单元B中的所述第三Fin结构的首端通过各自的第三金属相互连接；所述第一、第四单元的所述单元B中的所述第一、第二Fin结构的首端通过各自的所述第二金属相互连接。
优选地，所述第二、第三单元的所述单元A中的所述第一、第二Fin结构的末端通过各自的所述第四金属相互连接；所述第二、第三单元的所述单元B中的所述第三Fin结构的首端通过各自的第三金属相互连接；所述第二、第三单元的所述单元B中的所述第一、第二Fin结构的首端通过各自的所述第二金属相互连接。
优选地，所述第三、第四单元的所述单元A中的所述第二金属的一端相互连接；所述第三、第四单元的所述单元A中的所述第二栅极的一端通过第二栅极金属相互连接。
优选地，所述第一、第二单元的所述第二金属连接电压Vss。
优选地，所述第二栅极金属连接字线。
优选地，所述第一至第四单元中的所述第四金属连接位线。
优选地，所述第一、第二单元中的所述第三金属连接电压Vdd。
优选地，所述第四单元中的所述单元A的所述第一、第二Fin结构与其上的第一栅极构成通过门。
优选地，所述第四单元中的所述单元B的所述第一、第二Fin结构与其上的第二栅极构成下拉管。
优选地，所述第一至第四单元中的所述第一、第二Fin结构之间的间距为2～6nm。
如上所述，本发明的减小FinFET随机静态存储器阈值电压失配的结构，具有以下有益效果：本发明对于下拉管和通过门的Fin个数大于1的SRAM位单元，包括单端口和双端口，将最外层的Fin间距减小为2～6nm，这将扩大金属栅极端帽层的性能，同时不会牺牲层间介质层间隙填充窗口。Fin结构外间距的收缩会导致下拉管和通过门产生轻微的桥接问题，但可以通过减小外延轮廓来解决。
附图说明
图1显示为本发明中的FinFET随机静态存储器版图示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种减小FinFET随机静态存储器阈值电压失配的结构，至少包括：
第一至第四单元；所述第一至第四单元分别包括：单元A和单元B；
其中所述单元A和所述单元B中分别包括：第一至第三Fin结构；所述第一至第三Fin结构上设有横跨所述第一至第三Fin结构的第一栅极；所述第一、第二Fin结构上设有横跨所述第一、第二Fin结构的第二栅极；所述第一、第二Fin结构上设有横跨所述第一、第二Fin结构并连接所述第三Fin结构末端的第一金属；沿所述第一、第二Fin结构的纵向，所述第一金属位于所述第一、第二栅极之间；所述第一、第二Fin结构的首端通过第二金属相互连接；所述第三Fin结构的首端连接第三金属；所述第一、第二Fin结构的末端通过第四金属相互连接；
所述单元A的所述第一栅极的一端通过其第一栅极金属与所述单元B中靠近其所述第三Fin结构末端的所述第一金属连接；所述单元B的所述第一栅极的一端通过其第一栅极金属与所述单元A中靠近其所述第三Fin结构末端的所述第一金属连接；
所述第一、第二单元的所述单元A中的所述第二金属的一端相互连接；所述第一、第二单元的所述单元A中的所述第二栅极的一端通过第二栅极金属相互连接；
所述第一、第四单元的所述单元A中的所述第一、第二Fin结构的末端通过各自的所述第四金属相互连接；所述第一、第四单元的所述单元B中的所述第三Fin结构的首端通过各自的第三金属相互连接；所述第一、第四单元的所述单元B中的所述第一、第二Fin结构的首端通过各自的所述第二金属相互连接。
如图1所示，图1显示为本发明中的FinFET随机静态存储器版图示意图。所述第一至第四单元为图1中由虚线隔开的四个单元，其中所述第一单元为位于图1中虚线右上角的结构；第二单元为位于图1中虚线左上角的结构；第三单元为位于图1中虚线左下角的结构；第四单元为位于图1虚线右下角的结构。
其中所述单元A和所述单元B中分别包括：第一Fin结构01、第二Fin结构02和第三Fin结构03；所述第一至第三Fin结构上设有横跨所述第一至第三Fin结构的第一栅极GT1；所述第一、第二Fin结构上设有横跨所述第一、第二Fin结构的第二栅极GT2；所述第一、第二Fin结构上设有横跨所述第一、第二Fin结构并连接所述第三Fin结构末端的第一金属M1；沿所述第一、第二Fin结构的纵向，所述第一金属M1位于所述第一栅极GT1和所述第二栅极GT2之间；所述第一、第二Fin结构的首端通过第二金属M2相互连接；所述第三Fin结构03的首端连接第三金属M3；所述第一、第二Fin结构的末端通过第四金属M4相互连接。
所述单元A的所述第一栅极GT1的一端通过其第一栅极金属GM1与所述单元B中靠近其所述第三Fin结构末端的所述第一金属BM1连接；所述单元B的所述第一栅极BGT1的一端通过其第一栅极金属BGM1与所述单元A中靠近其所述第三Fin结构03末端的所述第一金属M1连接；
所述第一、第二单元的所述单元A中的所述第二金属M2的一端相互连接；所述第一、第二单元的所述单元A中的所述第二栅极的一端通过第二栅极金属GM2相互连接；
所述第一、第四单元的所述单元A中的所述第一、第二Fin结构的末端通过各自的所述第四金属M4相互连接；所述第一、第四单元的所述单元B中的所述第三Fin结构03的首端通过各自的第三金属M3相互连接；所述第一、第四单元的所述单元B中的所述第一、第二Fin结构的首端通过各自的所述第二金属M2相互连接。
因此，由图1可知，所述第一至第四单元中的所述单元A和单元B中对应的各部件的连接方式为反向连接。
本发明进一步地，本实施例的所述第二、第三单元的所述单元A中的所述第一、第二Fin结构的末端通过各自的所述第四金属M4相互连接；所述第二、第三单元的所述单元B中的所述第三Fin结构的首端通过各自的第三金属M3相互连接；所述第二、第三单元的所述单元B中的所述第一、第二Fin结构的首端通过各自的所述第二金属M2相互连接。
本发明进一步地，本实施例的所述第三、第四单元的所述单元A中的所述第二金属M2的一端相互连接；所述第三、第四单元的所述单元A中的所述第二栅极GT2的一端通过第二栅极金属GM2相互连接。
本发明进一步地，本实施例的所述第一、第二单元的所述第二金属连接电压Vss。
本发明进一步地，本实施例的所述第二栅极金属连接字线WL。也就是说所述第一至第四单元中的所述第二栅极金属连接字线WL。
本发明进一步地，本实施例的所述第一至第四单元中的所述第四金属连接位线BL。本发明进一步地，本实施例的所述第一、第二单元中的所述第三金属连接电压Vdd。
本发明进一步地，本实施例的所述第四单元中的所述单元A的所述第一、第二Fin结构与其上的第一栅极构成通过门PG。本发明进一步地，本实施例的所述第四单元中的所述单元B的所述第一、第二Fin结构与其上的第二栅极构成下拉管PD。
本发明进一步地，本实施例的所述第一至第四单元中的所述第一、第二Fin结构之间的间距为2～6nm。也就是说所述第一至第四单元中所述单元A和单元B中的所述第一、第二Fin结构之间的间距为2～6nm。
综上所述，本发明对于下拉管和通过门的Fin个数大于1的SRAM位单元，包括单端口和双端口，将最外层的Fin间距减小为2～6nm，这将扩大金属栅极端帽层的性能，同时不会牺牲层间介质层间隙填充窗口。Fin结构外间距的收缩会导致下拉管和通过门产生轻微的桥接问题，但可以通过减小外延轮廓来解决。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种减小FinFET随机静态存储器阈值电压失配的结构，其特征在于，至少包括：
第一至第四单元；所述第一至第四单元分别包括：单元A和单元B；
其中所述单元A和所述单元B中分别包括：第一至第三Fin结构；所述第一至第三Fin结构上设有横跨所述第一至第三Fin结构的第一栅极；所述第一、第二Fin结构上设有横跨所述第一、第二Fin结构的第二栅极；所述第一、第二Fin结构上设有横跨所述第一、第二Fin结构并连接所述第三Fin结构末端的第一金属；沿所述第一、第二Fin结构的纵向，所述第一金属位于所述第一、第二栅极之间；所述第一、第二Fin结构的首端通过第二金属相互连接；所述第三Fin结构的首端连接第三金属；所述第一、第二Fin结构的末端通过第四金属相互连接；
所述单元A的所述第一栅极的一端通过其第一栅极金属与所述单元B中靠近其所述第三Fin结构末端的所述第一金属连接；所述单元B的所述第一栅极的一端通过其第一栅极金属与所述单元A中靠近其所述第三Fin结构末端的所述第一金属连接；
所述第一、第二单元的所述单元A中的所述第二金属的一端相互连接；所述第一、第二单元的所述单元A中的所述第二栅极的一端通过第二栅极金属相互连接；
所述第一、第四单元的所述单元A中的所述第一、第二Fin结构的末端通过各自的所述第四金属相互连接；所述第一、第四单元的所述单元B中的所述第三Fin结构的首端通过各自的第三金属相互连接；所述第一、第四单元的所述单元B中的所述第一、第二Fin结构的首端通过各自的所述第二金属相互连接；
所述第一至第四单元中的所述第一、第二Fin结构之间的间距为2～6nm。
2.根据权利要求1所述的减小FinFET随机静态存储器阈值电压失配的结构，其特征在于：所述第二、第三单元的所述单元A中的所述第一、第二Fin结构的末端通过各自的所述第四金属相互连接；所述第二、第三单元的所述单元B中的所述第三Fin结构的首端通过各自的第三金属相互连接；所述第二、第三单元的所述单元B中的所述第一、第二Fin结构的首端通过各自的所述第二金属相互连接。
3.根据权利要求1所述的减小FinFET随机静态存储器阈值电压失配的结构，其特征在于：所述第三、第四单元的所述单元A中的所述第二金属的一端相互连接；所述第三、第四单元的所述单元A中的所述第二栅极的一端通过第二栅极金属相互连接。
4.根据权利要求1所述的减小FinFET随机静态存储器阈值电压失配的结构，其特征在于：所述第一、第二单元的所述第二金属连接电压Vss。
5.根据权利要求1所述的减小FinFET随机静态存储器阈值电压失配的结构，其特征在于：所述第二栅极金属连接字线。
6.根据权利要求1所述的减小FinFET随机静态存储器阈值电压失配的结构，其特征在于：所述第一至第四单元中的所述第四金属连接位线。
7.根据权利要求1所述的减小FinFET随机静态存储器阈值电压失配的结构，其特征在于：所述第一、第二单元中的所述第三金属连接电压Vdd。
8.根据权利要求1所述的减小FinFET随机静态存储器阈值电压失配的结构，其特征在于：所述第四单元中的所述单元A的所述第一、第二Fin结构与其上的第一栅极构成通过门。
9.根据权利要求1所述的减小FinFET随机静态存储器阈值电压失配的结构，其特征在于：所述第四单元中的所述单元B的所述第一、第二Fin结构与其上的第二栅极构成下拉管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110720498.9A CN113517293B (zh) | 2021-06-28 | 2021-06-28 | 一种减小FinFET随机静态存储器阈值电压失配的结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110720498.9A CN113517293B (zh) | 2021-06-28 | 2021-06-28 | 一种减小FinFET随机静态存储器阈值电压失配的结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113517293A CN113517293A (zh) | 2021-10-19 |
| CN113517293B true CN113517293B (zh) | 2024-03-12 |
Family
ID=78066093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110720498.9A Active CN113517293B (zh) | 2021-06-28 | 2021-06-28 | 一种减小FinFET随机静态存储器阈值电压失配的结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113517293B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105719687A (zh) * | 2014-12-01 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | 一种静态存储电路、静态存储单元及其制作方法 |
| US10276581B1 (en) * | 2017-10-31 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit chip and manufacturing method thereof |
| CN111968978A (zh) * | 2020-08-27 | 2020-11-20 | 上海华力集成电路制造有限公司 | 一种双通道静态随机存储器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8964457B2 (en) * | 2012-11-30 | 2015-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for operating SRAM cells |
| US11437385B2 (en) * | 2018-09-24 | 2022-09-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET SRAM cells with reduced fin pitch |
-
2021
- 2021-06-28 CN CN202110720498.9A patent/CN113517293B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105719687A (zh) * | 2014-12-01 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | 一种静态存储电路、静态存储单元及其制作方法 |
| US10276581B1 (en) * | 2017-10-31 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit chip and manufacturing method thereof |
| CN111968978A (zh) * | 2020-08-27 | 2020-11-20 | 上海华力集成电路制造有限公司 | 一种双通道静态随机存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113517293A (zh) | 2021-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10854278B2 (en) | SRAM structure with reduced capacitance and resistance | |
| JP5281069B2 (ja) | 集積回路 | |
| CN113270408B (zh) | 避免电路短路的改良多晶硅虚置技术 | |
| US9425085B2 (en) | Structures, devices and methods for memory devices | |
| US11024633B2 (en) | SRAM cell word line structure with reduced RC effects | |
| CN101814504A (zh) | 用于存储器件的金属结构 | |
| US10748913B2 (en) | SRAM cell with T-shaped contact | |
| US20070211521A1 (en) | Semiconductor memory device | |
| US11024632B2 (en) | Semiconductor structure for SRAM cell | |
| US8437166B1 (en) | Word line driver cell layout for SRAM and other semiconductor devices | |
| CN106298782B (zh) | 静态随机存取存储器 | |
| US10535658B2 (en) | Memory device with reduced-resistance interconnect | |
| US20060113633A1 (en) | Semiconductor memory device having a decoupling capacitor | |
| US10727237B2 (en) | Semiconductor structure | |
| US10818675B2 (en) | SRAM structure and method for manufacturing SRAM structure | |
| CN113517293B (zh) | 一种减小FinFET随机静态存储器阈值电压失配的结构 | |
| CN111968978B (zh) | 一种双通道静态随机存储器 | |
| TW202109749A (zh) | 半導體裝置 | |
| US9721841B1 (en) | Electronic circuit of fin FET and methof for fabricating the electronic circuit | |
| US9871047B1 (en) | Memory structure and a method for forming the same | |
| JPWO2019159739A1 (ja) | 半導体集積回路装置 | |
| CN114815490B (zh) | 掩膜版版图、存储单元结构和存储器 | |
| US20230380129A1 (en) | Sram cell word line structure with reduced rc effects | |
| TWI831376B (zh) | 半導體裝置及記憶體裝置的製造方法 | |
| US20240008238A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |