CN111952374A - 一种随机数字发生器及其制备方法及其使用方法 - Google Patents

一种随机数字发生器及其制备方法及其使用方法 Download PDF

Info

Publication number
CN111952374A
CN111952374A CN202010861356.XA CN202010861356A CN111952374A CN 111952374 A CN111952374 A CN 111952374A CN 202010861356 A CN202010861356 A CN 202010861356A CN 111952374 A CN111952374 A CN 111952374A
Authority
CN
China
Prior art keywords
random number
number generator
drain
oxide
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010861356.XA
Other languages
English (en)
Other versions
CN111952374B (zh
Inventor
周益春
杨添悦
廖佳佳
廖敏
彭强祥
曾斌建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangtan University
Original Assignee
Xiangtan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangtan University filed Critical Xiangtan University
Priority to CN202010861356.XA priority Critical patent/CN111952374B/zh
Publication of CN111952374A publication Critical patent/CN111952374A/zh
Application granted granted Critical
Publication of CN111952374B publication Critical patent/CN111952374B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种随机数字发生器，包括：负电容晶体管；所述负电容晶体管包括层叠的栅极和铁电层；所述铁电层背离所述栅极一侧设置有源端和漏端，所述源端与所述漏端之间设置有沟道区；所述栅极为信号输入端，所述漏端为信号输出端。该随机数字发生器利用铁电介质层的电容与晶体管沟道中的电容匹配，整体产生不可预测的负电容条件，可以降低随机数字发生器的功耗；并且，该随机数字发生器的结构较简单，有利于电路的集成。

Description

一种随机数字发生器及其制备方法及其使用方法
技术领域
本发明涉及信息技术领域，尤其涉及一种随机数字发生器及其制备方法及其使用方法。
背景技术
随机数广泛应用于当今通信领域的信息加密、科学研究中的统计模拟、博彩行业的随机分配、安全领域的随机密钥与身份验证等。随机数可分为两大类，真随机数和伪随机数。其中，伪随机数主要是通过计算机时序电路或者随机函数的设置，使其在某种程度上呈现数字随机发生的现象，但是理论上可以被破解，因此在信息安全的应用中存在隐患。真随机数字一般是通过某种不确定的物理过程产生真正具有随机性的输出信号，例如电路中随机产生的噪声信号、混沌、电介质材料被击穿的时间等。这类随机数字发生器的电路设计比较复杂且不利于低功耗电子器件的发展。
进一步优化器件结构，简化器件制备工艺也是高性能低成本器件的要求之一。
发明内容
(一)发明目的
本发明的目的是提供一种随机数字发生器及其制备方法及其使用方法以解决现有技术随机数发生器工作电压高且结构复杂不利于集成的问题。
(二)技术方案
为解决上述问题，本发明的第一方面提供了一种随机数字发生器，包括：
负电容晶体管；所述负电容晶体管包括层叠的栅极和铁电层；所述铁电层背离所述栅极一侧设置有源端和漏端，所述源端与所述漏端之间设置有沟道区；所述栅极为信号输入端，所述漏端为信号输出端。
进一步地，所述沟道区由半导体材料组成。
进一步地，所述半导体材料为氧化铟纳米线薄膜、三五族纳米线薄膜或碳纳米管薄膜。
进一步地，所述铁电层的材质为具有氧化铪基铁电薄膜材料、锆钛酸铅薄膜材料、层状铋系铁电材料或聚偏氟乙烯。
进一步地，所述铁电层与所述沟道区之间还设置有常规栅介质层；所述常规栅介质层的材料为氧化铪、氧化锆、氧化硅、氧化铝、氧化镧或六方氮化硼。
进一步地，所述源端和所述漏端为与半导体材料形成欧姆接触的电极材料；所述源端和所述漏端的电极材料为单质金属电极、金属氧化物电极或金属硅化物。
进一步地，所述单质金属电极为Pt、Ni、Pd、Au、Ti、Ag、Fe、Sc或Al。
进一步地，所述氧化物金属电极ITO，SrO，Fe2O3，Co3O4，MnO2，RuO2，NiO，WOx、NiMnO3、NiMn2O4和Ni6MnO8。
根据本发明的另一个方面，提供一种随机数字发生器制备方法，包括：
在衬底上沉积半导体层、铁电层或者铁电层与普通栅介质层的叠层和栅金属电极；在所述半导体层的两侧完成晶体管的源端和漏端；所述栅极为信号输入端，所述漏端为信号输出端。
根据本发明的又一方面，提供一种随机数字发生器使用方法，包括：
在t0时刻将上述技术方案任一项所述的随机数字发生器的源电极接地，并将漏端和栅极输入低电平；
在t1时刻，将栅极输入一个高电平，在漏端输入一个读取电平；
读取所述源端的电流信号。
(三)有益效果
本发明的上述技术方案具有如下有益的技术效果：
本发明采用全新的结构，利用铁电层的电容与晶体管沟道中的电容匹配，整体产生不可预测的负电容条件，可以降低随机数字发生器的功耗。此外，本发明提供的结构较简单，有利于电路的集成。
附图说明
图1是本发明实施例第一方面的随机数字发生器的结构示意图；
图2是根据本发明一可选实施方式的电路结构示意图；
图3是根据本发明一可选实施方式的输入信号图；
图4是根据本发明第二实施方式的随机数字发生器制备方法流程图；
图5是根据本发明第三实施方式的随机数字发生器使用方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
如图1所示，在本发明实施例的第一方面，提供了一种随机数字发生器，包括：
负电容晶体管；所述负电容晶体管包括层叠的栅极和铁电层；所述铁电层背离所述栅极一侧设置有源端和漏端，所述源端与所述漏端之间设置有沟道区；所述栅极为信号输入端，所述漏端为信号输出端，如图2所示。沟道区域具有多个性质接近，表现长程有序、但短程无序的导电通道，即电流从源端流到漏端具有无数个通道。其中，沟道区包含的纳米线数量越多，产生的信号随机性越强。
上述随机数发生器是基于铁电负电容效应的随机数字发生器，其中铁电层的电容可以和晶体管的沟道电容形成匹配，整体满足产生负电容的条件。由于负电容效应存在微观局域性，即施加相同的栅信号时，由于铁电电畴的随机扰动，形成负电容的沟道区域为随机的，这样沟道栅控被增强的区域即随机的，在晶体管器件性能的表现为阈值电压出现随机波动、或者亚阈值摆幅小于热力学极限的源漏电流区域出现随机波动。该铁电随机数字发生器结构较简单，且器件的制备均为常规的微纳米加工方法。
如图3所示，在t1时刻将栅极输入高电平、漏端输入读取电平，由于铁电层电畴的随机扰动，形成负电容的沟道区域为随机的，导致沟道中随机出现栅控被增强的区域，表现为晶体管的阈值电压出现随机波动；由于晶体管的阈值电压出现随机波动，输入的读取电平随机高于或低于阈值电压，导致晶体管随机开启或关闭，表现为源端随机读取到小电流信号或者大电流信号。
由于亚阈值摆幅低于60mV/dec，较小电压变化对应较大电流变化。可以在大电流与小电流状态中间再定义新的电流状态信号，实现多值输出，提高随机数字生成的效率。定义的中间状态电流可以是多个，只需使相邻状态之间的电流相差1个数量级以上即可。
在本发明实施例中，所述铁电层的材质包括但不限于氧化铪基铁电薄膜、锆钛酸铅薄膜、层状铋系铁电材料或聚偏氟乙烯等具有多畴特性的铁电材料。铁电层的电容可以和晶体管的沟道电容形成匹配，整体满足产生负电容的条件。铁电层可以同时包含铁电相和非铁电相，也可以单晶多畴结构。铁电层的电畴动力学上翻转波动越大，产生的信号随机性越强。
在本发明实施例中，铁电层与常规介电层双层栅结构中，常规介质层设置在铁电层与沟道之间，常规栅介质层的材料包括但不限于氧化铪、氧化锆、氧化硅、氧化铝、氧化镧或六方氮化硼。铁电层的电容不能大于常规栅介质层的电容。
在本发明实施例中，沟道包括但不限于氧化铟纳米线薄膜、三五族纳米线薄膜或碳纳米管薄膜等半导体材料。该层由许多纳米线首尾连接、无方向性平铺的半导体材料组成。
在本发明实施例中，源端和漏端为与半导体材料形成欧姆接触的电极材料；电极材料包括但不限于单质金属电极、金属氧化物电极或金属硅化物。其中，单质金属电极包括但不限于Pt、Ni、Pd、Au、Ti、Ag、Fe、Sc或Al；氧化物金属电极包括但不限于ITO，SrO，Fe2O3，Co3O4，MnO2，RuO2，NiO，WOx、NiMnO3、NiMn2O4和Ni6MnO8。
在本发明实施例的另一个方面，提供一种随机数字发生器制备方法，包括：
S`1：在洁净的重掺硅基板上沉积金属电极；
S`2：在所述金属上沉积铁电层；
S`3：在所述铁电层上铺设半导体层；
S`4：在所述半导体层上刻蚀形成晶体管的源端和漏端，得到随机数字发生器。
上述方法制备的晶体管随机数字发生器利用铁电层的电容与晶体管沟道中的电容匹配，整体产生不可预测的负电容条件，可以降低随机数字发生器的功耗。此外，该装置的结构较简单，有利于电路的集成。
如图4所示，在本发明一具体实施例中，提供一种随机数字发生器制备方法，包括：
S1：在洁净的重掺硅基板上沉积氮化钽金属；
S2：在氮化钽金属上沉积HfZrO薄膜；
S3：在HfZrO薄膜上铺设氧化铟纳米线薄膜；
S4：在氧化铟纳米线薄膜上刻蚀形成晶体管的源端和漏端，得到随机数字发生器。
上述实施例方法步骤中，在氮化钽金属上沉积HfZrO薄膜具体包括：分别表征沟道材料的量子电容和HfZrO薄膜的介电常数后，通过计算形成负电容匹配的设计区域，确定HfZrO薄膜的厚度；根据计算的结果沉积HfZrO薄膜。
上述实施例方法步骤中，在HfZrO薄膜上铺设氧化铟纳米线薄膜具体包括：将洁净的沟道材料薄膜通过聚甲基丙烯酸甲酯(PMMA)电子束胶转移至HfZrO薄膜上；通过电子束曝光以及反应离子刻蚀去除沟道区域以外的半导体材料。也可以在HfZrO薄膜上先沉积一层隔离层，包括但不限于Al2O3、SiO2、HfO2等材料中的一种或者多种；再将氧化铟纳米线薄膜转移至隔离层上。
上述实施例方法步骤中，在在洁净的重掺硅基板上沉积氮化钽金属步骤之前还包括：制备出无定向排列的氧化铟纳米线薄膜；该步骤制备氧化铟纳米线可以根据材料的优化工艺使用不同的方法，其中每根氧化铟纳米线的直径、长度和结存在差。
上述实施例方法步骤中，在洁净的重掺硅基板上沉积氮化钽金属步骤中的氮化钽(TaN)，也可以由技术人员根据本领域的条件进行合理选取，沉积方法为化学气相沉积法(CVD)或原子层沉积法(ALD)。
如图5所示，在本发明实施例的又一方面，提供一种随机数字发生器使用方法，包括：
T1：在t0时刻将随机数字发生器的源端接地，并将漏端和栅极输入低电平；
T2：在t1时刻，将栅极输入一个高电平，在漏端输入一个读取电平；
T3：读取源端的电流信号。
上述实施例方法通过源端读取电流信号，输出“0”或者“1”。
本发明旨在保护一种随机数字发生器，包括：负电容晶体管；所述负电容晶体管包括层叠的栅极和铁电层；所述铁电层背离所述栅极一侧设置有源端和漏端，所述源端与所述漏端之间设置有沟道区；所述栅极为信号输入端，所述漏端为信号输出端。该随机数字发生器利用铁电介质层的电容与晶体管沟道中的电容匹配，整体产生不可预测的负电容条件，可以降低随机数字发生器的功耗；并且，该随机数字发生器的结构较简单，有利于电路的集成。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (10)

1.一种随机数字发生器，其特征在于，包括：负电容晶体管；
所述负电容晶体管包括层叠的栅极和铁电层；
所述铁电层背离所述栅极一侧设置有源端和漏端，所述源端与所述漏端之间设置有沟道区；
所述栅极为信号输入端，所述漏端为信号输出端。
2.根据权利要求1所述的随机数字发生器，其特征在于，所述沟道区由半导体材料组成。
3.根据权利要求2所述的随机数字发生器，其特征在于，所述半导体材料为氧化铟纳米线薄膜、三五族纳米线薄膜或碳纳米管薄膜。
4.根据权利要求1所述的随机数字发生器，其特征在于，所述铁电层的材质为具有氧化铪基铁电薄膜材料、锆钛酸铅薄膜材料、层状铋系铁电材料或聚偏氟乙烯。
5.根据权利要求1所述的随机数字发生器，其特征在于，所述铁电层与所述沟道区之间还设置有常规栅介质层；
所述常规栅介质层的材料为氧化铪、氧化锆、氧化硅、氧化铝、氧化镧或六方氮化硼。
6.根据权利要求1所述的随机数字发生器，其特征在于，所述源端和所述漏端为与半导体材料形成欧姆接触的电极材料；
所述源端和所述漏端的电极材料为单质金属电极、金属氧化物电极或金属硅化物。
7.根据权利要求6所述的随机数字发生器，其特征在于，所述单质金属电极为Pt、Ni、Pd、Au、Ti、Ag、Fe、Sc或Al。
8.根据权利要求6所述的随机数字发生器，其特征在于，所述氧化物金属电极ITO，SrO，Fe2O3，Co3O4，MnO2，RuO2，NiO，WOx、NiMnO3、NiMn2O4和Ni6MnO8。
9.一种随机数字发生器制备方法，其特征在于，包括：
在衬底上沉积半导体层、铁电层或者铁电层与普通栅介质层的叠层和栅金属电极；在所述半导体层的两侧完成晶体管的源端和漏端；
所述栅极为信号输入端，所述漏端为信号输出端。
10.一种随机数字发生器使用方法，其特征在于，包括：
在t0时刻将权利要求1-8任一项所述的随机数字发生器的源端接地，并将漏端和栅极输入低电平；
在t1时刻，将栅极输入一个高电平，在漏端输入一个读取电平；
读取所述源端的电流信号。
CN202010861356.XA 2020-08-25 2020-08-25 一种随机数字发生器及其制备方法及其使用方法 Active CN111952374B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010861356.XA CN111952374B (zh) 2020-08-25 2020-08-25 一种随机数字发生器及其制备方法及其使用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010861356.XA CN111952374B (zh) 2020-08-25 2020-08-25 一种随机数字发生器及其制备方法及其使用方法

Publications (2)

Publication Number Publication Date
CN111952374A true CN111952374A (zh) 2020-11-17
CN111952374B CN111952374B (zh) 2022-06-14

Family

ID=73360401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010861356.XA Active CN111952374B (zh) 2020-08-25 2020-08-25 一种随机数字发生器及其制备方法及其使用方法

Country Status (1)

Country Link
CN (1) CN111952374B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112531112A (zh) * 2020-12-03 2021-03-19 南京大学 一种超高增益有机薄膜晶体管及其制备方法
CN112530989A (zh) * 2020-12-03 2021-03-19 南京大学 一种超高增益有机放大器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103403670A (zh) * 2011-06-03 2013-11-20 株式会社东芝 用于伪随机数生成的半导体存储器件
CN107170812A (zh) * 2017-06-08 2017-09-15 湘潭大学 一种铁电薄膜晶体管及其制备方法
US20170301406A1 (en) * 2016-04-13 2017-10-19 Ememory Technology Inc. Random number generator device and control method thereof
CN108898539A (zh) * 2018-05-14 2018-11-27 湘潭大学 一种兼容jpeg压缩标准的彩色图像加密方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103403670A (zh) * 2011-06-03 2013-11-20 株式会社东芝 用于伪随机数生成的半导体存储器件
US20170301406A1 (en) * 2016-04-13 2017-10-19 Ememory Technology Inc. Random number generator device and control method thereof
CN107170812A (zh) * 2017-06-08 2017-09-15 湘潭大学 一种铁电薄膜晶体管及其制备方法
CN108898539A (zh) * 2018-05-14 2018-11-27 湘潭大学 一种兼容jpeg压缩标准的彩色图像加密方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MUN-KYU CHOI.ET.AL: "A 0.25- m 3.0-V 1T1C 32-Mb Nonvolatile", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS 》 *
赵正平: "ＦｉｎＦＥＴ纳电子学与量子芯片的新进展（续）", 《微钠电子技术》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112531112A (zh) * 2020-12-03 2021-03-19 南京大学 一种超高增益有机薄膜晶体管及其制备方法
CN112530989A (zh) * 2020-12-03 2021-03-19 南京大学 一种超高增益有机放大器及其制备方法
CN112531112B (zh) * 2020-12-03 2024-03-22 南京大学 一种超高增益有机薄膜晶体管及其制备方法
CN112530989B (zh) * 2020-12-03 2024-04-12 南京大学 一种超高增益有机放大器及其制备方法

Also Published As

Publication number Publication date
CN111952374B (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
Oh et al. Ferroelectric materials for neuromorphic computing
US10636552B2 (en) Multi-function electronic device having memristor and memcapacitor and method for manufacturing the same
US8659124B2 (en) Physical structure for use in a physical unclonable function
US7381982B2 (en) Method for fabricating chalcogenide-applied memory
CN111952374B (zh) 一种随机数字发生器及其制备方法及其使用方法
US9787473B2 (en) Carbon nanotube array for cryptographic key generation and protection
US8143135B2 (en) Embedded series deep trench capacitors and methods of manufacture
WO2021232656A1 (zh) 一种纳米线离子栅控突触晶体管及其制备方法
KR20210035553A (ko) 도메인 스위칭 소자 및 그 제조방법
TWI641149B (zh) 一種神經元電晶體結構及其製備方法
CN103258741A (zh) 纳米线场效应晶体管及其形成方法
CN103915437B (zh) 半导体结构及其形成方法
Shajil Nair et al. Cycling waveform dependent wake-up and ON/OFF ratio in Al2O3/Hf0. 5Zr0. 5O2 ferroelectric tunnel junction devices
US20180253568A1 (en) Analog-based multiple-bit chip security
JP2000150862A (ja) 半導体素子
CN108258044B (zh) 一种神经元晶体管结构及其制备方法
CN114141880B (zh) 基于反铁电栅介质与氧化物半导体沟道的FeFET及其制备方法
CN104078464B (zh) 具有多个电介质栅极堆叠的存储器器件及相关方法
Ying et al. Improved trench MOS barrier Schottky rectifier by dielectric engineering
CN113363316B (zh) 一种二维负量子电容晶体管器件及其制备方法
Persson Integration of ferroelectric hfo2 onto a iii-v nanowire platform
CN115763553A (zh) 一种基于FeFET结构的真随机数发生器、制备及使用方法
CN109300911A (zh) 基于二维半导体异质结的与/或逻辑门电路及其实现和制备方法
Lancaster et al. Toward Nonvolatile Spin–Orbit Devices: Deposition of Ferroelectric Hafnia on Monolayer Graphene/Co/HM Stacks
CN113871487B (zh) 一种凹型电荷俘获层突触晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant