CN111897512A - 可配置多端口的fifo存储器 - Google Patents
可配置多端口的fifo存储器 Download PDFInfo
- Publication number
- CN111897512A CN111897512A CN202010735155.5A CN202010735155A CN111897512A CN 111897512 A CN111897512 A CN 111897512A CN 202010735155 A CN202010735155 A CN 202010735155A CN 111897512 A CN111897512 A CN 111897512A
- Authority
- CN
- China
- Prior art keywords
- read
- write
- sub
- port
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000712 assembly Effects 0.000 claims abstract description 5
- 238000000429 assembly Methods 0.000 claims abstract description 5
- 230000004044 response Effects 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 3
- 239000002699 waste material Substances 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000003139 buffering effect Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Static Random-Access Memory (AREA)
Abstract
本公开的实施例公开了可配置多端口的FIFO存储器。该存储器的一具体实施方式包括：多个读端口和写端口；存储体分为多个子存储体；每个子存储体的一端与多个写端口连接，每个子存储体的另一端与多个读端口连接；多个写入选择器组件中的每个写入选择器组件设置到一个写端口和存储体之间，写入选择器组件用于确定数据写入的子存储体；多个读取选择器组件中的每个读取选择器组件设置到一个读端口和存储体之间，读取选择器组件用于确定数据读取的子存储体。该实施方式通过将存储体划分为多个子存储体，以及用过上述写入选择器组件和读取选择器组件确定写入和读取数据的子存储体。进而可以实现存储体的充分利用，避免了存储体的资源浪费。
Description
技术领域
本公开的实施例涉及集成电路设计领域，具体涉及可配置多端口的FIFO存储器。
背景技术
FIFO存储器(First Input First Output)是先进先出的双口缓冲器。上述FIFO存储器通常用于数据缓冲，以平抑短时间内数据发送端和接收端处理能力差的问题。
对于多路数据传输系统的情况下，需要配置数量相匹配的数据传输通道，同时在每个上述数据传输通道配置与数据的规格相匹配容量的FIFO存储器以平抑数据传输带来的溢出风险。
但是，在实际工况中，一些数据传输通道并非持续工作，从而导致部分FIFO存储器闲置。进而不能使FIFO存储器的存储资源被充分利用，造成了资源浪费，也增加了系统的成本。
相应地，本领域需要一种新的FIFO存储器来解决上述问题。
发明内容
本公开的内容部分用于以简要的形式介绍构思，这些构思将在后面的具体实施方式部分被详细描述。本公开的内容部分并不旨在标识要求保护的技术方案的关键特征或必要特征，也不旨在用于限制所要求的保护的技术方案的范围。
为了解决上述问题，即相关的多路数据传输系统的FIFO存储器存在存储资源不能被充分利用，增加上述系统的成本等问题，本公开的一些实施例提出了可配置多端口的FIFO存储器，包括：多个读端口和写端口；存储体，上述存储体分为多个子存储体；每个上述子存储体的一端与上述多个写端口连接，每个上述子存储体的另一端与上述多个读端口连接；与上述写端口数量相匹配的多个写入选择器组件，上述多个写入选择器组件中的每个写入选择器组件设置到一个写端口和上述存储体之间，上述写入选择器组件用于确定数据写入的子存储体；与上述读端口数量相匹配的多个读取选择器组件，上述多个读取选择器组件中的每个读取选择器组件设置到一个读端口和上述存储体之间，上述读取选择器组件用于确定数据读取的子存储体。
在一些实施例中，上述写入选择器组件包括写入模式控制器，上述写入模式控制器连接上述写端口和上述多个子存储体，上述写入模式控制器在上述写端口与每个上述子存储体之间形成多条写入路径，从而使该写端口的数据能够写入到多个上述子存储体。
在一些实施例中，上述读取选择器组件包括读取模式控制器，上述读取模式控制器连接上述读端口和上述多个子存储体，上述读取模式控制器在读端口与上述每个子存储体之间形成多条读取路径，从而使该读端口可以读取多个上述子存储体中的数据。
在一些实施例中，上述写入选择器组件还包括写端口选择器，上述写端口选择器的一端与上述多个写入选择器组件的写入模式控制器连接，上述写端口选择器的另一端连接上述多个子存储体，上述写端口选择器用于确定有效的写端口，以及根据写指针范围与上述多个子存储体的地址空间选择对应的上述写入路径，进而将数据写入对应的子存储体。
在一些实施例中，上述FIFO存储器还包括与上述多个子存储体数量相匹配的写状态模块，响应于上述写状态模块检测到对应的子存储体的地址空间未满时，发送写使能信号到上述写入模式控制器，允许上述写端口进行写入操作；响应于上述写状态模块检测到对应的子存储体的地址空间已满时，发送使能信号，禁止上述写端口的数据写入到该子存储体，以及，响应于检测到下一子存储体的地址空间未满时，发送写使能信号，将上述写端口的数据写入到该子存储体。
在一些实施例中，上述读取选择器组件包括读端口选择器，上述读端口选择器的一端与上述多个读取选择器组件的读取模式控制器连接，上述读端口选择器的另一端连接上述多个子存储体，上述读端口选择器用于确定有效的读端口，以及根据读指针选择对应的上述读取路径，进而读取对应的子存储体中的数据。
在一些实施例中，上述FIFO存储器还包括与上述多个子存储体数量相匹配的读状态模块，响应于上述读状态模块检测到对应的子存储体的地址空间未空时，发送读使能信号到上述读取模式控制器，允许上述读端口进行读取操作；响应于上述读状态模块检测到对应的子存储体的地址空间已空时，发送使能信号，禁止上述读端口读取该子存储体的数据，以及，响应于检测到下一子存储体的地址空间未空时，发送写使能信号，使上述读端口读取该存储体中的数据。
本公开的上述各个实施例中的一个实施例具有如下有益效果：通过将存储体划分为多个子存储体，以及用过上述写入选择器组件和读取选择器组件确定写入和读取数据的子存储体。进而可以实现存储体的充分利用，避免了存储体的资源浪费。
附图说明
结合附图并参考以下具体实施方式，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。贯穿附图中，相同或相似的附图标记表示相同或相似的元素。应当理解附图是示意性的，原件和元素不一定按照比例绘制。
图1是根据本公开的可配置多端口的FIFO存储器的一些实施例的结构示意图；
图2是根据本公开的可配置多端口的FIFO存储器的一些实施例的电路结构图；
图3是根据本公开的可配置多端口的FIFO存储器的另一些实施例的电路结构图。
具体实施方式
下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例，然而应当理解的是，本公开可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例。相反，提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是，本公开的附图及实施例仅用于示例性作用，并非用于限制本公开的保护范围。
另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。
需要注意，本公开中提及的“第一”、“第二”等概念仅用于对不同的装置、模块或单元进行区分，并非用于限定这些装置、模块或单元所执行的功能的顺序或者相互依存关系。
需要注意，本公开中提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。
本公开实施方式中的多个装置之间所交互的消息或者信息的名称仅用于说明性的目的，而并不是用于对这些消息或信息的范围进行限制。
下面将参考附图并结合实施例来详细说明本公开。
首先，请参见图1，图1是根据本公开的可配置多端口的FIFO存储器的一些实施例的结构示意图100。如图1所示，该可配置多端口的FIFO存储器包括多个写端口101、多个读端口105、写入选择器组件102、存储体103和读取选择器组件104。上述存储体103可以被分成与上述多个写端口101数量相匹配的子存储体。上述写入选择器组件102用于确定数据写入的子存储体。上述读取选择器组件104用于确定数据读取的子存储体。
接着参阅图2，图2是根据本公开的可配置多端口的FIFO存储器的电路结构图。如图2所示，该可配置多端口的FIFO存储器包括写端口1、写端口2、读端口1、读端口2、子存储体1、子存储体2、两个写入选择器组件和两个读取选择器组件。具体而言，子存储体1的一端与写端口1和写端口2连接。子存储体1的另一端与读端口1和读端口2连接。写入选择器组件1的一端连接写端口1，另一端连接子存储体1和存储体2，上述写入选择器组件1用于确定写端口1的数据写入到子存储体1或者子存储体2。写入选择器组件2的一端连接到写端口2，另一端连接到子存储体1和子存储体2，上述写入选择器组件2用于确定写端口2的数据写入到子存储体1或者子存储体2。上述读取选择器组件1的两端分别连接读端口1和子存储体1与存储体2，上述读取选择器组件1用于确定读端口1从子存储体1或者子存储体2中读取数据。上述读取选择器组件2的两端分别连接读端口 2和子存储体1与子存储体2，上述读取选择器组件2用于确定读端口 2从子存储体1或者子存储体2中读取数据。
需要说明的是，本领域技术人员可以根据读写端口的写入或者读取的数据的规格对子存储体1和子存储体2的容量。例如，写端口1 连接的数据传输通道传输的数据规格是1080P@30fps，写端口2连接的数据传输通道传输的数据规格是720P@30fps。那么可以将子存储体 1分配的容量高于子存储体2。再例如，写端口1连接的数据传输通道传输数据的次数高于写端口2，也可以将子存储体1分配的容量高于子存储体2。本领域技术人员可以根据实际情况对子存储体1和子存储体2的容量进行调整。
上述写入选择器组件1、写入选择器组件2可以是包括多条指令的寄存器。举例而言，上述指令可以包括：响应于写端口1和写端口 2有效，将写端口1的数据写入到子存储体1，写端口2的数据写入到子存储器2。此时，写端口1和子存储体1、写端口2和子存储体2 相当于两个独立的传统FIFO，彼此独立工作。
上述指令还可以包括：响应于写端口1有效以及写端口2无效，将写端口1的数据写入到子存储体1和/或子存储体2中。此时，写端口1可以将数据写入到子存储体1和/或子存储体2中。如此一来，对于写端口1，子存储体1和子存储体2的组合相对于子存储体1而言，大幅度地增加了存储深度。更好地实现了对数据的缓冲功能。
同样地，上述读取选择器组件1、读取选择器组件2也可以是包括多条指令的寄存器。举例而言，上述指令可以包括：响应于读端口 1和读端口2有效，通过读端口1读取子存储体1中的数据，通过读端口2读取子存储器2中的数据。此时，读端口1和子存储体1、读端口2和子存储体2相当于两个独立的传统FIFO，彼此独立工作。
上述指令还可以包括：响应于读端口1有效以及读端口2无效，通过读端口1读取子存储体1和/或子存储体2中的数据。此时，读端口1可以读取子存储体1和/或子存储体2中的数据。如此一来，子存储体1和子存储体2的组合相对于子存储体1而言，大幅度地增加了存储深度。更好地实现了对数据的缓冲功能。
在一些实施例的一些可选实现方式中，上述写入选择器组件可以包括写入模式控制器和写端口选择器。上述读取选择器组件可以包括读取模式控制器和读端口选择器。接下来结合图3进行说明。图3是根据本公开的可配置多端口的FIFO存储器的另一些实施例的电路结构图。如图3所示，上述写入选择器组件1可以包括写入模式控制器 1和写端口选择器1。上述写入模式控制器1在写端口1与子存储体1 和子存储体2之间形成两条读取路径。
上述写入模式控制器1的一端与写端口1连接，另一端与写端口选择器1和写端口选择器2的一端连接。上述写端口选择器1的另一端与子存储体1和子存储体2连接。
上述写入模式控制器2的一端与写端口2连接，另一端与写端口选择器1和写端口选择器2的一端连接。上述写端口选择器2的另一端与子存储体1和子存储体2连接。
上述写入模式控制器1和写入模式控制器2可以是包括多条指令的寄存器。上述指令指代多种选择模式，例如单端口写入模式和双端口写入模式等。技术人员可以通过向写端口选择器中输入控制码选择上述选择模式，进而选择单端口写入模式或者双端口写入模式。从而实现了该FIFO存储器对多端口的灵活选择。
上述写端口选择器1也可以对上述两条写入路径进行选择。该写端口选择器1可以是数据选择器。具体而言，写端口选择器1可以根据写指针范围与上述两个子存储体的地址空间选择对应的上述写入路径，进而将数据写入对应的子存储体。举例来说，写端口1可以使用子存储体1中0-7的地址空间。写端口1还可以使用子存储体2中8-15 的地址空间。上述写端口选择器1可以获取到写端口1的指针范围，进而确定该数据写入到子存储体1还是子存储体2。进一步地，上述写端口选择器1还可以根据上述写端口1和写端口2是否有效选择写入路径。响应于写端口1和写端口2均有效，上述写端口1的数据优先写入子存储体1中0-7的地址空间。响应于写端口1有效，写端口2 无效，上述写端口1的数据可以根据子存储体1和子存储体2的容量选择写入子存储体1中0-7的地址空间以及子存储体2中8-15的地址空间。
进一步地，上述FIFO存储器还包括与上述两个子存储体数量相匹配的写状态模块(图中未示出)。响应于上述写状态模块检测到子存储体1或者子存储体2的地址空间未满时，发送写使能信号到上述写入模式控制器1，允许上述写端口1进行写入操作；响应于上述写状态模块检测到对应的子存储体的地址空间已满时，发送使能信号，禁止上述写端口1的数据写入到子存储体1，以及，响应于检测到子存储体2的地址空间未满时，发送写使能信号，将上述写端口1的数据写入到子存储体2。
如此一来，通过配置不同数量的写端口和读端口，可以大幅度地增加存储深度。更好地实现了对多路数据的缓冲功能。
接着参阅图3，如图3所示，以读取选择器组件1为例进行说明。上述读取选择器组件1可以包括读取模式控制器1和读端口选择器1。上述读取模式控制器1在读端口1与子存储体1和子存储体2之间形成两条读取路径。
上述读取模式控制器1的一端与读端口1连接，另一端与读端口选择器1和读端口选择器2的一端连接。上述读端口选择器1的另一端与子存储体1和子存储体2连接。
上述读取模式控制器2的一端与读端口2连接，另一端与读端口选择器1和读端口选择器2的一端连接。上述读端口选择器2的另一端与子存储体1和子存储体2连接。
上述读取模式控制器1和读取模式控制器2可以是包括多条指令的寄存器。上述指令指代多种选择模式，例如单端口读取模式和双端口读取模式等。技术人员可以通过向读端口选择器中输入控制码选择上述选择模式，进而选择单端口读取模式或者双端口读取模式。从而实现了该FIFO存储器对多端口的灵活选择。
上述读端口选择器1也可以对上述两条写入路径进行选择。该读端口选择器可以是数据选择器。具体而言，读端口选择器1可以根据读指针范围与上述两个子存储体的地址空间选择对应的上述读取路径，进而读取对应的子存储体中的数据。举例来说，读端口1可以读取子存储体1中0-7的地址空间。读端口1还可以读取子存储体2中 8-15的地址空间。上述读端口选择器可以获取到读端口1的指针范围，进而确定读取子存储体1还是子存储体2中的数据。进一步地，上述读端口选择器1还可以根据上述读端口1和读端口2是否有效选择读取路径。响应于读端口1和读端口2均有效，上述读端口1优先读取子存储体1中0-7的地址空间。响应于读端口1有效，读端口2无效，上述读端口1的数据可以根据子存储体1和子存储体2的容量选择读取子存储体1中0-7的地址空间以及子存储体2中8-15的地址空间。
进一步地，上述FIFO存储器还包括与上述两个子存储体数量相匹配的读状态模块。响应于上述读状态模块检测到子存储体1或者子存储体2的地址空间未满时，发送读使能信号到上述读取模式控制器，允许上述读端口进行读取操作；响应于上述读状态模块检测到对应的子存储体的地址空间已满时，发送使能信号，禁止上述读端口读取该子存储体中的数据，以及，响应于检测到下一子存储体的地址空间未满时，发送读使能信号，通过上述读端口读取该子存储体的数据。
同样地，通过对写端口和读端口进行配置，可以合理利用存储体的空间，进而增加存储深度。更好地实现了对多路数据的缓冲功能。
本公开的可配置多端口的FIFO存储器，通过将存储体划分为多个子存储体，以及用过上述写入选择器组件和读取选择器组件确定写入和读取数据的子存储体。进而可以实现存储体的充分利用，避免了存储体的资源浪费。
此外，通过设置写入/读取模式控制器，可以在写/读端口与子存储体之间形成多条写入/读取路径。进一步地，在写/读端口选择器根据读指针范围与多个子存储体的地址空间选择对应的上述写入/读取路径，可以通过配置不同数量的写端口和读端口，大幅度地增加存储深度。还可以更好地实现对多路数据的缓冲功能。
以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本公开中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离上述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (7)
1.一种可配置多端口的FIFO存储器，其特征在于，包括：
多个读端口和写端口；
存储体，所述存储体分为多个子存储体；
每个所述子存储体的一端与所述多个写端口连接，每个所述子存储体的另一端与所述多个读端口连接；
与所述写端口数量相匹配的多个写入选择器组件，所述多个写入选择器组件中的每个写入选择器组件设置到一个写端口和所述存储体之间，所述写入选择器组件用于确定数据写入的子存储体；
与所述读端口数量相匹配的多个读取选择器组件，所述多个读取选择器组件中的每个读取选择器组件设置到一个读端口和所述存储体之间，所述读取选择器组件用于确定数据读取的子存储体。
2.根据权利要求1所述的FIFO存储器，其特征在于，所述写入选择器组件包括写入模式控制器，所述写入模式控制器连接所述写端口和所述多个子存储体，所述写入模式控制器在所述写端口与每个所述子存储体之间形成多条写入路径，从而使该写端口的数据能够写入到多个所述子存储体。
3.根据权利要求2所述的FIFO存储器，其特征在于，所述读取选择器组件包括读取模式控制器，所述读取模式控制器连接所述读端口和所述多个子存储体，所述读取模式控制器在读端口与所述每个子存储体之间形成多条读取路径，从而使该读端口可以读取多个所述子存储体中的数据。
4.根据权利要求3所述的FIFO存储器，其特征在于，所述写入选择器组件还包括写端口选择器，所述写端口选择器的一端与所述多个写入选择器组件的写入模式控制器连接，所述写端口选择器的另一端连接所述多个子存储体，所述写端口选择器用于确定有效的写端口，以及根据写指针范围与所述多个子存储体的地址空间选择对应的所述写入路径，进而将数据写入对应的子存储体。
5.根据权利要求4所述的FIFO存储器，其特征在于，所述FIFO存储器还包括与所述多个子存储体数量相匹配的写状态模块，响应于所述写状态模块检测到对应的子存储体的地址空间未满时，发送写使能信号到所述写入模式控制器，允许所述写端口进行写入操作；响应于所述写状态模块检测到对应的子存储体的地址空间已满时，发送使能信号，禁止所述写端口的数据写入到该子存储体，以及，响应于检测到下一子存储体的地址空间未满时，发送写使能信号，将所述写端口的数据写入到该子存储体。
6.根据权利要求5所述的FIFO存储器，其特征在于，所述读取选择器组件包括读端口选择器，所述读端口选择器的一端与所述多个读取选择器组件的读取模式控制器连接，所述读端口选择器的另一端连接所述多个子存储体，所述读端口选择器用于确定有效的读端口，以及根据读指针选择对应的所述读取路径，进而读取对应的子存储体中的数据。
7.根据权利要求6所述的FIFO存储器，其特征在于，所述FIFO存储器还包括与所述多个子存储体数量相匹配的读状态模块，响应于所述读状态模块检测到对应的子存储体的地址空间未空时，发送读使能信号到所述读取模式控制器，允许所述读端口进行读取操作；响应于所述读状态模块检测到对应的子存储体的地址空间已空时，发送使能信号，禁止所述读端口读取该子存储体的数据，以及，响应于检测到下一子存储体的地址空间未空时，发送写使能信号，使所述读端口读取该存储体中的数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010735155.5A CN111897512A (zh) | 2020-07-28 | 2020-07-28 | 可配置多端口的fifo存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010735155.5A CN111897512A (zh) | 2020-07-28 | 2020-07-28 | 可配置多端口的fifo存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111897512A true CN111897512A (zh) | 2020-11-06 |
Family
ID=73190587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010735155.5A Pending CN111897512A (zh) | 2020-07-28 | 2020-07-28 | 可配置多端口的fifo存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111897512A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023029441A1 (zh) * | 2021-08-31 | 2023-03-09 | 深圳市中兴微电子技术有限公司 | 多口存储器的数据读写方法、装置、存储介质和电子设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833651A (en) * | 1986-07-24 | 1989-05-23 | National Semiconductor Corporation | High-speed, asynchronous, No-Fall-Through, first-in-first out memory with high data integrity |
| CN110096469A (zh) * | 2005-09-30 | 2019-08-06 | 考文森智财管理公司 | 多个独立的串行链接存储器 |
-
2020
- 2020-07-28 CN CN202010735155.5A patent/CN111897512A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833651A (en) * | 1986-07-24 | 1989-05-23 | National Semiconductor Corporation | High-speed, asynchronous, No-Fall-Through, first-in-first out memory with high data integrity |
| CN110096469A (zh) * | 2005-09-30 | 2019-08-06 | 考文森智财管理公司 | 多个独立的串行链接存储器 |
Non-Patent Citations (2)
| Title |
|---|
| 夏光辉;秦建军;王大成;: "基于FPGA的双CF卡数据采集系统设计", 电子设计工程, no. 04 * |
| 夏琴香;周思聪;王石子;秦学锋;: "高速大容量FIFO缓冲存储器设计", 微计算机信息, no. 35 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023029441A1 (zh) * | 2021-08-31 | 2023-03-09 | 深圳市中兴微电子技术有限公司 | 多口存储器的数据读写方法、装置、存储介质和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5261059A (en) | Crossbar interface for data communication network | |
| US6850485B2 (en) | Packet handler | |
| US8370558B2 (en) | Apparatus and method to merge and align data from distributed memory controllers | |
| US4482996A (en) | Five port module as a node in an asynchronous speed independent network of concurrent processors | |
| US8429314B2 (en) | FIFO system and operating method thereof | |
| US6728256B1 (en) | Shared buffer control device | |
| KR100308471B1 (ko) | Fifo메모리장치 | |
| CN111897512A (zh) | 可配置多端口的fifo存储器 | |
| US7945716B2 (en) | Serial buffer supporting virtual queue to physical memory mapping | |
| US20030167368A1 (en) | Transmission control circuit, reception control circuit, communications control circuit, and communications control unit | |
| EP0674411A1 (en) | Virtual interconnection memory especially for communication between terminals operating at different speeds | |
| US6314489B1 (en) | Methods and systems for storing cell data using a bank of cell buffers | |
| CN212364990U (zh) | 文件存储系统及智能设备 | |
| US5475644A (en) | Crosspoint memory | |
| US5875147A (en) | Address alignment system for semiconductor memory device | |
| JPH06284453A (ja) | Ａｔｍセルスイッチ | |
| JP4480678B2 (ja) | 半導体集積回路装置 | |
| JPH1065674A (ja) | Ａｔｍスイッチ | |
| KR100301168B1 (ko) | 공유 버퍼형 비동기 전송 모드 교환기 | |
| KR100219045B1 (ko) | 듀얼채널을 갖는 에프아이 에프오 장치 | |
| JP2001319470A (ja) | Ｆｉｆｏ回路 | |
| KR20000044353A (ko) | 비동기 전송 모드 교환기에서 스위치 포트 통합장칭 | |
| JP2005252953A (ja) | クロスバスイッチ及びネットワーク転送装置 | |
| JPH1051469A (ja) | Ａｔｍスイッチ | |
| KR20020055117A (ko) | 비동기전송모드에서의 업/다운 카운터 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |