CN111886857A

CN111886857A - 固态摄像器件

Info

Publication number: CN111886857A
Application number: CN201980019384.2A
Authority: CN
Inventors: 佐藤守; 加藤昭彦; 大池祐辅
Original assignee: Sony Semiconductor Solutions Corp
Current assignee: Sony Semiconductor Solutions Corp
Priority date: 2018-04-04
Filing date: 2019-01-10
Publication date: 2020-11-03
Anticipated expiration: 2039-01-10
Also published as: TWI797250B; WO2019193799A1; US20210144326A1; KR102673020B1; JP7316262B2; EP3780581B1; JPWO2019193799A1; TW201943261A; CN111886857B; DE112019001793T5; EP3780581A1; EP3780581A4; US20230041457A1; KR20200138737A; US11553148B2

Abstract

本发明提高了固态摄像器件中图像数据的图像质量，该固态摄像器件根据各对像素的浮动扩散区域之间的电位差读取信号。在本发明中，像素单元设置有多行，每行包括多个像素。每当经过了预定周期，读出行选择单元选择所述多行中的一行作为读取行，并使得所述读取行中的所述多个像素中的每个像素生成与光接收量相对应的信号电位。每当经过了预定周期，参考行选择单元从所述多行中选择与先前的行不同的行作为当前的参考行，并使得所述参考行中的所述多个像素中的每个生成预定参考电位。读出电路单元读取与所述信号电位与所述参考电位之间的差对应的电压信号。

Description

固态摄像器件

技术领域

本技术涉及固态摄像器件。更具体地，本技术涉及根据一对像素之间的电位差来读取信号的固态摄像器件。

背景技术

常规地，互补金属氧化物半导体(CMOS)图像传感器已经用于摄像器件等中。例如，已经提出了差分放大型CMOS图像传感器，其放大并读取有效像素和伪像素(dummy pixel)的各个浮动扩散区域之间的电位差(例如，参见专利文献1)。在此，有效像素是设置有光电二极管的像素，伪像素是未设置光电二极管的像素。在布置有效像素的区域周围将伪像素布置在伪行(dummy row)等中，并且每次选择有效像素行时都选择相同的伪行。然后，在选择的有效像素行和伪行中，读取与同一列中的有效像素和伪像素的相应的浮动扩散区域之间的电位差对应的信号。

引用列表

专利文献

专利文献1：日本专利申请公开第2008-271280号

发明内容

技术问题

在上述传统技术中，通过放大电位差，可以在例如暗处以高灵敏度读取图像数据。但是，由于每次读取有效像素行时都选择相同的伪行，因此在伪行中生成的固定图案噪声出现在所有有效像素行中，并且在图像数据中出现称为拖尾(streaking)的水平条纹。于是，存在由于拖尾等导致图像数据的图像质量劣化的问题。

鉴于这样的情况而作出了本技术，并且本技术的目的是改善根据一对像素的相应的浮动扩散区域之间的电位差来读取信号的固态摄像器件中的图像数据的图像质量。

技术问题的解决方案

为了解决上述问题而做出了本技术，并且本技术的第一方面是一种固态摄像器件，其包括：设置有多行的像素单元，每行包括多个像素；读出行选择单元，用于每当经过预定周期选择所述多行中的一行作为读出行，并使得所述读出行中的所述多个像素中的每个像素根据接收光量而产生信号电位；参考行选择单元，用于每当经过所述预定周期从所述多行中选择与先前的行不同的行作为当前的参考行，并使得所述参考行中的所述多个像素中的每个像素生成预定的参考电位；以及读出电路单元，用于根据所述信号电位与所述参考电位之间的差读取信号。这带来了读取与所述信号电位和所述参考电位之间的差相对应的信号的效果。

此外，在第一方面中，还可以包括用于生成预定的随机数的随机数生成单元，并且所述参考行选择单元可以基于所述随机数选择所述参考行。这带来了读取与所述随机参考行和所述参考行之间的差相对应的信号的效果。

此外，在第一方面中，所述多行可以包括有效像素行和伪像素行，所述有效像素行包括执行光电转换的有效像素，所述伪像素行包括不执行光电转换的伪像素，所述读出行选择单元可以选择一个所述有效像素行作为所述读出行，并且所述参考行选择单元可以选择一个所述伪像素行作为所述参考行。这带来了读取与所述伪行和所述读出行之间的差相对应的信号的效果。

此外，在第一方面中，所述多行可以包括有效像素行，所述有效像素行包括执行光电转换的有效像素，所述读出行选择单元可以选择所述有效像素行作为所述读出行，并且所述参考行选择单元可以从所述有效像素行中选择与所述读出行不同的行作为所述参考行。这带来了读取与所述读出行和不同于所述读出行的参考行之间的差相对应的信号的效果。

此外，在第一方面中，所述参考行选择单元可以选择在与预定方向垂直的方向上与所述读出行相邻的有效像素行作为所述参考行。这带来了读取与所述读出行和相邻于所述读出行的参考行之间的差相对应的信号的效果。

此外，在第一方面中，所述参考行选择单元可以选择在垂直于所述预定方向的方向上位于相对于所述读出行的预定相对位置处的所述有效像素行作为所述参考行。这带来了读取与所述读出行和位于相对于所述读出行的预定相对位置处的参考行之间的差相对应的信号的效果。

此外，在第一方面中，所述读出行选择单元可以选择一个所述有效像素行作为所述读出行，并且所述参考行选择单元可以选择在垂直于所述预定方向的方向上位于相对于所述读出行的预定相对位置处的所述有效像素行作为所述参考行。这带来了读取与所述有效像素行和一对参考行之间的差相对应的信号的效果。

此外，在第一方面中，所述读出行选择单元可以选择不共用电荷电压转换单元的一对所述有效像素行作为所述读出行，并且所述参考行选择单元可以选择两对所述有效像素行作为所述参考行，所述两对有效像素行中的每对共用所述电荷电压转换单元。这带来了读取与一对所述有效像素行和两对参考行之间的差相对应的信号的效果。

此外，在第一方面中，所述读出行选择单元可以选择不共用电荷电压转换单元的一对所述有效像素行作为所述读出行，并且所述参考行选择单元可以选择共用所述电荷电压转换单元的一对所述有效像素行作为所述参考行。这带来了读取与一对所述有效像素行和一对所述参考行之间的差相对应的信号的效果。

此外，在第一方面中，所述预定周期可以是水平同步信号的周期，并且每当经过了具有比所述水平同步信号的频率更低频率的预定的垂直同步信号的周期，所述参考行选择单元就可以选择与对应于先前所述读出行的所述参考行不同的行作为所述参考行。这带来了每当经过了垂直同步信号的周期就读取与不同于先前参考行的参考行和读出行之间的差相对应的信号的效果。

此外，在第一方面中，所述读出行中的所述多个像素中的每个像素可以包括读出侧放大晶体管，所述读出侧放大晶体管根据来自多个输入通道的输入信号中的各者而设置，并且所述读出侧放大晶体管放大经由采样保持电路输入的所述输入信号，所述参考行中的所述多个像素中的每个像素可以包括与所述读出侧放大晶体管中的各者配对的参考侧放大晶体管，并且可以针对所述读出侧放大晶体管一侧的采样保持电路，将所述读出侧放大晶体管的输出设定为负反馈，并且可以为所述参考侧放大晶体管一侧的采样保持电路设定任意电压。

此外，在第一方面中，所述多个像素中的每个像素可以包括：光电转换单元；传输晶体管，用于传输被所述光电转换单元光电转换的电荷；电荷电压转换单元，用于将由所述传输晶体管传输的电荷转换为电压信号；以及复位晶体管，用于复位所述电荷电压转换单元。

此外，在第一方面中，所述多个像素中的每个像素还可以包括选择所述像素的选择晶体管，并且所述选择晶体管可以选择任意一对读出像素和参考像素，所述读出像素包含所述读出侧放大晶体管，所述参考像素包含所述参考侧放大晶体管。

此外，在第一方面中，可以以列为单位读取包含所述参考侧放大晶体管的参考像素。

此外，在第一方面中，在包含所述参考侧放大晶体管的参考像素中，所述传输晶体管和所述电荷电压转换单元可以被构造为与累积并读取信号的有效像素相同。

此外，在第一方面中，所述多个像素中的每个像素均能够进行源极跟随器型读出，并且所述读出电路单元还能够包括切换单元，所述切换单元在所述源极跟随器型读出和差分放大读出之间进行切换。

此外，在第一方面中，所述读出电路单元还可以包括切换单元，所述切换单元切换包含所述读出侧放大晶体管的读出像素和包含所述参考侧放大晶体管的参考像素。

此外，在第一方面中，所述读出电路单元在根据与所述参考侧放大晶体管构成的差分对读取经由所述传输晶体管被所述读出侧放大晶体管读取的信号之后，可以互补地切换所述读出侧放大晶体管和参考侧放大晶体管之间的布线连接，并且所述读出电路单元根据与切换前的所述读出侧放大晶体管构成的差分对读取经由所述传输晶体管被切换前的所述参考侧放大晶体管读取的信号。

此外，在第一方面中，所述切换单元可以将累积并读取信号的有效像素附近的有效像素设置为包含所述参考侧放大晶体管的所述参考像素。

此外，在第一方面中，在多个所述参考侧放大晶体管中，全部或一些所述多个参考侧放大晶体管的源极侧、漏极侧或源极侧和漏极侧二者可以被布线连接。

此外，在第一方面中，所述读出行中的所述多个像素中的每个像素可以包含读出侧放大晶体管，所述读出侧放大晶体管根据来自多个输入通道的输入信号的各者而设置，并且所述读出侧放大晶体管放大经由采样保持电路输入的所述输入信号，所述参考行中的所述多个像素中的各者可以包括与所述读出侧放大晶体管的各者配对的参考侧放大晶体管，并且在多个所述参考侧放大晶体管中，全部或一些所述多个参考侧放大晶体管的源极侧、漏极侧或源极侧和漏极侧二者可以通过布线连接。

此外，在第一方面中，所述输入通道可以被包括在以矩阵方式二维地布置在像素阵列单元中的像素中，并且所述多个像素的各者可以包括：光电转换单元；传输晶体管，用于传输被所述光电转换单元光电转换的电荷；电荷电压转换单元，用于将由所述传输晶体管传输的电荷转换为电压信号，以及复位晶体管，用于复位所述电荷电压转换单元。

此外，在第一方面中，各所述像素还可以包括用于选择所述像素的选择晶体管，并且所述选择晶体管可以选择任意一对读出像素和参考像素，所述读出像素包括所述读出侧放大晶体管，所述参考像素包括所述参考侧放大晶体管。

此外，在第一方面中，可以以列为单位读取包含所述参考侧放大晶体管的参考像素，并且通过布线与所述参考侧放大晶体管连接的所述参考像素的数量可以等于或者小于包含所述读出侧放大晶体管的读出像素的数量。

此外，在第一方面中，所述多个像素中的各者均能够进行源极跟随器型读出，并且所述读出电路单元还可以包括用于在所述源极跟随器型读出和差分放大读出之间切换的切换单元。

此外，在第一方面中，所述固态摄像器件在根据与所述参考侧放大晶体管构成的差分对读取经由所述读出侧放大晶体管读取的信号之后，可以互补地切换所述读出侧放大晶体管与所述参考侧放大晶体管之间的布线连接，并且所述固态摄像器件根据与切换前的所述读出侧放大晶体管构成的差分对读取经由所述传输晶体管被切换前的所述参考侧放大晶体管读取的信号。

此外，在第一方面中，所述输入信号可以经由采样保持电路被输入至所述读出侧放大晶体管和所述参考侧放大晶体管，可以针对所述读出侧放大晶体管一侧的所述采样保持电路将所述差分放大电路的输出设置为负反馈，并且可以为所述参考侧放大晶体管一侧的所述采样保持电路设置任意电压。

此外，在第一方面中，所述读出电路单元还可以包括开关，所述开关用于在导通状态下通过布线连接全部或一些的所述多个参考侧放大晶体管的源极侧、漏极侧或源极侧和漏极侧二者。这带来了如下效果：通过开关的控制，全部或一些放大晶体管的源极侧、漏极侧或源极侧和漏极侧两者通过布线连接

此外，本技术的第二方面是一种固态摄像器件，其包括：像素单元，其设置有均被构造为执行光电转换的多个有效像素以及均被结构为不执行光电转换的多个遮光行；有效像素行选择单元，用于将所述多个有效像素中的一对有效像素之中的一个设置为读出有效像素，并使所述读出有效像素根据接收到的光量产生电位，并且所述有效像素行选择单元将所述一对有效像素之中的另一个设置为参考有效像素，并使所述参考有效像素产生预定电位；遮光像素行选择单元，用于将所述多个遮光像素中的一对遮光像素之中的一个设置为读出遮光像素，并使所述读出遮光像素根据暗电流产生电位，并且将所述一对有效像素之中的另一个设置为参考遮光像素，并使所述参考遮光像素产生预定电位；以及读出电路，用于根据所述读出有效像素的电位与通过对所述参考有效像素的电位和所述参考遮光像素的电位取平均值而获得的平均化电位之间的差读取信号，并根据所述读出遮光像素与所述平均化电位之间的差读取信号。这带来了如下效果：读取与读出遮光像素的电位和平均化电位之间的差相对应的信号。

本发明的有益效果

根据本技术，根据一对像素的相应的浮动扩散区域之间的电位差读取信号的固态摄像器件在改善图像数据的图像质量方面表现出优异效果。注意，这里所述的效果不一定是限制性的，且可以呈现出说明书所述的任何效果。

附图说明

图1是示出源极跟随器读出结构中的噪声发生部分的电路图。

图2是示出没有像素共用的情况下的构造的电路图。

图3是示出像素共用的情况下的结构的电路图。

图4是示出差分型放大读出结构中的噪声发生部分的电路图。

图5是示出复位馈通(reset feedthrough)和差分工作点的问题的图。

图6是示出应用了本技术的固态摄像器件的实施例的结构示例的图。

图7是示出像素的结构示例的电路图。

图8是示出根据第一实施例的差分像素读出电路的结构示例的电路图。

图9是示出构成差分像素读出电路的驱动像素的示例的时序图。

图10是示出在同一行中布置读出像素和参考像素的情况下的结构的电路图。

图11是示出在同一列中布置读出像素和参考像素的情况下的结构的电路图。

图12是示出在读出像素和参考像素彼此靠近但布置在不同的行和列中的情况下的结构的电路图。

图13是示出在每列仅布置用于参考的像素的情况下的结构的电路图。

图14是示出在每列仅布置用于参考的伪像素的情况下的结构的电路图。

图15是示出使用共源共栅电流镜电路的结构的电路图。

图16是示出其中读出像素和参考像素能够进行切换的结构的电路图。

图17是示出其中读出像素和参考像素能够进行切换的结构的电路图。

图18是示出可以在读出像素和参考像素之间切换的驱动像素的示例的时序图。

图19是示出切换到SF模式的像素的结构的电路图。

图20是示出切换到差分模式的像素的结构的电路图。

图21是示出切换到差分模式的像素的结构的电路图。

图22是示出切换至SF模式的驱动像素的示例的时序图。

图23是示出切换至差分模式的驱动像素的示例的时序图。

图24是用于描述通过采用第一实施例而获得的效果的图。

图25是示出根据第二实施例的像素读出电路的结构示例的电路图。

图26是示出差分模式下的像素读出电路的结构示例的电路图。

图27是示出差分模式下的像素读出电路的结构示例的电路图。

图28是示出SF模式下的像素读出电路的结构示例的电路图。

图29是示出切换至差分模式的驱动像素的示例的时序图。

图30是示出切换至SF模式的驱动像素的示例的时序图。

图31是示出在差分模式下在读出像素和参考像素的数量不同的情况下的结构的电路图。

图32是用于描述通过采用第二实施例而获得的效果的图。

图33是示出根据本技术的第三实施例的在差分模式下的读出像素和参考像素之间的位置关系的示例的图。

图34是示出根据本技术的第三实施例的在读出像素与参考像素彼此不相邻的情况下的读出像素与参考像素之间的位置关系的示例的图。

图35是示出根据本技术的第三实施例的在读出像素和参考像素在行方向上彼此相邻的情况下的读出像素和参考像素之间的位置关系的示例的图。

图36是示出根据本技术的第三实施例的读出像素与参考像素之间的位置关系的不同示例的图。

图37是示出根据本技术的第四实施例的像素的结构示例的图。

图38是示出根据本技术的第四实施例的在差分模式下的读出像素和参考像素之间的位置关系的示例的图。

图39是示出根据本技术的第五实施例的列读出电路单元的结构示例的框图。

图40是示出根据本技术的第五实施例的单位读出电路的结构示例的电路图。

图41是示出根据本技术的第五实施例的读出像素与参考像素之间的位置关系的示例的图。

图42是示出根据本技术的第六实施例的单位读出电路的结构示例的电路图。

图43是示出根据本技术的第六实施例的读出像素和参考像素之间的位置关系的示例的图。

图44是示出根据本技术的第七实施例的读出像素和参考像素之间的位置关系的示例的图。

图45是示出根据本技术的第八实施例的固态摄像器件的示例的图。

图46是示出根据本技术的第八实施例的读出像素和参考像素之间的位置关系的示例的图。

图47是示出根据本技术的第八实施例的以帧为单位的读出像素和参考像素之间的位置关系的示例的图。

图48是示出根据本技术的第九实施例的以帧为单位的读出像素和参考像素之间的位置关系的示例的图。

图49是示出根据本技术的第十实施例的CMOS图像传感器的示例的图。

图50是示出根据本技术的第十实施例的单位读出电路的结构示例的电路图。

图51是示出根据本技术的第十实施例的列信号处理单元的结构示例的框图。

图52是示出根据本技术的第十实施例的添加有水平信号线的单位读出电路的结构示例的电路图。

图53是示出可应用本技术的层叠型固态摄像器件的结构示例的图。

图54是示出包括应用了本技术的固态摄像器件的电子器件的结构示例的框图。

图55是示出应用本技术的固态摄像器件的使用示例的图。

图56是示出车辆控制系统的示意性结构的示例的框图。

图57是示出车外信息检测单元和摄像单元的安装位置的示例的说明图。

具体实施方式

在下文中，将说明用于实施本技术的形式(以下，被称为实施例)。并且将以下面的顺序进行说明。

1.本技术的概要

2.固态摄像器件的结构

3.第一实施例：通过外部施加和负反馈设定复位电压的结构

4.第二实施例：参考侧放大晶体管水平连接的结构

5.第三实施例：选择有效像素行作为参考行的示例

6.第四实施例：一次读取一行并选择一个FD行作为参考行的示例

7.第五实施例：一次读取两行并选择一对FD行作为参考行的示例

8.第六实施例：一次读取两行并选择一个FD行作为参考行的示例

9.第七实施例：选择伪行作为参考行的示例

10.第八实施例：选择与先前的伪行不同的伪行作为参考行的示例

11.第九实施例：选择与先前的有效像素行不同的有效像素行作为参考行的示例

12.第十实施例：校正黑电平偏移的示例

13.变形例

14.电子器件的结构

15.固态摄像器件的使用示例

16.移动体的应用示例

<1.本技术的概要>

在CMOS图像传感器中，在像素阵列单元中以矩阵方式二维地布置的每个单位像素(以下也称为像素)包括：作为光电转换单元的光电二极管(PD)、用于将由光电二极管光电转换的电子转换成电压的浮动扩散区域(FD)、以及具有在浮动扩散区域(FD)中获得的电压作为栅极输入的放大晶体管，并且通常使用该放大晶体管的源极跟随器电路执行读取(以下称为源极跟随器型读出)。

同时，尽管像素具有相似的结构，但是存在通过源极接地电路执行读取的结构，或者存在通过差分放大电路执行读取的结构(以下称为差分放大读出)(例如，参见上述专利文献1)。

顺便提及地，在像素中，根据FD节点的寄生电容，以每个电子的电压转换效率(μV/e-)将光电二极管中产生的电子转换成电压。通过放大晶体管从二维地布置在像素阵列单元中的像素读取FD节点的根据信号电子的数量的电压幅值ΔVfd。

此时，噪声被叠加在读取信号上。噪声的主要来源包括例如图1中所示的那些。

即，存在由像素900中的放大晶体管914产生的噪声Vn_pix(μVrms)，由例如用于放大通过垂直信号线(VSL)922从二维布置的像素读取的电压的模拟电路(模拟前端(AFE))931产生的噪声Vn_afe(μVrms)，以及由模拟数字转换器(ADC)932产生的噪声Vn_adc(μVrms)。

在下面的说明中，噪声Vn_pix被定义为被输入并转换为在FD节点处生成的电压噪声的噪声，噪声Vn_afe被定义为转换为在垂直信号线922中生成的电压噪声的噪声，噪声Vn_adc被定义为转换为在模数转换电路932的输入节点处生成的噪声的噪声。

在源极跟随器读出结构中，垂直信号线(VSL)922的电压幅值ΔVvsl的增益Asf是FD节点的电压幅值ΔVfd的0.8至1.0倍。因此，满足以下表达式(1)的关系。

ΔVvsl＝Asf×ΔVfd...(1)

在此，FD节点处的电子-电压转换效率(μV/e-)为ηfd。即，在垂直信号线922中的电子-电压转换效率(μV/e-)为ηvsl的情况下，满足以下表达式(2)的关系。

ηvsl＝Asf×ηfd...(2)

此外，在信号电子的数目为Nsig_e的情况下，可以表示为下面表达式(3)的关系。

ΔVvsl＝ηvsl×Nsig_e＝ηfd×Asf×Nsig_e...(3)

注意，在此，为简单起见，当将叠加在AD转换输出上的噪声转换为在垂直信号线922中生成的电压噪声时，假设模拟电路(AFE)931不执行电压放大，即增益为1倍，并获得Vn_total(μVrms)，则噪声变为Vn_adc、Vn_afe和Afd×Vn_pix的和(均方根)。

这表示由于电子数量Nsige，Vn_total噪声被叠加在VSL信号振幅ΔVvsl上。在此，从图像质量的角度来看，在一定数量的信号电子上叠加多少噪声是很重要，因此当将噪声转换为FD节点处的电子数量时(单位：e-rms)，满足以下表达式(4)。

[数.1]

注意，在表达式(4)中，由于从上述表达式(2)获得ηvsl＝Asf×ηfd的关系，所以可以通过增大Asf来减小Vn_adc和Vn_afe的影响。此外，可以通过增大ηfd来减小Vn_adc、Vn_afe和Vn_pix的影响。

Asf是如上所述的源极跟随器电路的电压增益，并且通常为0.8至1.0，并且逻辑上为1.0或更小。因此，难以改进。Ηfd是根据从FD节点看到的总寄生电容Cfd确定的，并且满足以下表达式(5)的关系。

ηfd＝e/Cfd...(5)

注意，在表达式(5)中，e表示电子含量，并且是1.602×10^-19库伦的常数。为了减小噪声而减小电容，存在着物理限制。此外，如果采用多个像素共用晶体管的结构以减小像素间距，则Cfd变大并且变得更加难以增大ηfd。

注意，作为布置在像素阵列单元中的像素的示例，图2示出了在像素900-11、900-12、900-21和900-22之间不进行像素共用并且在各个像素中独立地读取信号的情况的结构。

此外，图3示出了如下结构：四个像素900-11、900-12、900-21和900-22之间进行像素共用，并且像素900-11的浮动扩散区域(FD)921和放大晶体管914被其它像素使用的情况的结构。

如上所述，在源极跟随器读出构造中，Asf的值约为1倍，因此如果不能在微小像素中增大ηfd，则无法将ηvsl设计得较大，并因此无法降低噪声。

同时，差分型放大读出具有例如图4所示的结构。

即，在差分型放大读出结构中，垂直信号线(VSL)922的电压幅值ΔVvsl的增益Adif是根据具有VSL节点的寄生电容Cgd确定的，该寄生电容是FD节点的寄生电容Cfd的一部分。注意，Cgd不仅可以包括晶体管的寄生电容，而且还可以包括作为用于调节增益Adif的布线电容等而故意添加的电容。

在这种差分型放大读出结构中，在差分放大电路的开环增益为Av的情况下，满足以下表达式(6)的关系。

ηvsl＝e/{Cgd+Cfd/Av}...(6)

类似地，当将差分型放大读出结构中的总噪声转换为FD节点处的电子数量时，满足以下表达式(7)的关系。

[数.2]

从表达式(7)的关系式可以明显看出，能够通过增大ηvsl和ηfd来降低噪声。

这里，当比较图1中的源极跟随器读出构造的表达式(4)和图4中的差分型放大读出结构的表达式(7)时，可以如下讨论Vn_adc和Vn_afe。

即，在表达式(4)中，根据表达式(2)，ηvsl具有ηvsl＝Asf×ηfd的关系。另外，由于Asf最大为1.0，因此，以下表达式(8)的关系成立。

ηvsl≤ηfd＝e/Cfd...(8)

同时，在表达式(7)中，根据表达式(6)，ηvsl具有ηvsl＝e/{Cgd+Cfd/Av}的关系。此外，由于Av通常为几十至数百，因此能够抑制Cfd的影响，并建立以下表达式(9)的关系。

ηvsl≈e/Cgd...(9)

如上所述，在源极跟随器读出结构中，在根据表达式(8)的关系难以降低Cfd的情况下，没有办法增大ηvsl。

相反，在差分型放大读出结构中，Cgd是Cfd的一部分且因此在表达式(9)的关系中具有比Cfd更小的值，并且如图4所示，Cgd是寄生在放大晶体管914上的电容。因此，即使在采用多个像素共用晶体管的结构(图3)的情况下，也不会阻碍电容的减小。

即，差分型放大读出结构相比于源极跟随器读出构造能够具有更大的ηvsl值，这在噪声方面是有利的。然而，常规的差分型放大读出结构有两个问题。

首先，需要将作为参考电位的初始FD电位设置为能够使来自诸如光电二极管(PD)的光电转换单元911的电荷被传输的电压，并且为了读取足够的信号电荷，需要设置能够确保振幅动态的电压。

在图4所示的电路结构中，较高的初始FD电位对于传输电荷更有利，并且可以传输较大的信号电荷。另一方面，较低的初始FD电位能具有较大的输出电压幅值。注意，在作为光电转换单元911的光电二极管(PD)具有相反的极性的情况下，设置相反的电位是有利的。

因此，重要的是设置初始FD电位，在该FD电位处可以传输来自光电转换单元911的电荷，并且可以使像素输出电压的振幅大。

然而，在差分放大电路中，由于放大增益高，因此由于元件特性、电源、温度等的变化而放大了输入信号的变化。结果，输出信号的大变化成为了问题。特别地，当在复位时输入大的输入信号时，复位的输出电平超出可读电压范围并且变得不稳定。

这里，上述专利文献1公开了针对每个像素通过将输出电平反馈回复位时的输入并确定初始FD电位来抑制元件特性、电源、温度等的变化。根据电流晶体管、读取晶体管和负载MOS晶体管的导通电阻的比例来确定复位时的浮动扩散区域(FD)的电位水平。然后，当这些晶体管的尺寸和驱动电流确定时，电位电平几乎是唯一确定的。

特别地，读取晶体管是布置在构成像素阵列单元的像素中的晶体管，并且难以自由地调节其尺寸，且通常难以控制为了既实现来自光电二极管的电荷传输又实现像素的输出电压的幅值而设定的初始FD电位。

同时，如图5A所示，在差分放大读出中，当完成复位操作并且根据驱动信号RST使复位晶体管913截止时，FD电位和VSL电位具有如图5B所示的关系。

即，当复位晶体管913截止时，浮动扩散区域(FD)921与外部布线电断开并且变为浮动状态(浮动状态)。浮动扩散区域(FD)921的FD电位主要通过与复位晶体管913的栅级电极的电容耦合而被向下推至低电平侧。当复位晶体管913在导通状态和截止状态之间切换时，FD电位的变化量ΔV被称为复位馈通FD。

然后，在差分放大读出的情况下，当读出侧和参考侧的复位馈通量明显不同时，它们的差被放大到增益倍数并输出到垂直信号线(VSL)922。因此，输出电平超出了可读电压范围，并且初始信号电平变得不稳定。

如上所述，在差分型放大读出结构中，在实现高转换效率(放大因子)的同时，不仅需要抑制由于复位馈通而导致的复位电平的可读范围的超出，而且还需要确定最佳的初始FD电位。这是第一个问题。

第二，在差分型放大读出结构中，由于在差分对的参考侧增加了晶体管，最终的噪声总和变大了像素中的放大晶体管产生的噪声量。

这里，着眼于噪声Vn_pix，在图1的源极跟随器读出构造中的表达式(4)和图4的差分型放大读出结构中的表达式(7)二者中，ηfd均变为e/Cfd，因此ηfd没有差异。

然而，在图4的差分型放大读出结构中，参考侧放大晶体管产生的噪声也被叠加。因此，噪声相应地加倍。如上所述，差分型放大读出结构在噪声方面是不利的，因为与源极跟随器读出构造相比，Vn_pix分量作为总噪声被翻倍了。这是第二个问题。

根据本公开的技术(本技术)提出了用于解决这种第一个问题和第二个问题的装置。

即，对于第一个问题，在差分型放大读出结构中采用如下结构：其中，在外部施加参考像素的复位电压，并且从垂直信号线负反馈读出像素的复位电压。因此，不仅抑制了由于复位馈通而引起的复位电平的可读范围的超出，而且在实现高转换效率(放大因子)的同时，将复位时的读出像素的FD电位控制为期望值。

此外，对于第二个问题，在差分型放大读出结构中，参考像素的放大晶体管的源极侧、漏极侧或源极侧和漏极侧的节点连接(通过布线连接)在像素阵列单元的列之间，从而在实现高转换效率(放大因子)的同时抑制噪声的增加。

在下文中，将参照第一实施例和第二实施例描述本技术的具体内容。即，将第一实施例描述为用于解决第一问题的第一装置，并且将第二实施例描述为用于解决第二问题的第二装置。

注意，用于解决第一问题的第一装置和用于解决第二问题的第二装置可以仅单独地通过相应的装置解决问题，或者可以将一个装置与另一个装置组合。

即，通过将第一装置与第二装置组合，不仅可以解决第一问题，而且可以解决第二问题，结果，能够获得两种效果。类似地，通过将第二装置与第一装置组合，也可以解决第一问题，结果，能够获得两种效果。

<2.固态摄像器件的结构>

(固态摄像器件的结构示例)

图6中的CMOS图像传感器10是使用互补金属氧化物半导体(CMOS)的固态摄像器件的示例。CMOS图像传感器10经由光学透镜系统(未示出)从物体吸收入射光(图像光)，将在成像表面上成像的入射光量转换为基于像素的电信号，并输出电信号作为像素信号。

在图6中，CMOS图像传感器10包括：像素阵列单元11、垂直驱动单元12、列读出电路单元13、列信号处理单元14、水平驱动单元15、系统控制单元16、信号处理单元17和数据存储单元18。

像素阵列单元11、垂直驱动单元12、列读出电路单元13、列信号处理单元14、水平驱动单元15、系统控制单元16、信号处理单元17和数据存储单元18形成在同一半导体基板(芯片)上或形成在多个电连接的层叠半导体基板(芯片)上。

在该像素阵列单元11中，分别包括光电转换单元(例如，光电二极管)的单位像素(像素)以矩阵方式二维地布置，该光电转换单元能够根据入射光量光电转换并累积电荷量，并输出电荷量作为信号。

注意，除了有效像素(有效像素)之外，像素阵列单元11还可以包括以矩阵方式二维地布置伪像素和遮光像素的区域，所述伪像素具有不包括用于进行光电转换的光电二极管的结构，并且遮光像素除了使受光表面免受来自外部的光入射之外，与有效像素等效。

此外，在以下说明中，可以将根据入射光量的电荷量的光电荷简单地描述为“电荷”，并且可以将单位像素简单地描述为“像素”。

此外，在像素阵列单元11中，相对于矩阵方式的像素阵列，在图6中的左右方向(像素行的像素阵列方向)上为每行形成一条驱动线31，并且在图6中的上下方向(像素列的像素阵列方向)上为每列形成垂直像素布线32。像素驱动线31的一端连接至与垂直驱动单元12的每一行相对应的输出端。

列读出电路单元13至少包括：针对每列向像素阵列单元11中的被选择行的像素提供恒定的电流的电路、构成高增益放大器的电流镜电路、以及读出模式转换开关。列读出电路单元13在像素阵列单元11的被选择的像素中的晶体管一起构成放大器，并将光电荷信号转换为电压信号，并将该电压信号输出至垂直像素布线32。

垂直驱动单元12是由移位寄存器、地址解码器等构成的像素驱动单元，并且同时驱动像素阵列单元11的所有像素或者以行为单位驱动像素阵列单元11的像素等。尽管未示出垂直驱动单元12的具体结构，但是垂直驱动单元12具有包括读出扫描系统、扫出扫描系统或批量扫出以及批量传输等结构。

读出扫描系统以行为基础依次地选择并扫描像素阵列单元11的像素，以便从像素读取信号。在行驱动(滚动快门操作)的情况下，为了进行扫出，在比读出扫描系统进行的读出扫描提前了快门速度时间处执行扫出扫描。

此外，在全局曝光(全局快门操作)的情况下，在比批量传输提前了快门速度时间处执行批量扫出。通过该扫出，从读取行上的像素的光电转换元件扫除(复位)了不必要的电荷。然后，通过扫出(复位)不必要的电荷，执行所谓的电子快门操作。

在此，电子快门操作是指丢弃先前累积在光电转换元件中的不必要的光电荷并开始新的曝光(开始光电荷的累积)的操作。由读出扫描系统的读取操作读取的信号对应于在先前的读出操作或电子快门操作入射的光量或者紧接着先前的读出操作或电子快门操作之后入射的光量。

在行驱动的情况下，从前一个读出操作的读出时刻或者从电子快门操作的扫出时刻到当前的读出操作的读出时刻的周期是像素中的光电荷的累积时间(曝光时间)。在全局曝光的情况下，从批量扫出到批量传输的时间是累积时间(曝光时间)。

从被垂直驱动单元12选择性扫描的像素行中的每个像素输出的像素信号通过每个垂直像素布线32被提供给列信号处理单元14。对于像素阵列单元11的每个像素列，列信号处理单元14对通过垂直像素布线32从被选择行中的每个像素输出的像素信号执行预定的信号处理，并且在信号处理之后临时存储像素信号。

具体地，列信号处理单元14至少执行例如相关双采样(CDS)处理等噪声去除处理作为信号处理。例如，列信号处理单元14进行的CDS处理去除了复位噪声以及诸如放大晶体管的阈值变化之类的像素特有的固定图案噪声。注意，除了噪声去除处理之外，列信号处理单元14例如还可以具有模拟-数字(AD)转换功能，并且输出信号电平作为数字信号。

水平驱动单元15由移位寄存器、地址解码器等构成，并依次选择与列信号处理单元14的像素列相对应的单元电路。通过水平驱动单元15的选择性扫描，在列信号处理单元14中处理的像素信号被顺序地输出到信号处理单元17。

系统控制单元16由产生各种时序信号等的时序生成器构成，并基于时序生成器产生的各种时序信号来驱动和控制垂直驱动单元12、列信号处理单元14和水平驱动单元15等。

CMOS图像传感器10还包括信号处理单元17和数据存储单元18。信号处理单元17至少具有加处理功能，并且对从列信号处理单元14输出的像素信号执行诸如加法处理等各种信号处理。数据存储单元18将信号处理所需的数据临时地存储在信号处理单元17中。

信号处理单元17和数据存储单元18的处理可以由设置在与CMOS图像传感器10不同的基板上的外部信号处理单元来执行，或可以由例如数字信号处理器(DSP)来执行，或者可以通过软件来执行；或者可以将信号处理单元17和数据存储单元18安装在与CMOS图像传感器10相同的基板上。

(像素的结构示例)

接下来，将参考图7描述在图6中的像素阵列单元11中以矩阵方式二维布置的像素100之一的电路结构示例。

在图7中，像素100包括光电转换单元111、传输晶体管112、复位晶体管113、放大晶体管114和选择晶体管115。此外，在像素100中，形成有浮动扩散区域(FD)121。

此外，在像素100中，接线有作为一端连接至垂直驱动单元12的垂直驱动线31的SEL驱动线、RST驱动线和TRG驱动线，以及作为一端连接至列读出电路单元13的垂直像素布线32的垂直信号线22、垂直复位输入线61和垂直电流供给线62。

用作光电转换单元111的光电二极管的阳极接地，并且光电二极管的阴极连接至传输晶体管112的源极。传输晶体管112的漏极连接至复位晶体管113和放大晶体管114的栅极，并且连接点构成浮动扩散区域(FD)121。

此外，复位晶体管113的漏极连接至垂直复位输入线61，并且放大晶体管114的源极连接至垂直电流供给线62。放大晶体管114的漏极连接至选择晶体管115的源极，并且选择晶体管115的漏极连接至垂直信号线(VSL)22。

传输晶体管112的栅极、复位晶体管113的栅极和选择晶体管15的栅极经由像素驱动线31(TRG驱动线、RST驱动线、和SEL驱动线)连接至垂直驱动单元12(图6)，并且作为驱动信号的脉冲分别被提供至这些栅极。

接下来，将描述图7所示的像素100的基本功能。

复位晶体管113根据从垂直驱动单元12(图6)提供的驱动信号RST来导通和截止累积在浮动扩散区域(FD)121中的电荷的排出。

例如，当高(H)电平驱动信号RST被提供给复位晶体管113时，浮动扩散区域(FD)121被钳位至通过垂直复位输入线61施加的电压，并且复位晶体管113排出(复位)浮动扩散区域(FD)121中累积的电荷。此外，当将低(L)电平驱动信号RST被提供给复位晶体管113时，浮动扩散区域(FD)121与垂直复位输入线61电断开并进入浮动状态。

同时，光电转换单元111对入射光进行光电转换，从而根据入射的光量产生电荷并累积电荷。传输晶体管112根据从垂直驱动单元12(图6)提供的驱动信号TRG来导通和截止从光电转换单元111到浮动扩散区域(FD)121的电荷传输。

例如，当提供H电平驱动信号TRG时，传输晶体管112将在光电转换单元111中累积的电荷传输到浮动扩散区域(FD)121，并且在提供L电平驱动信号TRG时停止传输电荷。注意，光电转换的电荷累积在光电转换单元111中，而传输晶体管112停止将电荷传输到浮动扩散区域(FD)121。

浮动扩散区域(FD)121具有累积从光电转换单元111经由传输晶体管112传输的电荷的功能，并且根据复位晶体管113截止时的浮动状态下的累积电荷量来调制浮动扩散区域(FD)121的电位。

放大晶体管114用作放大器，连接至栅极的浮动扩散区域(FD)121的电位变化用作该放大器的输入信号，并且放大晶体管114经由选择晶体管115将输出电压信号输出到垂直信号线22。

选择晶体管115根据从垂直驱动单元12(图6)提供的驱动信号SEL来导通和截止从放大晶体管114到垂直信号线22的电压信号的输出。

例如，当提供H电平驱动信号SEL时，选择晶体管115将电压信号输出到垂直信号线22，并且当提供L电平驱动信号SEL时，停止电压信号的输出。从而，在连接有多个像素100的垂直信号线22中，能够仅取出所选像素100的输出。

如上所述，根据从垂直驱动单元12(图6)提供的驱动信号(TRG、RST和SEL)来驱动像素100。

<3.第一实施例>

接下来，作为第一实施例，将参考图8至图24说明通过差分放大读出来实现高转换效率(放大因子)的结构，该结构不仅能够抑制由于复位馈通而导致的复位电平的可读范围的超出，而且能够将复位时的读出像素的FD电位控制为期望值。

(差分像素读出电路的结构示例)

在图8中，差分像素读出电路50包括用于读取信号电荷的读出像素100S、用于在没有信号电荷的情况下提供参考电压的参考像素100R、包括PMOS晶体管的电流镜电路51，以及用于向像素提供恒定电流的负载MOS电路52。

除了诸如光电二极管(PD)的光电转换单元111S之外，读出像素100S还包括例如传输晶体管112S、复位晶体管113S、放大晶体管114S和选择晶体管115S四个像素晶体管。

作为光电转换单元111S的光电二极管的一端的阳极电极接地，并且作为光电二极管的另一端的阴极电极与传输晶体管112S的源极连接。传输晶体管112S的漏极连接至复位晶体管113S的源极和放大晶体管114S的栅极，并且连接点构成浮动扩散区域(FD)121S。

复位晶体管113S的漏极连接至读出侧垂直复位输入线61S。放大晶体管114S的源极连接至读出侧垂直电流供给线62S。放大晶体管114S的漏极连接至选择晶体管115S的源极，并且选择晶体管115S的漏极连接至读出侧垂直信号线22S。

传输晶体管112S的栅极、复位晶体管113S的栅极和选择晶体管115S的栅极经由像素驱动线31(图6)连接至垂直驱动单元12(图6)，并且分别提供有作为驱动信号的脉冲(TRG1、RST1和SEL1)。

这里，读出侧垂直信号线22S连接至读出侧垂直复位输入线61S，电流镜电路51的读出侧PMOS晶体管511S的漏极、以及差分像素读出电路50的输出端子53。

此外，读出侧垂直复位输入线61S连接至读出侧垂直信号线22S，并且连接至所选读出像素100S的浮动扩散区域121S，即，连接至放大晶体管114S的输入端。当复位晶体管113S导通时，差分像素读出电路50的输出信号被负反馈。

除了诸如光电二极管(PD)等光电转换单元111R之外，参考像素100R还包括例如传输晶体管112R、复位晶体管113R、放大晶体管114R和选择晶体管115R四个像素晶体管。

作为光电转换单元111R的光电二极管的一端的阳极电极接地，并且作为光电二极管的另一端的阴极电极与传输晶体管112R的源极连接。传输晶体管112R的漏极连接至复位晶体管113R的源极和放大晶体管114R的栅极，并且连接点构成浮动扩散区域(FD)121R。

复位晶体管113R的漏极连接至参考侧垂直复位输入线61R。放大晶体管114R的源极连接至参考侧垂直电流供给线62R。放大晶体管114R的漏极连接至选择晶体管115R的源极，并且选择晶体管115R的漏极连接至参考侧垂直信号线22R。

传输晶体管112R的栅极、复位晶体管113R的栅极和选择晶体管115R的栅极经由像素驱动线31(图6)连接至垂直驱动单元12(图6)，并且分别被提供有作为驱动信号的脉冲(TRG2、RST2和SEL2)。

这里，参考侧垂直信号线22R连接至电流镜电路51的参考侧PMOS晶体管511R的漏极和栅极以及读出侧PMOS晶体管511S的栅极。

此外，参考侧垂直复位输入线61R连接至电源Vrst。在复位时，任意的输入电压信号通过参考侧垂直复位输入线61R被施加到被选择的参考像素100R的浮动扩散区域121R，即，施加到放大晶体管114R的输入端子。

读出侧垂直电流供给线62S和参考侧垂直电流供给线62R在连接点(Vcom)处彼此连接，然后连接至作为恒定电流源的负载MOS电路52。

在具有以上结构的差分像素读出电路50中，读出像素100S的放大晶体管114S和参考像素100R的放大晶体管114R构成差分放大器(差分放大电路)，从而根据读出像素100S的光电转换单元111S中检测到的信号电荷的电压信号经由输出端子53输出。

(驱动差分像素的示例)

接下来，将参照图9中的时序图来说明构成图8中所示的差分像素读出电路30的驱动像素的示例。

注意，图9的上部示出了分别施加到读出像素100S中的选择晶体管115S、复位晶体管113S和传输晶体管112S的栅极上的驱动信号SEL1、RST1和TRG1的时序图。

此外，图9的下部示出了分别施加到参考像素100R中的选择晶体管115R、复位晶体管113R和传输晶体管112R的栅极的驱动信号TRG2、RST2和SEL2的时序图。请注意，时间方向从图9中的左侧到右侧。

首先，在从时间t1到时间t2的时段中，当施加H电平脉冲作为驱动信号RST1和驱动信号TRG1时，在读出像素100S的光电转换单元111S和浮动扩散区域121S中累积的电荷被复位晶体管113S排出。

由此，扫出了到目前为止累积在光电转换单元111S中的电荷，并且在从时间t到时间t25的时段中，从物体的光新获得的电荷累积在光电转换单元111S中。

接下来，在从时间t3到时间t7的时段中，当在选择的读出像素100S和参考像素100R中驱动信号SEL1和SEL2从L电平切换到H电平时，负载MOS电路52从放大晶体管114S和放大晶体管114R的源极向漏极提供电流。

因此，具有所选读出像素100S的浮动扩散区域121S的FD电位作为输入电压信号的差分放大电路工作，并且放大后的电压信号被输出到读出侧垂直信号线22S。该状态一直持续到在时间t7时驱动信号SEL1和SEL2从H电平切换为L电平为止。

注意，在从时间t1到时间t3的时段中，参考像素100R的驱动信号SEL2、RST2和TRG2对读出像素100S的信号读出没有贡献。

此外，在从时间t3到时间t4的时段中，当施加H电平脉冲作为驱动信号RST1和驱动信号RST2时，在浮动扩散区域121S和浮动扩散区域121R中累积的电荷被排出并且在读出像素100S和参考像素100R中的信号电平被初始化(复位)。

此时，差分像素读出电路50的输出端子53通过读出侧垂直复位输入线61S和复位晶体管113S电连接至作为差分像素读出电路50的输入之一的读出像素100S的浮动扩散区域121S。

结果，在差分像素读出电路50中，输出端子53被负反馈回到一个输入侧浮动扩散区域121S，并进入虚拟接地状态。因此，另一输入侧浮动扩散区域121R通过外部施加而被固定至电源Vrst，并且浮动扩散区域121S和输出端子53具有相同的电位。

接下来，在从时间t4到时间t5的时段中，当施加L电平脉冲作为驱动信号RST1和驱动信号RST2时，浮动扩散区域121S与读出侧垂直复位输入线61S电断开，并且浮动扩散区域121R与参考侧垂直复位输入线61R电断开，并且在读出像素100S和参考像素100R中浮动扩散区域进入浮动状态。

此时，由于读出像素100S的浮动扩散区域121S和参考像素100R的浮动扩散区域121R具有几乎相同的结构，因此复位时的电位变化(复位馈通)几乎为同样，并且浮动扩散区域121S的FD电位和浮动扩散区域121R的FD电位几乎相同。

因此，差分像素读出电路50的输出端子53的输出几乎不从复位时的电压Vrst变化，并且该状态在差分放大读出中变为复位状态(初始状态)，并且复位状态下的输出电平变为复位电平(初始电平)。该复位状态持续到在时间t5处传输信号电荷为止，并且读取电压作为复位电平。

接下来，在从时间t5到时间t6的时段中，当以脉冲方式施加读出像素100S的驱动信号TRG1时，累积在读出像素100S的光电转换单元111S中的电荷被传输晶体管112S传输到浮动扩展区域121S。

然后，在读出像素100S中，通过所传输的电荷来调制浮动扩展区域121S，并且当将电荷作为电压信号输入到放大晶体管114S的栅极时，根据累积电荷量的电压信号被输出到读出侧垂直信号线22S。该信号读出状态一直持续到驱动信号SEL1和SEL2在时间t7处变为L电平为止，并且在该状态下，读取电压作为信号电平。

注意，列信号处理单元14(图6)通过获得如上所述地读取的复位电平和信号电平之间的差来执行去除噪声的相关双采样处理，并且读取已经去除了噪声的像素信号。

(差分像素读出电路的另一个电路结构示例)

(A)在同一行中布置读出像素和参考像素

图10示出了使用在成像时读取并累积从对象获得的信号的有效像素作为差分像素读出电路50A中的布置在像素阵列单元11中的参考像素100R的示例，所述有效像素是同一行中的且接近读出像素100S的像素。

此时，除了信号累积和读取之外，还可以将有效像素切换为参考像素100R，并且例如，当通过例如用于像素驱动线31(图6)和列读出电路单元13(图6)的转换开关来使读出像素100S和参考像素100R的像素对互换时，能够扫描地址并且能够读取二维地布置在像素阵列单元11中的所有有效像素。

注意，在图10中的像素阵列单元11中，读出像素100S和参考像素100R在同一行中水平地彼此相邻地布置。然而，与差分驱动无关的像素可以被插入在读出像素100S和参考像素100R之间。

在这种情况下，能够减少每列的贯通垂直布线(垂直信号线22、垂直复位输入线61和垂直电流供给线62)的数量以及模数(AD)转换器的数量。然而，由于必须独立驱动同一行中的两个像素的驱动信号(TRG和RST)，所以必须增加每行与像素阵列单元11交叉的像素驱动线31的数量。

此外，在图10中的像素阵列单元11中，在同一行中水平彼此相邻的读出像素100S和参考像素100R可以互换。

(B)在同一列中布置读取传输和参考像素

图11是示出在同一列中布置读取传输和参考像素的情况下的结构的电路图。

图11示出了使用在成像时读取并累积从对象获得的信号的有效像素作为差分像素读出电路50B中的被布置在像素阵列单元11中的参考像素100R的示例，该有效像素是同一列中的且接近读出像素100S的像素。

注意，在图11的像素阵列单元11中，读出像素100S和参考像素100R在同一列中垂直地彼此相邻地布置。然而，与差分驱动无关的像素可以被插入在读出像素100S和参考像素100R之间。

在这种情况下，每行与像素阵列单元11相交的像素驱动线31的数量没有增加，但是必须增加每列的贯通垂直布线(垂直信号线22、垂直复位输入线61和垂直电流供给线62)和AD转换器的数量。

此外，在图11的像素阵列单元11中，在同一列中垂直地彼此相邻的读出像素100S和参考像素100R可以互换。

(C)在不同的行和列中布置读出像素和参考像素

图12是示出在读出像素和参考像素彼此靠近但是布置在不同的行和列中的情况下的结构的电路图。

图12示出了使用在成像时读取并累积从对象获得的信号的有效像素作为差分像素读出电路50C中的布置在像素阵列单元11中的参考像素100R的示例，所述有效像素是位于不同的行和列中的但靠近读出像素100S的像素。

此时，除了信号累积和读取之外，还可以将有效像素切换为参考像素100R，并且例如，当通过例如用于像素驱动线31(图6)和列读出电路单元13(图6)的转换开关来使读出像素100S和参考像素100R的像素对互换时，能够扫描地址并且读取二维地布置在像素阵列单元11中的所有有效像素。

注意，在图12的像素阵列单元11中，读出像素100S和参考像素100R被对角地布置成彼此最接近。然而，与差分驱动无关的像素可以被插入在读出像素100S和参考像素100R之间。

在这种情况下，每列的贯通垂直布线(垂直信号线22、垂直复位输入线61和垂直电流供给线62)类似于图10所示的结构。然而，由于必须独立驱动第一非对角像素100-1和第二非对角像素100-2构成的像素对(即，无效的非对角像素的像素对)以及读出像素100S和参考像素100R的驱动信号(SEL、TRG和RST)，故必须增加每行与像素阵列单元11交叉的像素驱动线31的数量。

此外，在图12的像素阵列单元11中，不同行且不同列的相邻的读出像素100S和参考像素100R可以互换。

(D)仅为每列布置用于参考的像素

图13是示出在仅为每列布置用于参考的像素的情况下的结构的电路图。

图13示出了差分像素读出电路50D中的构成像素对(差分对)的示例，该像素对(差分对)使用作为布置在像素阵列单元11中的参考像素100R的仅针对每列布置的用于参考的像素以及二维布置的用于读取信号的有效像素。

在此，在像素阵列单元11中，参考像素100R是仅用于参考的像素，并且是等同于为每一列布置的有效像素的像素。此外，在像素阵列单元11中，所有二维布置的有效像素仅在作为读出像素100S时被像素驱动线31扫描，并且信号被读取。

(E)仅为每列布置用于参考的伪像素

图14是示出在仅为每列布置用于参考的伪像素的情况下的结构的电路图。

图14示出了差分像素读出电路50E中的构成像素对(差分对)的示例，该像素对(差分对)使用作为布置在像素阵列单元11中的参考像素100R的仅针对每列布置的用于参考的伪像素以及二维布置的用于读取信号的有效像素。

在此，在像素阵列单元11中，参考像素100R是仅用于参考的伪像素，并且是表示与在该伪像素周围的且针对每列布置的有效像素相似的复位馈通特性的伪像素。此外，在像素阵列单元11中，所有二维布置的有效像素仅在作为读取相似100S时被像素驱动线31扫描，并且信号被读取。

这里，在参考像素100R中，仅用于参考的伪像素可以是例如通过对有效像素施加遮光而获得的像素，或者是不具有诸如光电二极管等光电转换单元111R的像素。

注意，作为参考像素100R，除了对有效像素施加遮光或不具有光电转换单元111R的结构之外的结构还可以是具有与作为有效像素的读出像素100S相同的布局结构的像素的结构。此外，参考像素100R可以是被调整为具有与读出像素100S相同的复位馈通特性(尽管布局结构不同于作为有效像素的读取转换100S的布局结构)的伪像素。

(F)使用共源共栅电流镜电路的结构

图15是示出使用共源共栅电流镜电路的结构的电路图。

图15示出了其中在差分像素读出电路50F中将共源共栅电流镜电路54构造为列读出电路单元13的电流镜电路的示例。

在图15的差分像素读出电路50F中，与图8所示的差分像素读出电路50相比，在上方的列读出电路单元13中设置有共源共栅电流镜电路54，而不是电流镜电路51。

在共源共栅电流镜电路54中，一对读出侧PMOS晶体管541S和参考侧PMOS晶体管541R，以及一对读出侧PMOS晶体管542S和参考侧PMOS晶体管542R被设置并构成共源共栅电流镜电路。

即，读出侧PMOS晶体管541S的漏极和读出侧PMOS晶体管542S的源极连接，读出侧PMOS晶体管542S的漏极连接至输出端子53和读出侧垂直信号线22S。

同时，参考侧PMOS晶体管541R的漏极连接至参考侧PMOS晶体管541R的栅极、读出侧PMOS晶体管541S的栅极和参考侧PMOS晶体管542R的源极。此外，参考侧PMOS晶体管542R的漏极连接至参考侧PMOS晶体管542R的栅极、读出侧PMOS晶体管542S的栅极和参考侧垂直信号线22R。

(G)能够切换读出像素和参考像素的结构

图16和图17是示出其中能够切换读出像素和参考像素的结构的电路图。

图16示出了作为差分像素读出电路50G-1，在通过列读出电路单元13的开关SW进行切换之前布置在像素阵列单元11中的像素的结构的示例。同时，图17示出了作为差分像素读出电路50G-2，在通过列读出电路单元13的开关SW进行切换之后布置在像素阵列单元11中的像素的结构的示例。

在图16的差分像素读出电路50G-1中，在像素阵列单元11中示出了以二维布置的像素中的在同一行中彼此相邻布置的第一像素100-1和第二像素100-2。此外，在上部的列读出电路单元13中，开关SW1至SW8执行切换操作，使得像素阵列单元11中的第一像素100-1用作读出像素100S，第二像素100-2用作参考像素100R。

同时，在图17的差分像素读出电路50G-2中，在上部列读出电路单元13中，开关SW1至SW8执行切换操作，使得像素阵列单元11中的第一像素100-1用作参考像素100R，第二像素100-2用作读出像素100S。

即，在差分像素读出电路50G中，上部列读出电路单元13的开关SW1至SW8执行切换操作，使得在像素阵列单元11中第一像素100-1从读出像素100S(图16)被切换至参考像素100R(图17)，并且第二像素100-2从参考像素100R(图16)被切换至读出像素100S(图17)。

换句话说，可以说，在差分像素读出电路50G中，虽然构成差分对的像素对(差分对)之间的关系是一样的，通过切换上部列读出电路单元13中设置的开关SW1至SW8，读出像素100S的结构和参考像素100R的结构是可以互换的。

(驱动可切换像素的示例)

在此，将参照图18中的时序图说明驱动图16和图17所示的可切换像素的示例。

注意，图18的上部示出了分别施加到第一像素100-1和第二像素100-2中的选择晶体管115、复位晶体管113、以及传输晶体管112的栅极的驱动信号SEL1、RST1和TRG1以及驱动信号SEL2、RST2和TRG2的时序图。

同时，图18的下部示出了开关SW1至SW8的时序图，其表示上部列读出电路单元13中的SW1至SW8的导通/关断时刻。注意，在图18中时间方向从左侧到右侧。

首先，在从时间t1到时间t2的时段中，开关SW8处于导通状态，此外，当施加H电平脉冲作为驱动信号RST1和驱动信号TRG1时，在第一像素100-1的光电转换单元111中以及浮动扩散区域121中累积的电荷被排出。

因此，在第一像素100-1中，到目前为止累积在光电转换单元111中的电荷被扫出，并且在从时间t1到时间t7的时段中，从物体的光新获得的电荷被累积在光电转换单元111中。

接下来，在从时间t3到时间t4的时段中，开关SW5处于导通状态，并且当施加H电平脉冲作为驱动信号RST2和驱动信号TRG2时，第二像素100-2的光电转换单元111以及浮动扩散区域121中累积的信号电荷被排出。

因此，在第二像素100-2中，到目前为止累积在光电转换单元111中的电荷被扫出，并且在从时间t4到时间t12的时段中，从物体的光新获得的电荷被累积在光电转换单元111中。

接下来，在从时间t5到时间t14的时段中，当在所选择的第一像素100-1和第二像素100-2中将驱动信号SEL1和SEL2从L电平切换到H电平时，由负载MOS电路52提供的电流从第一像素100-1和第二像素100-2的放大晶体管114的源极流至漏极。

此外，在从时间t5到时间t9的时段中，当开关SW2、SW3、SW5和SW8处于导通状态时，所选择的第一像素100-1和第二像素100-2以及列读出电路单元13的电流镜电路51等效于具有作为读出像素100S的第一像素100-1和作为参考像素100R的第二像素100-2的差分像素读出电路(例如，图8中的差分像素转换电路50)。

结果，被选择的第一像素100-1和第二像素100-2的浮动扩散区域121之间的FD电位差被放大作为输入电压信号，并且放大的输入电压信号被输出到垂直信号线22。

接着，在从时间t5到时间t6的时段中，当施加H电平脉冲作为驱动信号RST1和驱动信号RST2时，在第一像素100-1和第二像素100-2中，累积在浮动扩散区域121中的电荷被排出并且信号电平被初始化(复位)。

该复位状态一直持续到时间t7为止，并且在该状态下，读取作为第一像素100-1的复位电平的电压。

在从时间t7到时间t8的时段中，当施加H电平脉冲作为驱动信号TRG1时，在第一像素100-1中，光电转换单元111中累积的电荷被传输晶体管112传输到浮动扩散区域121。

然后，在第一像素100-1中，浮动扩散区域121被传输的电荷调制，并且当电荷作为电压信号被输入到放大晶体管114的栅极时，根据累积电荷量的电压信号被输出到垂直信号线22。

该信号读取状态持续到在时间t9处开关SW2、SW3、SW5和SW8被关断为止，在该状态下，读取作为第一像素100-1的信号电平的电压。

接下来，在从时间t10到时间t14的时段中，当开关SW1、SW4、SW6和SW7处于导通状态时，所选择的第一像素100-1和第二像素100-2以及列读出电路单元13的电流镜电路51变为等效于具有作为读出像素100S的第二像素100-2和作为参考像素100R的第二像素100-2差分像素读出电路(例如，图8中的差分像素读出电路50)。

接着，在从时间t10到时间t11的时段中，当施加H电平脉冲作为驱动信号RST1和驱动信号RST2时，在第一像素100-1和第二像素100-2中，累积在浮动扩散区域121中的电荷被排出并且信号电平被初始化(复位)。

该复位状态一直持续到时间t12，并且在该状态期间，读取作为第二像素100-2的复位电平的电压。

在从时间t12到时间t13的时段中，当施加H电平脉冲作为驱动信号TRG2时，在第二像素100-2中，光电转换单元111中累积的电荷被传输晶体管112传输到浮动扩散区域121。

然后，在第一像素100-2中，通过传输的电荷来调制浮动扩散区域121，并且当电荷被输入到放大晶体管114的栅极作为电压信号时，根据累积电荷量的电压信号被输出到垂直信号线22。

该信号读取状态持续到在时间t14处开关SW1、SW4、SW6和SW7被关断为止，并且在该状态下，读取作为第二像素100-2的信号电平的电压。

注意，列信号处理单元14(图6)针对第一像素100-1和第二像素100-2中的各者通过获得如上所述读取的复位电平和信号电平之间的差来执行去除噪声的相关双采样处理，并读取已去除了噪声的像素信号。

(H)能够切换SF模式和差分模式的结构

顺便说一下，在差分放大读出中能够获得高的转换效率。因此，期望例如在明亮时通过具有大动态范围的源极跟随器型读出来执行读出。即，在某些情况下，能够通过适当地切换源极跟随器型读出(以下称为SF模式)和差分放大读出(以下称为差分模式)来执行更适当的读取。

图19至图21是示出了其中能够切换SF模式和差分模式的结构的电路图。

图19示出了通过列读出电路单元13的开关SW切换为SF模式的作为像素读出电路50H-1的像素阵列单元11中布置的像素的结构的示例。同时，图20和图21示出了列读出电路单元13的开关SW切换为差分模式的作为像素读出电路50H-2和50H-3的像素阵列单元11中布置的像素的结构示例。

在图19中的差分像素读出电路50H-1中，在像素阵列单元11中示出了在二维布置的像素中的同一行中彼此相邻布置的第一像素100-1和第二像素100-2。

在图19中的像素读出电路50H-1中，当列读出电路单元13的开关SW0、SW11至SW17以及SW21至SW27执行切换操作并且读出模式转换为SF模式时，对第一像素100-1和第二像素100-2独立地执行源极跟随器型读出。

注意，在图19中的像素读出电路50H-1中，电路的布线中用粗线强调的部分是在SF模式下操作时的有效部分。

同时，在图20中的像素读出电路50H-2中，当列读出电路单元13的开关SW0、SW11至SW17以及SW21至SW27执行开关操作并且读取模式转变为差分模式时，在像素阵列单元11中执行第一像素100-1的差分放大读出，其中第一像素100-1作为读出像素100S，第二像素100-2作为参考像素100R。

注意，在图20中的像素读出电路50H-2中，电路的布线中用粗线强调的部分是在差分模式下工作时的有效部分。

此外，在图21中的像素读出电路50H-3中，当列读出电路单元13的开关SW0、SW11至SW17以及SW21至SW27执行切换操作时，读取模式转变为差分模式，在像素阵列单元11中执行第二像素100-2的差分放大读出，其中第一像素100-1作为参考像素100R，第二像素100-2作为读出像素100S。

注意，在图21中的像素读出电路50H-3中，电路的布线中用粗线强调的部分是在差分模式下工作时的有效部分。

如上所述，在像素读出电路50H中，列读出电路单元13的开关SW0、SW11至SW17以及SW21至SW27执行切换操作，使得在像素阵列单元11中，第一像素100-1除了对应于SF模式的像素(图19)之外，还被切换为与差分模式对应的读出像素100S(图20)或者参考像素100R(图21)，并且第二像素100-2除了对应于SF模式的像素(图19)之外，还被切换为对应于差分模式的参考像素100R(图20)或者读出像素100S(图21)。

换句话说，通过切换列读出电路单元13中设置的开关SW0、SW11至SW17以及SW21至SW27，像素读出电路50H不仅可以执行源极跟随器的读出，而且可以在执行差分放大读出时互换形成差分对(差分对)的像素对的结构。

(SF模式下的驱动示例)

这里，将参考图22中的时序图来描述将驱动像素切换到图19中所示的SF模式的示例。

注意图22的上部示出了分别施加到第一像素100-1和第二像素100-2中的选择晶体管115、复位晶体管113以及传输晶体管112的栅极的驱动信号SEL1、RST1和TRG1以及驱动信号SEL2、RST2和TRG2的时序图。

同时，图22的下部示出了开关SW0、SW11至SW17以及SW21至SW27的时序图，其示出了列读出电路单元13中的SW0、SW11至SW17以及SW21至SW27的导通/关断时间。请注意，时间方向从图22的左侧到右侧。

注意，为了便于说明，图22中的时序图基本上与上述图18所示的时序图相对应。然而，图22中的驱动示例与图18中的驱动示例不同，尤其在从时间t到时间t35的时段和从时间t10到时间t14的时段的驱动对第一像素100-1和第二像素100-2的读取没有贡献。

首先，在从时间t1到时间t2的时段中，开关SW17和SW27处于导通状态，此外，当施加H电平脉冲作为驱动信号RST1和RST2以及驱动信号TRG1和TRG2时，第一像素100-1和第二像素100-2的光电转换单元111和浮动扩散区域121中累积的电荷被排出。

因此，在第一像素100-1和第二像素100-2中，到目前为止累积在光电转换单元111中的电荷被扫出，并且在从时间t1到时间t7的时段中，从物体的光新获得的电荷累积在光电转换单元111中。

接下来，在从时间t5到时间t9的时段中，当在所选择的第一像素100-1和第二像素100-2中将驱动信号SEL1和SEL2从L电平切换到H电平时，从负载MOS电路52提供的电流从第一像素100-1和第二像素100-2的放大晶体管114的源极流至漏极。

此外，在从时间t5到时间t9的时段中，当开关SW12、SW14和SW17以及开关SW22、SW24和SW27被导通，而其它开关SW关断时，所选择第一像素100-1和第二像素100-2的读取电路等效于源极跟随器型读出电路。

结果，在所选择的第一像素100-1和第二像素100-2中，浮动扩散区域121的FD电位被放大作为输入电压信号，并且放大的输入电压信号被输出到垂直信号线22。

接着，在从时间t5到时间t6的时段中，当施加H电平脉冲作为驱动信号RST1和驱动信号RST2时，在第一像素100-1和第二像素100-2中，累积在浮动扩散区域121中的电荷被释放并且信号电平被初始化(复位)。

该复位状态一直持续到时间t7为止，在该状态下，读取作为第一像素100-1和第二像素100-2的复位电平的电压。

在从时间t7到时间t8的时段中，当H电平脉冲被施加为驱动信号TRG1和TRG2时，光电转换单元111中累积的电荷被第一像素100-1和第二像素100-2中的传输晶体管112传输至浮动扩散区域121。

然后，在第一像素100-1和第二像素100-2中，浮动扩散区域121被传输的电荷调制，并且当电荷作为电压信号被输入到放大晶体管114的栅极时，根据累积电荷量的电压信号被输出到垂直信号线22。

该信号读取状态持续到开关SW12、SW14和SW17以及开关SW22、SW24和SW27在时间t9处被关断，并且在该状态期间，作为第一像素100-1和第二像素100-2的信号电平的电压被读取。

注意，列信号处理单元14(图6)针对第一像素100-1和第二像素100-2中的各者通过获取如上所述读取的复位电平和信号电平之间的差来执行去除噪声的相关双采样处理，并读取已去除了噪声的像素信号。

(差分模式下的驱动示例)

接下来，将参照图23中的时序图来说明将驱动像素切换至图20和图21所示的差分模式的示例。

注意，图23的上部示出了分别施加到第一像素100-1和第二像素100-2中的选择晶体管115、复位晶体管113，以及传输晶体管112的栅极的驱动信号SEL1、RST1和TRG1以及驱动信号SEL2、RST2和TRG2的时序图。

同时，图23的下部示出了开关SW0、SW11至SW17以及SW21至SW27的时序图，其示出了列读出电路单元13中的SW0、SW11至SW17以及SW21至SW27的导通/关断时间。注意，时间方向从图23的左侧到右侧。

注意，为了便于说明，图23中的时序图基本上与上述图18所示的时序图相对应。然而，与图18中的驱动示例相比，图23中的驱动示例不仅需要切换读出像素100S和参考像素100R，而且还需要切换SF模式和差分模式，因此具有大量的开关SW和不同的开关控制。

即，在图23的时序图中，施加H电平脉冲作为驱动信号SEL1、RST1和TRG1以及驱动信号SEL2、RST2和TRG2的时间与图18中的时序图相似。

同时，在图23的时序图中，在从时间t5到时间t9的时段中，在开关SW0、SW11至SW17和SW21至SW27中，开关SW0、SW13、SW15、SW21、SW23和SW26处于导通状态，而其它开关SW处于关断状态。因此，在像素阵列单元11中，在以第一像素100-1为读出像素100S且以第二像素100-2为参考像素100R的情况下，进行第一像素100-1的差分放大读出。

此外，在图23的时序图中，在从时间t10到时间t14的时段中，在开关SW0、SW11至SW17和SW21至SW27中，开关SW0、SW11、SW13、SW16、SW23和SW25处于导通状态，而其它开关SW处于关断状态。因此，在像素阵列单元11中，在以第一像素100-1为参考像素100R且第二像素100-2为读取读数100S的情况下，进行第二像素100-2的差分放大读出。

如上所述，在像素读出电路50H中，开关SW0、SW11至SW17以及SW21至SW27在列读出电路单元13中执行切换操作，从而在差分模式下的读出和SF模式下的读出之间容易地切换。因此，例如，在明亮的时刻，能够将读出切换为具有大的动态范围的源极跟随器型读出。

(通过第一实施例的结构获得的效果)

接下来，将参照图24说明通过采用通过外部施加和负反馈来设置复位电压的结构作为第一实施例所获得的效果。

注意，图24的上部示出了分别施加到读出像素100S中的选择晶体管115S、复位晶体管113S和传输晶体管112S的栅极的驱动信号SEL1、RST1和TRG1的时序图。

此外，图24的中部示出了分别施加到参考像素100R中的选择晶体管115R、复位晶体管113R和传输晶体管112R的栅极的驱动信号TRG2、RST2和SEL2的时序图。

由于图24中的上部和中间时序图与图9中所示的时序图相似，因此适当地省略其描述。然而，图24的下部示出了VVRD、VFD、VVSL和VCOM的电压波形的时序图。

注意，VVRD表示施加到垂直复位输入线(VRD)61上的电压的波形，V表示浮动扩散区域(FFDD)121的FD电压(FD电位)的波形，VVSL表示施加到连接至输出端子53的垂直信号线(VSL)22的电压(VSL电位)的波形，并且VCOM表示施加到连接至负载MOS电路52的垂直电流供给线62的电压的波形。

在此，关注从时间t3到时间t4的时段，当施加H电平脉冲作为驱动信号RST1和驱动信号RST2时，累积在浮动扩散区域121S和浮动扩散区域121R中的电荷被释放，并且信号电平在读出像素100S和参考像素100R中被初始化(复位)。

此时，在差分像素读出电路50中，输出端子53通过读出侧垂直复位输入线61S和复位晶体管113S电连接至浮动扩散区域121S。结果，在差分像素读出电路50中，输出端子53被负反馈到一个输入侧的浮动扩散区域121S，并进入虚拟接地状态。因此，通过外部施加固定至电源Vrst的另一输入侧的浮动扩散区域121R与浮动扩散区域121S和输出端子53具有相同的电位。

之后，在从时间t4到时间t5的时段中，在读出像素100S和参考像素100R中，当施加L电平脉冲作为驱动信号RST1和驱动信号RST2时，浮动扩散区域121S与读出侧垂直复位输入线61S电断开，并且浮动扩散区域121R与参考侧垂直复位输入线61R电断开，并且浮动扩散区域121R进入浮动状态。

此时，由于读出像素100S的浮动扩散区域121S和参考像素100R的浮动扩散区域121R具有几乎等效的结构，因此复位时的电位变化(复位馈通)几乎同样，并且浮动扩散区域121S的FD电位和浮动扩散区域121R的FD电位进行几乎相同的运动。

因此，差分像素读出电路50的输出端子53的输出几乎不会从复位时的电压Vrst发生变化，该状态在差分放大读出中变为复位状态(初始状态)，并且复位状态下的输出电平变为复位电平(初始电平)。该复位状态持续到在时间t5处传输信号电荷为止，并且读取作为复位电平的电压。

如上所述，差分放大读出使得能够在实现高转换效率(放大因子)的同时抑制由于复位馈通而导致的复位电平的可读范围的超出。此外，在第一实施例中，采用通过外部施加和负反馈来设定复位电压的结构，由此能够将复位时的读出像素100S的FD电位(FD电压)控制为期望值。

例如，已知工作点不利于具有高转换效率(放大因子)的放大电路中的传输。然而，通过将读出像素100S的FD电位控制为期望值，变得有可能从光电转换单元111S传输电荷并设定初始FD电压，在该初始FD电压下，能够获得像素的输出电压的大的幅值。

上面已经说明了第一实施例。

<4.第二实施例>

接下来，作为第二实施例，将参照图25至图32说明在通过差分放大读出实现高转换效率(放大因子)的同时抑制噪声增加的结构。

(像素读出电路的结构示例)

在图25中，像素读出电路包括布置在像素阵列单元11中的像素100，包含PMOS晶体管511的电流镜电路51以及向像素提供恒定电流的负载MOS电路52。

在像素阵列单元11中，当像素100的第i行和第j列表示为像素100-ij时，像素100-11除了包括诸如光电二极管(PD)等光电转换单元111之外，例如还包括传输晶体管112、复位晶体管113、放大晶体管114和选择晶体管115四个像素晶体管。

在像素100-11中，复位晶体管113的漏极连接到复位输入线61-1。放大晶体管114的源极连接到垂直电流供给线62-1。放大晶体管114的漏极连接到选择晶体管115S的源极，并且选择晶体管115的漏极连接到垂直信号线22-1。

传输晶体管112的栅极、复位晶体管113的栅极和选择晶体管115的栅极经由像素驱动线31(图6)与垂直驱动单元12连接，并且分别被提供有作为驱动信号(TRGi、RSTi和SELi)的脉冲。

此外，类似于像素100-11，像素100-12除了光电转换单元111之外还包括四个像素晶体管，但是与像素100-11的不同之处在于驱动信号(TRGj、RSTj和SELj)被提供给传输晶体管112、复位晶体管113和选择晶体管115的栅极。

即，在像素阵列单元11中，像素100具有类似的结构，但是提供给传输晶体管112、复位晶体管113和选择晶体管115的栅极的驱动信号例如在奇数列像素和偶数列像素之间是不同的。

更具体地，驱动信号(TRGi，RSTi和SELi)被提供给奇数列像素100-11和100-13，而驱动信号(TRGj，RSTj和SELj)被提供给偶数列像素100-12和100-14。

这里，图25中的像素读出电路设有开关SFEN、DAEN、DAS1和DAS2，并且这些开关执行导通/关断切换操作，从而切换SF模式和差分模式。

此外，图25中的像素读出电路在上部和下部设有开关DAHZ。当上部开关DAHZ导通时，均包括一对PMOS晶体管511的电流镜电路51的偏置电压被横向连接。同时，当下部开关DAHZ导通时，均包括NMOS晶体管等的负载MOS电路52的恒定电流源节点被横向连接。

注意，将参考下面将要说明的图26和图27中的电路图来描述在将读出模式切换至差分模式的情况下的像素读出电路的结构，并且将参考下面将说明的图29的时序图来描述其驱动示例。此外，将参照图28中的电路图来说明在将读出模式切换至SF模式的情况下的像素读出电路的结构，并且将参照下文中将说明的图30中的时序图来说明其驱动示例。

(差分模式的结构)

图26和图27是示出其中可以以差分模式切换读出像素和参考像素的结构的电路图。

图26和图27示出了作为像素读出电路的，通过关断开关SFEN并导通开关DAEN而切换到差分模式的布置在像素阵列单元11中的像素的结构的示例。

此外，在图26中的像素读出电路中，在布置在像素阵列单元11中的像素之中，例如通过导通开关DAS1并且关断开关DAS2，将奇数列像素100-11和100-13设置为参考像素100R并且将偶数列像素100-12和100-14设置为读出像素100S。由此，执行差分放大读出。

同时，在图27中的像素读出电路中，在布置在像素阵列单元11中的像素之中，例如通过关断开关DAS1并且导通开关DAS2，将奇数列像素100-11和100-13设置为读出像素100S并且将偶数列像素100-12和100-14设置为参考像素100R。由此，执行差分放大读出。

在此，在图26和图27中的像素读出电路中，上部开关DAHZ被导通，并且均包括一对PMOS晶体管511的电流镜电路51的偏置电压被横向地连接(图26和图27中的HC1)。此外，下部开关DAHZ导通，并且均包括NMOS晶体管等的负载MOS电路52的恒定电流源节点被横向地连接(图26和图27中的HC2)。

通过执行这样的横向连接，参考像素100R的放大晶体管114R的源极侧和漏极侧都被连接，并且根据横向连接的数量来抑制在横向连接的节点处产生的噪声。

在此，通过横向地连接横向连接HC1和横向连接HC2中的至少一个，能够抑制在横向连接的节点处产生的噪声。然而，通过执行横向连接HC1和水平连接HC2二者，能够进一步增强噪声抑制效果。

此外，不仅通过在将用于实现横向连接HC1的所有上部开关DAHZ都导通的情况，而且通过在将一些开关DAHZ导通的情况，能够抑制在横向连接节点处产生的噪声。然而，随着横向连接HCl的数量增加，能够进一步增强噪声抑制效果。类似地，当用于实现横向连接HC2的全部或一些上部开关DAHZ导通时，能够抑制在横向连接节点处产生的噪声。

即，随着作为横向连接的单位的列数越大，噪声抑制效果就越好。然而，降噪效果不仅能够通过将布置在像素阵列单元11中的像素阵列的所有像素对(差分对)都连接的情况来获得，而且还能够通过以两个以上的列为单位连接像素对的情况来获得。

例如，像素可以根据红色(R)、绿色(G)和蓝色(B)的颜色分开，并且横向地连接，或者可以根据视角而横向地连接多个区域，并且这些区域可以根据模式切换。上部或下部开关DAHZ根据提供给每个开关的DAHZ信号执行开关操作，并且能够任意地断开横向连接。

如上所述，在像素读出电路中，参考像素100R的全部或一些放大晶体管114R的源极侧、漏极侧或源极侧和漏极侧均可以通过布线连接。

注意，在图26中的像素读出电路中，垂直信号线22连接到诸如像素100-11、像素100-13等参考像素100R中的电流镜电路51的PMOS晶体管511-1的漏极和栅极以及PMOS晶体管511-2的栅极。

在图26中的参考像素100R中，垂直复位输入线61连接到电源Vrst。在复位时，将任意的输入电压信号施加到通过垂直复位输入线61选择的浮动扩散区域121，即，施加到放大晶体管114的输入端。

此外，在图26的像素读出电路中，在诸如像素100-12、像素100-14等读出像素100S中，垂直信号线22连接到垂直复位输入线61、电流镜电路51的PMOS晶体管511-2的漏极以及输出端子Vout。

在图26的读出像素100S中，垂直复位输入线61连接到垂直信号线22，并且连接到所选读出像素100的浮动扩散区域121，即，连接到放大晶体管114的输入端。当复位晶体管113导通时，像素读出电路的输出信号被负反馈回去。

同时，在图27的像素读出电路中，在诸如像素100-11、像素100-13等读出像素100S中，垂直信号线22连接到垂直复位输入线61、电流镜电路51的PMOS晶体管511-2的漏极以及输出端子Vout。

在图27的读出像素100S中，垂直复位输入线61连接到垂直信号线22，并且连接到所选读出像素100的浮动扩散区域121，即，连接到放大晶体管114的输入端。当复位晶体管113导通时，像素读出电路的输出信号被负反馈回去。

此外，在图27中的像素读出电路中，在诸如像素100-12、像素100-14等参考像素100R中，垂直信号线22连接到电流镜电路51的PMOS晶体管511-2的漏极和栅极以及PMOS晶体管511-1的栅极。

在图27中的参考像素100R中，垂直复位输入线61连接到电源Vrst。在复位时，将任意输入电压信号通过垂直复位输入线61施加到选择的参考像素100R的浮动扩散区域121，即，施加到放大晶体管114的输入端。

即，图26和图27中的像素读出电路具有与根据上述第一实施例的差分像素读出电路(例如，图8中的差分像素读出电路50)相似的结构，并且在通过差分放大读出实现高转换效率的同时，不仅能够抑制由于复位馈通而导致的复位电平的可读范围的超出，还能够将复位时的读出像素100S的FD电位控制为期望值。

(SF模式的结构)

图28是示出SF模式下的像素读出电路的结构示例的电路图。

图28示出了作为像素读出电路的，通过导通开关SFEN并关断开关DAEN、DAS1和DAS2切换至SF模式的布置在像素阵列单元11中的像素的结构的示例。

在图28所示的像素读出电路中，当开关SFEN导通并且开关DAEN、DAS1和DAS2关断时，对布置在像素阵列单元11中的所有像素(即，例如，对像素100-11至100-14)独立地进行源极跟随器型读出。

注意，在图28中的像素读出电路中，在上下部开关DAHZ被关断的情况下，不进行类似差分模式的情况下的横向连接。

(差分模式下的驱动示例)

这里，将参照图29中的时序图描述切换到图26和图27所示的差分模式的驱动像素的示例。

注意，图29的上部图示了分别施加到像素100-11和100-12中的选择晶体管115、复位晶体管113和传输晶体管112中的栅极的驱动信号SELi、RSTi和TRGi以及驱动信号SELj，RSTj和TRGj的时序图。

此外，图29的中部示出了开关SFEN、DAEN、DAS1、DAS2和DAEN的时序图，其示出了SFEN、DAEN、DAS1、DAS2和DAHZ的导通/关断时序。此外，图29的下部示出了输出端子Voutk和Voutk+1的电压波形的时序图。注意，时间方向从图29的左侧到右侧。

注意，在图29中的时序图中，省略了图18和图23中的时序图的从时间t1到时间t5的时段中的操作。然而，实际上，执行与从时间t1到时间t5的时段中的操作相似的操作。

在从时间t1到时间t11的时段中，当驱动信号SELi和SELj在像素100-11和100-12中被切换到H电平时，从负载MOS电路52提供的电流从像素100-11和100-12的放大晶体管114的源极供给至漏极。

此外，在从时间t1到时间t6的时段中，当开关DAEN和DAS1导通时，所选择的像素100-11和100-12以及电流镜电路51变得等效于具有作为读出像素100S的像素100-12以及作为参考像素100R的像素100-11的差分像素读出电路。

结果，所选像素100-11和100-12的浮动扩散区域121之间的FD电位差被放大作为输入电压信号，并且放大的输入电压信号被输出到垂直信号线22。

接着，在从时间t2到时间t3的时段中，当施加H电平脉冲作为驱动信号RSTi和驱动信号RSTj时，在浮动扩散区域121中累积的电荷被排出并且在像素100-11和100-12中的信号电平被初始化(复位)。

该复位状态一直持续到时间t4，并且在该状态期间，读取作为像素100-12的复位电平的电压。

在从时间t4到时间t5的时段中，当施加H电平脉冲作为驱动信号TRGj时，在像素100-12中，光电转换单元111中累积的电荷被传输晶体管112传输到浮动扩散区域121。

然后，在像素100-12中，浮动扩散区域121被传输的电荷调制，并且当电荷作为电压信号输入到放大晶体管114的栅极时，根据累积电荷量的电压信号被输出到垂直信号线22。

该信号读取状态一直持续到在时间t6处开关DAS1被关断为止，在该状态下，读取作为像素100-12的信号电平的电压(图29中的Voutk+1的电压波形)。

接下来，在从时间t6到时间t11的时段中，当开关DAS2导通以及开关DAEN和DAS2导通时而不是开关DAS1被关断，所选择的像素100-11和100-12以及电流镜电路51等效于具有作为参考像素100R的像素100-12和作为读出像素100S的像素100-11的差分像素读出电路。

接着，在从时间t7到时间t8的时段中，当施加H电平脉冲作为驱动信号RSTi和驱动信号RSTj时，在浮动扩散区域121中累积的电荷被排出并且在像素100-11和100-12中的信号电平被初始化(复位)。

该复位状态一直持续到时间t9，并且在该状态期间，读取作为像素100-11的复位电平的电压。

在从时间t9到时间t10的时段中，当施加H电平脉冲作为驱动信号TRGi时，在像素100-11中，光电转换单元111中累积的电荷被传输晶体管112传输到浮动扩散区域121。

该信号读取状态一直持续到开关DAS2在时间t11处被关断，在该状态下，读取作为像素100-12的信号电平的电压(图29中的Voutk的电压波形)。

在此，在从时间t1到时间t11的时段中，开关DAHZ始终为导通状态，均包括一对PMOS晶体管511的电流镜电路51的偏置电压被横向连接，并且由于均包括NMOS晶体管等的负载MOS电路52而产生的恒流源节点被横向连接。因此，根据横向连接的数量，抑制了在横向连接节点处产生的噪声。

注意，针对像素100-11和100-12中的每一个，列信号处理单元14(图6)通过获取如上所述读取的复位电平和信号电平之间的差来执行去除噪声的相关双采样处理，并读取已去除噪声的像素信号。

如上所述，通过关断开关SFEN并导通开关DAEN，读出模式被切换至差分模式，并进行差分放大读出。此外，仅通过切换开关DAS1和开关DAS2的导通/关断，在交替地切换读出像素100S和参考像素100R的同时进行读出成为可能。

此外，当导通开关DAHZ时，均包括一对PMOS晶体管511的电流镜电路51的偏置电压被横向地连接，并且用作读出像素100S和参考像素100R的像素对(差分对)的公共电压的恒流源节点被横向地连接，从而能够根据横向连接的数量来抑制在横向连接的节点处产生的噪声。

(SF模式下的驱动示例)

接下来，将参照图30中的时序图说明切换到图28中所示的SF模式的驱动像素的示例。

注意，在图30中，驱动信号SELi、RSTi和TRGi，驱动信号SELj、RSTj和TRGj，开关SFEN、DAEN、DAS1、DAS2和DAHZ的时序图以及输出端子Vout_k，Vout_k+1的输出波形对应于图29所示的时序图。

在从时间t1到时间t6的时段中，当驱动信号SELi被切换到H电平时，来自负载MOS电路52的电流从像素100-11的放大晶体管114的源极被供给至漏极。

注意，在从时间t1到时间t6的时段中，当开关SFFN导通并且开关DAEN、DAS1和DAS2关断时，所选像素100-11的读出电路变得等效于源极跟随器型读出电路。结果，浮动扩散区域121的FD电位被放大作为输入电压信号，并且放大的输入电压信号被输出到所选像素100-11中的垂直信号线22。

在从时间t2到时间t3的时段中，当施加H电平脉冲作为驱动信号RSTi时，在浮动扩散区域121中累积的电荷被排出并且信号电平在像素100-11中被初始化(复位)。

该复位状态一直持续到时间t4，并且在该状态期间，读取作为像素100-11的复位电平的电压。

在从时间t4到时间t5的时段中，当施加H电平脉冲作为驱动信号TRGi时，在像素100-11中，光电转换单元111中累积的电荷被传输晶体管112传输到浮动扩散区域121。

然后，在像素100-11中，通过所传输的电荷来调制浮动扩散区域121，并且当将电荷作为电压信号输入到放大晶体管114的栅极时，根据累积电荷量的电压信号被输出到垂直信号线22。

该信号读出状态一直持续到时间t6为止，并且在该状态下，读取作为像素100-11的信号电平的电压(图30的Voutk的电压波形)。

接下来，在从时间t6到时间t11的时段中，当驱动信号SELi被切换为L电平并且驱动信号SELj进一步被切换为H电平时，来自负载MOS电路52的电流从像素100-12的放大晶体管114的源极被供给至漏极。

注意，在从时间t6到时间t11的时段中，类似于从时间t1到时间t6的时段，持续开关SFFN导通并且开关DAEN、DAS1和DAS2关断的状态。因此，所选像素100-12的读取电路变得等效于源极跟随器型读出电路。

接下来，在从时间t7到时间t8的时段中，当施加H电平脉冲作为驱动信号RSTj时，在浮动扩散区域121中累积的电荷被排出并且信号电平在像素100-12中被初始化(复位)。

该复位状态一直持续到时间t9，并且在该状态期间，读取作为像素100-12的复位电平的电压。

在从时间t9到时间t10的时段中，当施加H电平脉冲作为驱动信号TRGj时，在像素100-12中，光电转换单元111中累积的电荷被传输晶体管112传输到浮动扩散区域121。

该信号读出状态一直持续到时间t11为止，并且在该状态下，读取作为像素100-12的信号电平的电压(图30的Voutk+1的电压波形)。

注意，在以SF模式驱动的情况下，在图30的从时间t1到时间t11的时段中，开关DAHZ关断。因此，不对电流镜电路51的偏置电压以及因负载MOS电路52而产生的恒流源节点进行横向连接。

此外，对于像素100-11和100-12中的每一个，列信号处理单元14(图6)通过获取如上所述读取的复位电平和信号电平之间的差来执行去除噪声的相关双采样处理，并读取已去除噪声的像素信号。

(差分模式的另一结构)

图31是示出在差分模式下读出像素和参考像素的数量不同的情况下的结构的电路图。

在图26和图27所示的差分模式结构中，读出像素100S的数量和参考像素100R的数量为1：1关系。在此，在横向连接参考像素100R的情况下，参考像素100R的数量不必与读出像素100S的数量相同。

例如，在图31中，诸如像素100-11和像素100-13的奇数列像素是参考像素100R。在此，不使用参考像素100-13，使得参考像素100R的数量变得与读出像素100S的数量不同。

为了实现这样的结构，例如，执行以下控制。也就是说，在图31的结构中，当用于除了参考像素100-13以外的像素100的开关DAEN和DAS1导通时，用于参考像素100-13的开关DAEN'和DAS1'关断(其中，在开关DAEN和DAS1之中，用于参考像素100-13的开关DAEN和DAS1被表示为开关DAEN'和DAS1')，使得参考像素100-13变得不被使用并且可以与横向连接断开。

注意，在图31中，用于参考像素100-13的开关DAEN'的数量是两个，而用于参考像素100-13的开关DAS1'的数量是一个。此外，当不使用参考像素100-13时，用于参考像素100-13的负载MOS电路52(图31中的虚线框A中的负载MOS电路52)被关断。

如上所述，通过使一些参考像素100R不被使用，能够通过断开一些横向连接的参考像素100R来减少参考像素100R的数量。此时，能够通过不使用的参考像素100R的数量来关闭负载MOS电路52，并且能够减少功耗。

此外，此时，由于参考像素100R的降噪效果是参考像素100R的数量N的1/√N倍，所以降低了降噪效果。然而，如果连接了足够数量的参考像素100R，则参考像素100R的噪声不是主要的，并且能够获得功率降低效果。

(通过第二实施例的结构获得的效果)

接下来，将参考图32说明通过采用横向连接结构作为第二实施例而获得的效果。

在第二实施例中，导通开关DAHZ，并且电流镜电路51的偏置电压和由负载MOS电路52导致的恒流源节点被横向地连接，从而根据横向连接的数量抑制了在横向连接的节点处产生的噪声。其原因如下。

第二实施例的结构能够通过差分放大读出放大每个电子的垂直信号线(VSL)22的电压幅值，并减小由输入转换(每个信号电子的输入转换)而在垂直信号线22上和之后产生的噪声分量，同时，该结构还获得了抑制由于差分对的放大晶体管114导致的噪声增加的效果。

由于在参考像素100R的放大晶体管114中产生的随机噪声彼此不相关，所以噪声彼此抵消并且能够通过连接横向连接的节点来抑制所述噪声。

这也可以说等效于通过参考像素100R侧的共用的且被连接的放大晶体管114的数目而使用大的晶体管，由此抑制了由参考像素100R引起的噪声。

这里，假设连接的参考像素100R的数量为Npix_ref，则由参考像素100R导致的噪声被抑制为1/√Npix_ref倍。

例如，在像素阵列单元11中排列1920×1080个像素的情况下，并且在从各列并行地读取信号像素的情况下，每列中有成对的参考像素100R，获得了1/√1920≈0.02，并且在上述表达式(7)中，Vn_pix变为21.02。双倍系数为1.02。

此时，由于噪声为1/√(满足1.02×Vn_pix2n_pix的关系)≈1.01×V，因此能够将效果抑制为1％以下，此外，由于噪声是Vn_adc和Vn_afe的均方根，参考像素100R的影响变为可忽略的水平。

图32示出了在垂直轴表示总噪声(e-rms)且水平轴表示横向连接的列数(列)的情况下，连接的参考像素100R的数量与总噪声Vn_total之间的关系，其中Vn_adc和Vn_afe之和为100(μVrms)，Vn_pix为100(μVrms)，μfd为100(μV/e-)，并且μvsl为400(μV/e-)。从图32所示的关系可以清楚地看出，随着连接的参考像素100R的数量变大，噪声抑制效果变大。

上面已经说明了第二实施例。

<5.第三实施例>

在上述第一实施例中，CMOS图像传感器10随着要读取的读取行的移动而移动了参考像素的行，并且始终将读出像素附近的像素用作参考像素。例如，有效区域中的像素例如由于制造中的尺寸变化而具有特性变化。然而，可以通过始终将读出像素附近的像素用作参考像素来获得消除例如转换效率等的特性变化以及因有效像素区域的拓扑而导致的面内差异的效果。在第三实施例中，将示出当将靠近读出像素的像素用作参考像素时，读出像素和参考像素之间的位置关系的具体示例。

图33是示出根据本技术的第三实施例的差分模式下的读出像素和参考像素之间的位置关系的示例的图。图33示出了每列像素的以读取行时间为单位的访问顺序。图33示出了参考像素位于与图11所示的读出像素相同列的有效像素区域中的情况。此外，在图33中，具有两个输入和一个输出的一个开关SW1a对应于图16所示的开关SW1和SW2。此外，列信号处理单元14为每列设置ADC141。

读出像素位于参考像素之前一行的行地址处，并且通过读出像素的滚动读取来访问参考像素，以保持读出像素和参考像素之间的相对位置关系。在该示例中，选择在前一行的时刻已经完成读取的像素作为参考像素。对像素的访问由系统控制单元16控制，并且驱动信号由垂直驱动单元12传输。

在下文中，将包括有效像素的行称为“有效像素行”。此外，包括读出像素的行被称为“读出行”，并且包括参考像素的行被称为“参考行”。垂直驱动单元12顺序地选择有效像素行作为读出行，并且选择与读出行相邻的行作为参考行。列读出电路单元13读取通过放大读出行和参考行之间的差而获得的信号。

图34是示出根据本技术的第三实施例的在读出像素与参考像素彼此不相邻的情况下，读出像素与参考像素之间的位置关系的示例的图。图34示出了其中参考行与读出行不相邻的示例。当使用不与读出像素共用垂直信号线的像素作为参考像素时，如图34所示，读出像素和参考像素不需要彼此相邻。此外，如图34所示，可以选择尚未完成读出的像素作为参考像素。控制开关SW1a，使得用于输出读出像素的信号的垂直信号线连接到ADC141。

图35是示出根据本技术的第三实施例的在读出像素和参考像素在行方向上彼此相邻的情况下读出像素和参考像素之间的位置关系的示例的图。图35示出了每两列像素以读出行时间为单位的访问顺序。图35示出了参考像素相对于读出像素在水平方向上位于相邻位置的情况，并且图10中示出的参考像素在与读出像素相同的行的有效像素区域中。垂直驱动单元12在交换读出像素和参考像素并保持相同的行的同时执行读取访问。

例如，在读取第i行的情况下，垂直驱动单元12选择第i行中的奇数列作为读出像素，并且选择第i行中的偶数列作为参考像素。然后，列读出电路单元13通过差分放大电路读取第i行的奇数列。接下来，垂直驱动单元12选择第i行中的偶数列作为读出像素，并且选择第i行中的奇数列作为参考像素。即，垂直驱动单元12将行中的读出像素和参考像素互换。然后，列读出电路单元13通过差分放大电路读取第i行的奇数列。接下来，当经过了作为水平同步信号的周期的水平同步周期的时候，垂直驱动单元12选择第(i+1)行中的奇数列作为读出像素，并且选择该行中的偶数列作为参考像素。此后，重复类似的控制。

在此，假设水平同步信号的频率高于垂直同步信号的频率。垂直同步信号是指示读取一帧的时序的周期性信号，而水平同步信号是指示读取一帧中的行的时序的周期性信号。

图36是示出根据本技术的第三实施例的读出像素和参考像素之间的位置关系的不同示例的图。在图36中，混合了参考像素位于与读出像素的水平相邻位置处的情况和参考像素位于与读出像素对角线相邻位置处的情况。图36示出了参考像素位于与图10所示的读出像素相同的行的有效像素区域中的情况，以及参考像素位于与图12所示的读出像素不同的行和不同的列中的有效像素区域中的情况。在保持参考像素是前一行中已经完成读出的像素的同时执行读出访问。

例如，在读取第i行的情况下，垂直驱动单元12选择第i行中的奇数列作为读出像素，并选择第(i-1)行中的偶数列(换句话说，在对角线下方的像素)作为参考像素。然后，列读出电路单元13通过差分放大电路读取第i行的奇数列。接下来，垂直驱动单元12选择第i行中的偶数列作为读出像素，并且选择该行中的奇数列作为参考像素。然后，列读出电路单元13通过差分放大电路读取第i行的偶数列。接下来，当经过了水平同步周期时，垂直驱动单元12选择第(i+1)行中的奇数列作为读出像素，并且选择第i行中的偶数列作为参考像素。此后，重复类似的控制。

如上所述，根据本技术的第三实施例，选择有效像素作为参考像素，并且读取通过放大读出像素和参考像素的各个电位之间的差而获得的信号。因此，无需布置伪像素和遮光像素。

<6.第四实施例>

在上述第一实施例中，已经为每个像素布置了浮动扩散区域和选择晶体管。但是，像素的数量越大，则像素阵列单元11的电路规模越大。第四实施例的CMOS图像传感器10与第一实施例的不同之处在于，多个相邻像素共用一个浮动扩散区域。

图37是示出根据本技术的第四实施例的像素的结构示例的图。图37中的a是说明像素块230的结构示例的电路图。图37中的b是说明简化像素块230的图。

在一个像素阵列单元11中，多个像素块230以二维点阵方式排列。对于每个像素块230，像素210和220沿列方向排列。

像素210包括光电转换单元211、传输晶体管212、复位晶体管213、浮动扩散区域214、放大晶体管215和选择晶体管216。像素220包括光电转换单元221和传输晶体管222。

传输晶体管212在垂直驱动单元12的控制下将电荷从光电转换单元211传输至浮动扩散区域214。传输晶体管222在垂直驱动单元12的控制下将电荷从光电转换单元221传输至浮动扩散区域214。

浮动扩散区域214将传输的电荷转换成电压信号。注意，浮动扩散区域214是权利要求中描述的电荷电压转换单元的示例。

复位晶体管213在垂直驱动单元12的控制下复位浮动扩散区域214。

选择晶体管216在垂直驱动单元12的控制下将电压信号输出到垂直信号线VSL。

如上所述，该对相邻像素共用浮动扩散区域214、放大晶体管215和选择晶体管216。因此，共用浮动扩散区域214(浮动扩散：FD)的像素块230的行在下文中被称为“FD行”。

图38是示出根据本技术的第四实施例的差分模式下的读出像素和参考像素之间的位置关系的示例的图。图38示出了FD两像素共用结构的示例。读出像素以光电二极管(PD)为单位，但是参考像素不会打开传输晶体管并且与PD无关，因此以FD为单位进行说明。图38示出了每列像素的以读出行时间为单位的访问顺序。保持与读出像素的FD的相对位置关系的同时访问参考像素。

例如，在读取第iFD行的情况下，垂直驱动单元12选择第i行中的一对有效像素行中的一个作为读出行，并选择第(i-1)FD行中的一对有效像素行中的两个作为参考行。然后，列读出电路单元13通过差分放大电路读取读出行。接下来，当经过了水平同步周期时，垂直驱动单元12选择第iFD行中的一对有效像素行中的另一个像素作为读出行，并且选择像素块230中的第(i-1)FD行中的一对有效像素行中的两个作为参考行。然后，列读出电路单元13通过差分放大电路读取读出行。接下来，当经过了水平同步周期时，垂直驱动单元12选择第(i+1)FD行中的一对有效像素行中的一个作为读出行，并选择第iFD行中的一对有效像素行中的两个作为参考行。此后，重复类似的控制。

如上所述，根据本技术的第四实施例，垂直驱动单元12具有共用浮动扩散区域的一对像素，并从该对像素顺序地读取电压信号。因此，与不共用浮动扩散区域的情况相比，能够减小像素阵列单元11的电路规模。

<7.第五实施例>

在上述第四实施例中，一次读取一个有效像素行。但是，行数越大，完成一帧读出的时间就越长。第五实施例的CMOS图像传感器10与第四实施例的不同之处在于一次读取两行。

图39是示出根据本技术的第五实施例的列读出电路单元13的结构示例的框图。在第五实施例的列读出电路单元13中，为每个列布置单位读出电路300。

图40是示出根据本技术的第五实施例的单位读出电路300的结构示例的电路图。单位读出电路300包括多路复用器311、开关321、331、341和351以及PMOS晶体管322、332、342和352。此外，单位读出电路300包括开关323至325、开关333和334、开关343和344、开关353和354以及负载MOS电路313。

此外，在像素阵列单元11中，布线有垂直复位输入线VRD0至VRD3和垂直信号线VSL0至VSL3。

在第4m(m是整数)FD行中的复位晶体管213连接到垂直复位输入线VRD0，并且在该行中的选择晶体管216连接到垂直信号线VSL0。此外，第(4m+1)FD行中的复位晶体管213连接到垂直复位输入线VRD1，并且该行中的选择晶体管216连接到垂直信号线VSL1。类似地，第(4m+2)FD行中的复位晶体管213连接到垂直复位输入线VRD2，并且该行中的选择晶体管216连接到垂直信号线VSL2。在第(4m+3)FD行中的复位晶体管213连接到垂直复位输入线VRD3，并且在该行中的选择晶体管216连接到垂直信号线VSL3。此外，一列中的所有像素经由连接点VCOM连接到负载MOS电路313。

多路复用器311在垂直驱动单元12的控制下，将垂直信号线VSL0至VSL3中的两条连接至输出端子Vout_n和Vout_n+1。像素信号通过这些输出端子被输出到列信号处理单元14。

开关321在垂直驱动单元12的控制下将垂直复位输入线VRD0连接到电源Vrst。类似地，开关331、341和351在垂直驱动单元12的控制下分别将垂直复位输入线VRD1、VRD2和VRD3连接到电源Vrst。

PMOS晶体管322、332、342和352并联连接至电源VDD。此外，这些晶体管的栅极被连接。PMOS晶体管322的漏极连接到垂直信号线VSL0，并且PMOS晶体管332的漏极连接到垂直信号线VSL1。PMOS晶体管342的漏极连接到垂直信号线VSL2，并且PMOS晶体管352的漏极连接到垂直信号线VSL3。

开关323在垂直驱动单元12的控制下使PMOS晶体管322的栅极和漏极短路。类似地，开关333、343和353在垂直驱动单元12的控制下使PMOS晶体管332、342和352的各自相应的栅极和漏极短路。

开关324在垂直驱动单元12的控制下连接垂直复位输入线VRD0和垂直信号线VSL0。类似地，开关334、344和354在垂直驱动单元12的控制下连接垂直复位输入线VRD1、VRD2和VRD3和垂直信号线VSL1、VSL2和VSL3。

开关325在垂直驱动单元12的控制下经由水平信号线368以水平连接的方式横向地连接包括开关321等和PMOS晶体管322等的电流镜电路的偏置电压。

此外，在列之中，像素块230的放大晶体管215的源极侧、漏极侧或源极侧和漏极侧二者被连接(通过布线连接)。

垂直驱动单元12同时选择一对相邻的有效像素行作为读出行，并且选择与读出行相邻的一对FD行(换言之，两对有效像素行)作为参考行。垂直驱动单元12导通开关321、331、341和351之中的与参考行相对应的一对开关，并断开其余的开关。此外，垂直驱动单元12导通在开关323、333、343和353之中的与参考行相对应的一对开关，并断开其余的开关。垂直驱动单元12接通开关324、334、344和354之中的与读出行相对应的一对开关，并断开其余的开关。此外，垂直驱动单元12在差分读取周期中导通开关325。

注意，列读出电路单元13在SF模式下不执行读出。然而，可以采用添加开关并切换SF模式和差分模式的结构。在这种情况下，如图19和图20所示，增加了用于将垂直复位输入线VRD0等的连接目的地切换到电源VDD的开关(SW27)。此外，仅需添加用于将负载MOS电路313的连接目的地从放大晶体管切换至垂直信号线VSL0等的开关(SW23和SW24)以及用于将放大晶体管的连接目的地切换至电源VDD的开关(SW17和SW22)。

图41是示出根据本技术的第五实施例的读出像素和参考像素之间的位置关系的示例的图。图41示出了FD两像素共用结构以及同时读取两行读出像素的情况。在为两个读出像素使用两个参考像素构成两个差分对以同时读取两行的情况下，为每列像素都布置了两个ADC。在图41中，一个参考像素与一个读出像素被隔开两个FD行，并且两个参考像素与两个读出像素被隔开两个FD行。在保持与每个读出像素的FD的相对位置关系的同时访问每个参考像素。

例如，为每一列布置ADC141-1和141-2。垂直驱动单元12选择第(i+1)FD行的上像素行和第(i+2)FD行的下像素行作为读出行，并选择第i和第(i-1)FD行作为参考行。多路复用器311将四个垂直信号线中的对应于读出行的两个连接到ADC141-1和141-2。

接下来，当经过了水平同步周期时，垂直驱动单元12选择第(i+2)FD行的上像素行和第(i+3)FD行的下像素行作为读出行，并选择第(i+1)和第iFD行作为参考行。此后，重复类似的控制。

如上所述，根据本技术的第五实施例，同时选择共用FD的一对行作为读出行。因此，与一次读取一行的情况相比，可以提高读取速度。

<8.第六实施例>

在上述第五实施例中，垂直驱动单元12选择了一对有效像素行作为读出行，并且选择了一对FD行(换言之，两对有效像素行)作为参考行。然而，在该结构中，每列需要连接四根垂直信号线和四根垂直复位输入线，并且与其中一次选择一个有效像素行的第一实施例相比，垂直布线的数量增加。第六实施例的CMOS图像传感器10与第一实施例的CMOS图像传感器10的不同在于，通过选择一个FD行(换言之，一对有效像素行)作为参考行来减少垂直布线的数量。

图42是示出根据本技术的第六实施例的单位读出电路300的结构示例的电路图。第六实施例的单位读出电路300与第五实施例的不同之处在于，没有设置PMOS晶体管352和开关351、353和354。

此外，垂直复位输入线VRD3和垂直信号线VSL3未布线在像素阵列单元11中。多路复用器311将垂直信号线VSL0至VSL2中的任意两条连接至输出端子Vout_n和Vout_n+1。

然后，垂直驱动单元12同时选择一对相邻的有效像素行作为读出行，并且选择与读出行相邻的一个FD行(换言之，一对有效像素行)作为参考行。

注意，列读出电路单元13在SF模式下不执行读出。然而，可以采用添加开关并切换SF模式和差分模式的结构。在这种情况下，例如，如图19和图20所示，仅需要增加用于将垂直复位输入线VRD0等的连接目的地切换至电源VDD的开关。

图43是示出根据本技术的第六实施例的读出像素和参考像素之间的位置关系的示例的示图。图43示出了FD两像素共用结构以及同时读取两行读出像素的情况。为了同时读取两行，为两个读出像素使用一个参考像素构成差分对。参考像素的数量可以小于读出像素的数量。在图43中，参考像素与一个读出像素隔开两行FD行，并且参考像素与两个读出像素隔开一个FD行。在保持与每个读出像素的FD的相对位置关系的同时访问每个参考像素。

例如，垂直驱动单元12选择第iFD行的上像素行和第(i+1)FD行的下像素行作为读出行，并选择第(i-1)FD行作为参考行。接下来，当经过了水平同步周期时，垂直驱动单元12选择第(i+1)FD行的上像素行和第(i+1)FD行的下像素行作为读出行，并选择第iFD行作为参考行。此后，重复类似的控制。

如上所述，根据本技术的第六实施例，垂直驱动单元12选择一个FD行(一对有效像素行)作为参考行。因此，与其中选择一对FD行作为参考行的第五实施例相比，可以减少垂直方向上的布线数量。

<9.第七实施例>

在上述第一实施例中，读出像素和参考像素已经互换。然而，在列读出电路单元13中需要布置大量用于使像素互换的开关。列读出电路单元13的电路规模随着开关的空间而增加。第七实施例的CMOS图像传感器10与第一实施例的CMOS图像传感器10的不同之处在于：固定参考像素的位置并且不执行使读出像素和参考像素互换的控制。

图44是示出根据本技术的第七实施例的读出像素与参考像素之间的位置关系的示例的图。在图44中，将专用于参考像素的伪像素或位于有效像素的垂直方向上的端部处的有效像素选择为参考像素，并且形成差分对。图44是与图13和图14所示的电路结构示例相关联的访问示例。如图13和图14所示，由于不需要将参考像素和读出像素互换，因此列读出电路单元13不设置用于互换的开关。不管读出像素如何，参考像素的绝对位置都被伪像素固定。

例如，伪像素布置在下端的I(I是整数)行中，并且除I行之外的区域对应于有效像素区域。垂直驱动单元12选择第i有效像素行作为读出行，并且选择第I伪行作为参考行。然后，列读出电路单元13通过差分放大电路读取第i读出行。接下来，当经过了水平同步周期时，垂直驱动单元12选择第(i+1)有效像素行作为读出行，并且选择第I伪行作为参考行。此后，重复类似的控制。

如上所述，根据本技术的第七实施例，参考像素的位置是固定的，并且读出像素和参考像素在不进行互换的情况下被读取。因此，不需要用于使读出像素和参考像素互换的开关，并且能够减小电路规模。

<10.第八实施例>

在上述第七实施例中，参考像素的位置已被固定。但是，在参考像素的位置固定的情况下，具有阈值电压Vth等的变化以及较大泄漏等的伪像素的列的输出在例如补偿和增益方向与其它列具有不同的输出特性，并成为固定的条纹图案噪声。第八实施例的CMOS图像传感器10与第七实施例的CMOS图像传感器10的不同之处在于：每次执行读出时都改变参考像素的位置。

图45是示出根据本技术的第八实施例的CMOS图像传感器10的示例的图。第八实施例的垂直驱动单元12包括读出行选择单元121和参考行选择单元122。此外，第八实施例的像素阵列单元11设置有有效像素区域111和伪像素区域112，其中有效像素区域111中多个有效像素240以二维点阵方式排列，并且伪像素区域112中多个伪像素250以二维点阵方式排列。第八实施例的系统控制单元16包括随机数生成单元161和时序控制单元162。注意，像素阵列单元11是权利要求中描述的像素单元的示例。

时序控制单元162控制垂直驱动单元12、列读出电路单元13、列信号处理单元14和水平驱动单元15中的每一个的操作时序。时序控制单元162产生水平同步信号，并且将水平同步信号提供给垂直驱动单元12和随机数生成单元161。

随机数生成单元161与水平同步信号同步地生成随机数。每当水平同步信号的周期过去时，随机数生成单元161使用线性反馈移位寄存器等生成伪随机数，并将该伪随机数提供给参考行选择单元122。

读出行选择单元121与水平同步信号同步地选择读出行。每次经过了水平同步信号周期时，读出行选择单元121依次地选择有效像素行作为读出行。所选择的有效像素根据接收光量产生FD电位作为信号电位。

参考行选择单元122与水平同步信号同步地选择参考行。每当经过了行同步信号的周期时，参考行选择单元122基于随机数(换言之，随机地)选择与前一伪行不同的伪行作为当前的伪行。所选择的参考像素产生预定的FD电位作为参考电位。注意，参考行选择单元122随机地选择参考行，但是结构不限于此，只要能够选择与先前的参考行不同的参考行即可。例如，参考行选择单元122能够以固定顺序选择与前一伪行不同的伪行作为参考行。

列读出电路单元13针对每一列读取根据参考电位与信号电位之间的差的信号作为像素信号。注意，列读出电路单元13是权利要求中描述的读出电路单元的示例。

图46是示出根据本技术的第八实施例的读出像素和参考像素之间的位置关系的示例的图。图46示出了在每个像素列包括三个伪像素的情况下沿时间方向的像素访问顺序。不论有效像素为哪一个，随机选择三个伪像素中的任意一个，并形成一个差分对作为参考像素。随机像素地址信号由系统控制单元16生成。

例如，伪像素250布置在I行，(I-1)行至(I-3)行这三行中，并且有效像素240布置在其他行中。垂直驱动单元12基于随机数选择第i有效像素行作为读出行，并且选择第(I-2)伪行作为参考行。接下来，当经过了水平同步信号的周期时，垂直驱动单元12基于随机数选择第(i+1)有效像素行作为读出行，并选择第(I-1)伪行作为参考行。以后，重复类似的控制。

图47是示出根据本技术的第八实施例的以帧为单位的读出像素和参考像素之间的位置关系的示例的图。图47示出了以帧为单位随机选择参考像素的示例。时间是帧单位，并且指示当读取特定的第i行时每个帧的参考像素的位置。尽管读取了相同的读出像素，但是对于每个帧随机选择三个伪像素中的任何一个，并形成差分对作为参考像素。随机像素地址信号由系统控制单元16生成。

例如，垂直驱动单元12基于第p帧中的随机数，选择第i有效像素行作为读出行，并且选择第(I-2)伪行作为参考行。接下来，当垂直同步信号过去时，垂直驱动单元12基于第(p+1)帧中的随机数选择第i有效像素行作为读出行并选择第(I-1)伪行作为参考行。此后，重复类似的控制。如上所述，期望不仅改变水平同步信号的每个周期(行)的参考行，而且改变垂直同步信号的每个周期(帧)的参考行。

如上所述，根据本技术的第八实施例，每当读取读出行时，参考行的位置改变。因此，与参考行的位置固定的情况相比，能够减小固定图案噪声。

<11.第九实施例>

在上述第八实施例中，随机地选择伪行作为参考行。然而，在该结构中，需要布置多个伪行，并且伪区域降低了像素阵列单元11中的有效像素区域的比率。第九实施例的CMOS图像传感器10与第八实施例的CMOS图像传感器10的不同之处在于：随机地选择有效像素行作为参考行。

图48是示出根据本技术的第九实施例的以帧为单位的读出像素和参考像素之间的位置关系的示例的图。第九实施例的参考行选择单元122与第八实施例的参考行选择单元122的不同之处在于：随机地选择读出行附近的任意有效像素行作为参考行。

图48示出了在有效像素中选择参考像素的情况下以帧为单位随机访问参考像素的示例。时间是帧单位，并且指示当读取特定的第i行时每个帧的参考像素的位置。尽管读取了相同的读出像素，但针对各帧随机地选择不与读出像素共用垂直信号线的任一个相邻的有效像素，并形成一个差分对作为参考像素。随机像素地址信号是由系统控制单元16生成的。例如，相对于读出行的参考行的地址是从-3行，-1行，+1行或+3中随机选择的。

例如，每次选择读出行时，垂直驱动单元12随机选择参考行。此外，垂直驱动单元12基于第p帧中的随机数，选择第i有效像素行作为读出行，并且选择第(i+1)有效像素行作为参考行。接下来，当垂直同步信号的周期过去时，垂直驱动单元12基于第(p+1)帧中的随机数选择第i有效像素行作为读出行，并选择第(i+1)有效像素行作为参考行。此后，重复类似的控制。

如上所述，根据本技术的第九实施例，有效像素行被选择为参考行，因此可以减少伪行。因而，能够增加像素阵列单元11中的有效像素区域的比率。

<12.第十实施例>

在上述第二实施例中，选择了一对有效像素作为参考像素和读出像素，并且执行了差分读取。但是，由于暗电流，图像数据的图像质量可能会下降。例如，当光进入另一个像素时，差分放大器的相内节点发生波动，并且由于水平偏移而发生称为拖尾的水平条纹。当强光进入有效像素并且输出信号幅值较大时，由于放大器晶体管和PMOS有源负载的沟道长度调制效应，差分放大器的电流平衡将丧失。然后，在有效像素中，经由水平连接节点从另一个像素获取电流或另一个像素经由水平连接节点获取电流来调整电流平衡的功能起作用。结果，偏移被添加至没有强光的情况下的像素输出(例如，黑色电平)，并且发生了拖尾。第十实施例的CMOS图像传感器10与第一实施例的CMOS图像传感器10的不同之处在于：从一对遮光像素执行差分读取并校正黑电平的偏移。

图49是示出根据本技术的第十实施例的CMOS图像传感器10的示例的图。在第十实施例中，在系统控制单元16中未布置随机数生成单元161。此外，在第十实施例的垂直驱动单元12中，布置了有效像素行选择单元123和遮光像素行选择单元124。此外，在第十实施例的像素阵列单元11中设置有有效像素区域111和遮光像素区域113，在遮光像素区域113中，多个遮光像素260以二维点阵方式排列。

有效像素行选择单元123选择一对水平相邻的有效像素240中的一个作为读出像素，并且选择另一个作为参考像素。此外，遮光像素行选择单元124选择一对水平相邻的遮光像素260中的一个作为读出像素，并且选择另一个作为参考像素。

图50是示出根据本技术的第十实施例的单位读出电路300的结构示例的电路图。在第十实施例的列读出电路单元13中，针对每两列布置单位读出电路300。

第十实施例的单位读出电路300包括多路复用器311和312、开关321、331、341和351以及PMOS晶体管322、332、342和352。此外，单位读出电路300包括开关323至325、开关333和334、开关343至345、开关353和354，负载MOS电路313和314以及开关365。

此外，垂直复位输入线VRD0、VRD1、VRD2和VRD3以及垂直信号线VSL0、VSL1、VSL2和VSL3针对对应于像素阵列单元11中的单位读出电路300的每两列进行布线。

垂直复位输入线VRD0和垂直信号线VSL0连接到有效像素区域中的奇数列。垂直复位输入线VRD2和垂直信号线VSL2连接到遮光像素区域中的奇数列。此外，垂直复位输入线VRD1和垂直信号线VSL1连接到有效像素区域中的偶数列。垂直复位输入线VRD3和垂直信号线VSL3连接到遮光像素区域中的偶数列。

多路复用器311在垂直驱动单元12的控制下将垂直信号线VSL0和VSL1之一连接到输出端子Vout_ks。多路复用器312在垂直驱动单元12的控制下将垂直信号线VSL2和VSL3之一连接到输出端子Vout_kd。

负载MOS电路313通过连接点VCOM1连接到有效像素区域中的两列，而负载MOS电路314通过连接点VCOM2连接到遮光像素区域中的两列。

开关365在垂直驱动单元12的控制下连接连接点VCOM1和连接点VCOM2。此外，连接点VCOM2通过水平信号线369为水平连接。

开关321和331、PMOS晶体管322和332、开关323至325以及开关333和334构成左侧电流镜电路，其余元件构成右侧电流镜电路。

左侧电流镜电路连接到垂直复位输入线VRD0和VRD1以及垂直信号线VSL0和VSL1，并且使用一对水平相邻的有效像素240中的一个作为读出有效像素并使用另一个作为参考有效像素来构成差分放大电路。同时，右侧电流镜电路连接到垂直复位输入线VRD2和VRD3以及垂直信号线VSL2和VSL3，并使用一对水平相邻的遮光像素260中的一个作为读取遮光像素并使用另一个作为参考遮光像素来构成差分放大电路。

此外，垂直驱动单元12在差分读出周期中将开关365控制在导通状态。此外，在差分读出周期中，垂直驱动单元12在平均参考有效像素的电位时导通开关325，并且垂直驱动单元12在平均参考遮光像素的电位时导通开关345。

通过以上结构，参考像素的放大晶体管的源极节点、漏极节点或源极节点和漏极节点二者以及遮光像素的放大晶体管的源极节点、漏极节点或源极节点和漏极节点二者被横向地连接。

此外，多路复用器311将从有效像素对差分地读取的信号输出到列信号处理单元14作为有效像素信号，并且多路复用器312将从有效像素对差分地读取的信号输出到列信号处理单元14作为遮光信号。这里，在横向连接结构下，将参考有效像素和参考遮光像素的电位平均化，并且读取根据读出有效像素的平均电位和FD电位之间的差的信号作为有效像素信号。类似地，读取根据读出遮光像素的平均电位和FD电位之间的差的信号作为遮光像素信号。

图51是示出根据本技术的第十实施例的列信号处理单元14的结构示例的框图。第十实施例的列信号处理单元14包括用于每个单位读出电路300的ADC141-1和141-2。此外，列信号处理单元14包括拖尾校正单元142。拖尾校正单元142包括算术平均值处理单元143和减法处理单元144。

ADC141-1将来自输出端子Vout_ks的模拟有效像素信号转换成数字信号Ds_k，并将该数字信号Ds_k提供给减法处理单元144。ADC141-2将来自输出端子Vout_kd的模拟遮光像素信号转换为数字信号Dd_k中，并将该数字信号Dd_k提供给算术平均值处理单元143。

算术平均值处理单元143计算AD转换后的遮光信号(Dd_k)的平均值作为黑电平偏移。算术平均值处理单元143将计算出的偏移量Dd_ave提供给减法处理单元144。

减法处理单元144从每个AD转换后的有效像素信号中减去偏移量Dd_ave，并将减法结果输出到信号处理单元17。结果，校正了黑电平偏移。

由于横向连接，受害像素数/施害像素数之比变大，并且拖尾得以改善。可以通过水平地布置遮光像素来校正偏移。但是，在这种情况下，像素阵列单元11的面积增大。相反，在CMOS图像传感器10中，使用现有的垂直遮光像素，能够抑制像素阵列单元11的面积和布线的增大。

图52是示出根据本技术的第十实施例的添加有水平信号线368的单位读出电路的结构示例的电路图。此外，增加了开关346和356。开关346在垂直驱动单元12的控制下将连接至遮光像素的垂直信号线VSL2连接至水平信号线368。开关356在垂直驱动单元12的控制下将连接至遮光像素的垂直信号线VSL3连接至水平信号线368。垂直信号线VSL2或VSL3通过水平信号线368横向地连接到相邻列。

在将与垂直信号线VSL2相对应的遮光像素用作读出遮光像素的情况下，垂直驱动单元12导通开关346并且关断开关356。此外，在与垂直信号线VSL3相对应的遮光像素用作读出遮光像素的情况下，垂直驱动单元12关断开关346并且导通开关356。结果，除了每列中的参考像素的FD电位之外，还对每列中的读出遮光像素的FD电位进行平均化。

如上所述，根据本技术的第十实施例，从一对遮光像素执行差分读出并且计算出黑电平偏移。因此，能够通过减去偏移来抑制拖尾。

<13.变形例>

(层叠结构)

图53是示出可应用本技术的层叠固态摄像器件的结构示例的图。

图53A示出了非层叠固态摄像器件的示意性结构示例。CMOS图像传感器10(图6)具有如图33A所示的一个裸片(半导体基板)811。其中像素二维地布置的像素区域812、用于驱动像素并执行各种其它控制的控制电路813以及用于执行信号处理的逻辑电路814安装在裸片811上。

图53B和图53C示出了层叠固态摄像器件的示意性构造示例。如图33B和图33C所示，CMOS图像传感器10(图6)被构造为一个半导体芯片，其中传感器裸片821和逻辑裸片824这两个裸片层叠并电连接。

在图53B中，像素区域812和控制电路813被安装在传感器裸片821上，并且包括用于执行信号处理的信号处理电路的逻辑电路814被安装在逻辑裸片824上。

在图53C中，像素区域812被安装在传感器裸片821上，并且控制电路813和逻辑电路814被安装在逻辑裸片824上。

(信号处理设备的结构)

在以上描述中，已经说明了诸如CMOS图像传感器10的固态摄像器件。然而，本技术不仅可以应用于固态摄像器件，而且可以应用于执行各种类型的信号处理的信号处理设备。注意，在读出像素100S和参考像素100R中，作为浮动扩散部(FD)的浮动扩散区域121S和浮动扩散区域121R也可以称为采样保持电路。即，根据来自多个输入通道的每个输入信号设置读出侧放大晶体管114S，并且读出侧放大晶体管114S放大通过采样保持电路输入的输入信号，并且参考侧放大晶体管114R与每个读出侧放大晶体管114S配对。

<14.电子器件的结构>

图54是示出包括应用了本技术的固态摄像器件的电子器件的结构示例的框图。电子器件1000是例如诸如数码相机或摄像机之类的摄像器件等电子器件，或者例如智能电话或平板终端等便携式终端设备。

电子器件1000包括固态摄像器件1001、DSP电路1002、帧存储器1003、显示单元1004、记录单元1005、操作单元1006和电源单元1007。此外，在电子器件1000中，DSP电路1002、帧存储器1003、显示单元1004、记录单元1005、操作单元1006和电源单元1007经由总线1008彼此连接。

固态摄像器件1001对应于上述CMOS图像传感器10，并且对二维布置在像素阵列单元11中的多个像素执行差分放大读出或源极跟随器型读出。

这里，在差分放大读出中，可以从外部施加参考像素的复位电压，并且可以从垂直信号线22S将读出像素的复位电压负反馈回去。此外，在差分放大读出中，在像素阵列单元的各列之间，参考像素的放大晶体管的源极侧、漏极侧或源极侧和漏极侧二者上的节点被连接(通过导线连接)。

DSP电路1002是处理从固态摄像器件1001提供的信号的相机信号处理电路。DSP电路1002输出通过处理来自固态摄像器件1001的信号而获得的图像数据。帧存储器1003以帧为基础临时保持由DSP电路1002处理的图像数据。

显示单元1004包括诸如液晶面板或有机电致发光(EL)面板等面板型显示设备，并且显示由固态摄像器件1001成像的运动图像或静止图像。记录单元1005将固态摄像器件1001捕获的运动图像或静止图像的图像数据记录在诸如半导体存储器或硬盘等记录介质上。

操作单元1006响应于用户的操作输出用于电子器件1000所保持的各种功能的操作命令。电源单元1007将用作DSP电路1002、帧存储器1003、显示单元1004、记录单元1005和操作单元1006的工作电源的各种电源适当地提供给这些供电目标。

如上所述结构电子器件1000。如上所述，本技术被应用于固态摄像器件1001。具体地，可以将CMOS图像传感器10应用于固态摄像器件1001。

通过将本技术应用于固态摄像器件1001，在差分放大读出中，可以从外部施加参考像素的复位电压，并且可以从垂直信号线22S将读出像素的复位电压负反馈回去。因此，差分放大读出不仅能够抑制由于复位馈通而导致的复位电平的可读范围的超出，还能够在实现高转换效率(放大因子)的同时将复位时的读出像素的浮动扩散区域电位控制为期望值。

此外，通过将本技术应用于固态摄像器件1001，在差分放大读数中，能够在像素阵列单元的各列间连接(通过布线连接)参考像素的放大晶体管的源极侧、漏极侧或源极侧和漏极侧二者上的节点。因此，在通过差分放大读出实现高转换效率(放大因子)的同时，能够抑制噪声的增加。

<15.固态摄像器件的使用示例>

图55是示出了应用本技术的固态摄像器件的使用示例的图。

CMOS图像传感器10可以在例如下述的对诸如可见光、红外光、紫外光和X射线等光进行感测的各种情况下使用。即，如图22所示，CMOS图像传感器10除了可以用于拍摄用于欣赏的图像的欣赏领域的设备之外，还可以用于交通领域、家用电器领域、医疗保健领域、安全领域、美容领域、运动领域、农业领域等中的设备中。

具体地，在欣赏领域中，例如，CMOS图像传感器10可以用于拍摄将被提供用于欣赏的图像的设备中(例如，图34中的电子器件1000)，例如数码相机、智能电话或具有相机功能的移动电话等。

在交通领域中，例如，CMOS图像传感器10可用于交通用设备中，例如为了诸如自动停止或驾驶员状态的识别等安全驾驶的拍摄车辆的前、后、周围、内部等车载传感器、监视行进的车辆和道路的监视摄像机或者测量车辆之间的距离的距离测量传感器等。

在家用电器领域中，例如，CMOS图像传感器10可以用于诸如电视接收器、冰箱和空调等家用电器设备中，以捕获用户的手势并根据手势执行设备操作。此外，在医疗保健领域，例如，CMOS图像传感器10可以用于医疗保健设备中，例如内窥镜或通过接收红外光进行血管造影的设备等。

在安全领域中，例如，CMOS图像传感器10可以用于安全设备中，例如用于预防犯罪的监视摄像机或用于人员身份认证的摄像机。此外，在美容领域中，例如，CMOS图像传感器10可用于美容设备中，例如拍摄皮肤的皮肤测量仪器或拍摄头皮的显微镜。

在运动领域中，例如，CMOS图像传感器10可用于运动用设备中，例如运动相机或运动用途的可穿戴式相机等。此外，在农业领域中，例如，CMOS图像传感器10可以用于农业用设备中，例如用于监视田地和农作物的状况的照相机。

<16.移动体的应用示例>

根据本公开的技术(本技术)可以应用于各种产品。例如，根据本公开的技术能够被实现为安装至包括汽车、电动汽车、混合动力汽车、摩托车、自行车、个人移动体、飞机、无人机、船只和机器人等在内的任何移动体上的设备。

图56是示出作为可应用根据本公开的技术的移动控制系统的示例的车辆控制系统的示意性结构示例的框图。

车辆控制系统12000包括通过通信网络12001相互连接的多个电子控制单元。在图56所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和集成控制单元12050。此外，作为集成控制单元12050的功能构造，示出了微型计算机12051、声音图像输出单元12052和车载网络接口(I/F)12053。

驱动系统控制单元12010根据各种程序来控制与车辆的驱动系统有关的设备的操作。例如，驱动系统控制单元12010用作如下装置的控制设备：诸如内燃机或驱动马达等产生车辆的驱动力的驱动力产生设备、用于将驱动力传递至车轮的驱动力传递机构、调节车辆的转向角的转向机构以及产生车辆的制动力的制动设备等。

车身系统控制单元12020根据各种程序控制车身中装备的各种设备的操作。例如，车身系统控制单元12020用作用于无钥匙进入系统、智能钥匙系统、电动车窗设备或各种灯(如前照灯、倒车灯、刹车灯、转向信号灯和雾灯等)的控制设备。在这种情况下，从代替钥匙的移动设备发送的无线电波或各种开关的信号能够被输入到车身系统控制单元12020。车身系统控制单元12020接收输入的无线电波或信号，并且控制车辆的门锁设备、电动车窗设备和灯等。

车外信息检测单元12030检测安装有车辆控制系统12000的车辆外部的信息。例如，摄像单元12031连接至车外信息检测单元12030。车外信息检测单元12030使摄像单元12031拍摄车辆外部的图像，并接收所拍摄的图像。车外信息检测单元12030可以基于所述接收的图像执行人、车辆、障碍物、标志、道路上的字母等物体检测处理或距离检测处理。

摄像单元12031是接收光并且输出与接收的光的光量相对应的电信号的光学传感器。摄像单元12031可以将电信号输出为图像，或者可以将电信号输出为关于距离测量的信息。另外，由摄像单元12031接收的光可以是可见光，也可以是红外线等不可见光。

车内信息检测单元12040检测车辆内部的信息。例如，检测驾驶员状态的驾驶员状态检测单元12041连接至车内信息检测单元12040。驾驶员状态检测单元12041例如包括拍摄驾驶员的相机，并且车内信息检测单元12040可以根据从驾驶员状态检测单元12041输入的检测信息计算驾驶员的疲劳程度或专注程度，或者可以确定驾驶员是否在睡觉。

微型计算机12051基于通过车外信息信息检测单元12030或车内信息检测单元12040获得的车辆外部或内部的信息来计算驱动力产生设备、转向机构或制动设备的控制目标值，并向驱动系统控制单元12010输出控制命令。例如，微型计算机12051可以执行旨在实现高级驾驶员辅助系统(ADAS)功能的协同控制，该功能包括车辆的碰撞避免或减震、基于车辆间距的跟随驾驶、定速巡航、车辆碰撞预警、车道偏离预警等。

此外，微型计算机12051基于在车外信息检测单元12030或车内信息检测单元12040中获取的车辆周围的信息来控制驱动力产生设备、转向机构、制动设备等，以执行以不依赖于驾驶员的操作等的自动行驶的自动驾驶为目的的协作控制。

另外，微计算机12051能够基于车外信息检测单元12030获得的车辆外部的信息将控制命令输出到车身系统控制单元12020。例如，微型计算机12051可以诸如通过根据在车外信息检测单元12030中检测到的前方车辆或迎面驶来的车辆的位置控制前照灯并且将远光切换到近光，由此实现旨在防眩光的协同控制。

声音图像输出单元12052将声音和图像中的至少一者的输出信号传输至输出设备，该输出设备能够在视觉上或听觉上将信息通知给车辆的乘员或车辆的外部。在图56的示例中，作为输出设备，示例性地示出了音频扬声器12061、显示单元12062和仪表盘12063。显示单元12062可以例如包括车载显示器或抬头显示器。

图57是示出摄像单元12031的安装位置的示例的图。

在图57中，摄像单元12031包括摄像单元12101、12102、12103、12104和12105。

摄像单元12101、12102、12103、12104和12105例如设置在车辆12100内部的前鼻、后视镜、后保险杠或后门、挡风玻璃的上部等的位置处。设置在前鼻的摄像单元12101和设置在车辆内部的挡风玻璃的上部的摄像单元12105主要获得车辆12100的前部的图像。设置在后视镜的摄像单元12102和12103主要获得车辆12100侧面的图像。设置在后保险杠或后门上的摄像单元12104主要获得车辆12100后部的图像。设置在车辆内部的挡风玻璃的上部的摄像单元12105主要用于检测前方车辆、行人、障碍物、信号、交通标志或车道等。

注意图57示出了摄像单元12101至12104的拍摄范围的示例。摄像范围12111表示设置在前鼻的摄像单元12101的摄像范围，摄像范围12112和12113分别表示设置在后视镜的摄像单元12102和12103的摄像范围，摄像范围12114表示设置在后保险杠或后门的摄像单元12104的摄像范围。例如，通过叠加由摄像单元12101至12104捕获的图像数据来获得从上方观看的车辆12100的鸟瞰图像。

摄像单元12101至12104中的至少一个可以具有获得距离信息的功能。例如，摄像单元12101至12104中的至少一个可以是包括多个摄像元件的立体相机，或者可以是具有用于相位差检测的像素的图像传感器。

例如，微型计算机12051可以基于从摄像单元12101至12104获得的距离信息来获得到摄像范围12111至12114内的各个三维物体的距离以及该距离的时间变化(相对于车辆12100的相对速度)，从而特别地提取在车辆12100的行进路径上并且在与车辆12100基本相同的方向上以预定速度(例如等于或大于0公里/小时)行进的最靠近车辆12100的三维物体作为前方车辆。此外，微型计算机12051可以预先设置与前方车辆之前的安全车距，并且执行自动制动控制(包括跟随停止控制)和自动加速控制(包括跟随开始控制)等。以这种方式，能够执行以不依赖于驾驶员的操作的自动行驶的自主行驶等为目的的协作控制。

例如，微型计算机12051基于从摄像单元12101至12104获得的距离信息将待提取的与三维对象有关的三维对象数据分类为两轮车、普通汽车、大型车辆、行人和例如电线杆等其它三维物体，并且可以将该数据用于自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物区分为车辆12100的驾驶员在视觉上可识别的障碍物和驾驶员在视觉上不可识别的障碍物。然后，微型计算机12051确定表示与各个障碍物碰撞的危险的碰撞危险，并且在碰撞风险为设定值以上并且有碰撞可能性的情况下，可以通过经由音频扬声器12061或显示单元12062向驾驶员输出警告，并由驱动系统控制单元12010执行强制减速或回避转向来执行用于避免碰撞的驾驶辅助。

摄像单元12101至12104中的至少一个可以是检测红外线的红外相机。例如，微型计算机12051确定在摄像单元12101至12104的被摄图像中是否存在行人，从而识别行人。这种行人的识别例如通过如下过程来进行：提取例如作为红外相机的摄像单元12101至12104的被摄图像中的特征点；并通过对表示对象的轮廓的一系列特征点进行图案匹配处理来判定是否是行人。当微型计算机12051在摄像单元12101至12104所拍摄的图像中判定有行人并识别出行人时，声音图像输出单元12052使显示单元12062叠加并显示用于强调所识别的行人的方形轮廓线。此外，声音图像输出单元12052可以使显示单元12062在期望位置显示代表行人等的图标。

上面已经说明了能够应用根据本公开的技术的车辆控制系统的一个示例。根据本公开的技术能够应用于上述构造的摄像单元12101。特别的，图1中的CMOS图像传感器10可以应用于摄像单元12031。通过将根据本公开的技术应用于摄像单元12031，能够在通过差分放大读出实现高转换效率(放大因子)的同时，抑制由于复位馈通而导致的复位电平的可读范围的超出。另外，可以将复位时的读出像素的FD电位控制为期望值，或者能够抑制噪声的增加。因此，例如，能够获取具有更高质量的被摄图像，并且能够更准确地识别诸如行人等障碍物。

注意，上述实施例描述了用于实现本技术的示例，并且实施例中的内容和权利要求中用于限定本发明的内容分别具有对应关系。类似地，权利要求书中用于限定本发明的主题和在本技术实施例中的具有相同名称的主题分别具有对应关系。然而，本技术不限于上述实施例，并且可以在不背离本技术的要旨的情况下通过对实施例进行各种变形的应用来实现。

注意，本说明书中描述的效果仅是示例，并且不受限制，并且可以表现为其它效果。

注意，本技术也可以具有以下结构。

(1)固态摄像器件，其包括：

设置有多行的像素单元，每行包括多个像素；

读出行选择单元，用于每当经过预定周期选择所述多行中的一行作为读出行，并使得所述读出行中的所述多个像素中的每个像素根据接收光量而产生信号电位；

参考行选择单元，用于每当经过所述预定周期从所述多行中选择与先前的行不同的行作为当前的参考行，并使得所述参考行中的所述多个像素中的每个像素生成预定的参考电位；以及

读出电路单元，用于根据所述信号电位与所述参考电位之间的差读取信号。

(2)根据(1)所述的固态摄像器件，还包括：

随机数生成单元，用于生成预定的随机数，其中，

所述参考行选择单元基于所述随机数选择所述参考行。

(3)根据(1)或(2)所述的固态摄像器件，其中，

所述多行包括有效像素行和伪像素行，所述有效像素行包括执行光电转换的有效像素，所述伪像素行包括不执行光电转换的伪像素，

所述读出行选择单元选择一个所述有效像素行作为所述读出行，并且

所述参考行选择单元选择一个所述伪像素行作为所述参考行。

(4)根据(1)或(2)所述的固态摄像器件，其中，

所述多行包括有效像素行，所述有效像素行包括执行光电转换的有效像素，

所述读出行选择单元选择所述有效像素行作为所述读出行，并且

所述参考行选择单元从所述有效像素行中选择与所述读出行不同的行作为所述参考行。

(5)根据(4)所述的固态摄像器件，其中，

所述参考行选择单元选择在与预定方向垂直的方向上与所述读出行相邻的有效像素行作为所述参考行。

(6)根据(4)所述的固态摄像器件，其中，

所述参考行选择单元选择在垂直于所述预定方向的方向上位于相对于所述读出行的预定相对位置处的所述有效像素行作为所述参考行。

(7)根据(4)所述的固态摄像器件，其中，

(8)根据(4)所述的固态摄像器件，其中，

所述读出行选择单元选择不共用电荷电压转换单元的一对所述有效像素行作为所述读出行，并且

所述参考行选择单元选择两对所述有效像素行作为所述参考行，所述两对有效像素行中的每对共用所述电荷电压转换单元。

(9)根据(4)所述的固态摄像器件，其中，

所述参考行选择单元选择共用所述电荷电压转换单元的一对所述有效像素行作为所述参考行。

(10)根据(1)至(9)中任一项所述的固态摄像器件，其中，

所述预定周期是水平同步信号的周期，并且

每当经过了具有比所述水平同步信号的频率更低频率的预定的垂直同步信号的周期，所述参考行选择单元就选择与对应于先前所述读出行的所述参考行不同的行作为所述参考行。

(11)根据(1)至(10)中任一项所述的固态摄像器件，其中，

所述读出行中的所述多个像素中的每个像素包括读出侧放大晶体管，所述读出侧放大晶体管根据来自多个输入通道的输入信号中的各者而设置，并且所述读出侧放大晶体管放大经由采样保持电路输入的所述输入信号，

所述参考行中的所述多个像素中的每个像素包括与所述读出侧放大晶体管中的各者配对的参考侧放大晶体管，并且

针对所述读出侧放大晶体管一侧的采样保持电路，将所述读出侧放大晶体管的输出设定为负反馈，并且为所述参考侧放大晶体管一侧的采样保持电路设定任意电压。

(12)根据(11)所述固态摄像器件，其中，

所述多个像素中的每个像素包括

光电转换单元，

传输晶体管，用于传输被所述光电转换单元光电转换的电荷，

电荷电压转换单元，用于将由所述传输晶体管传输的电荷转换为电压信号，以及

复位晶体管，用于复位所述电荷电压转换单元。

(13)根据(12)所述的固态摄像器件，其中，

所述多个像素中的每个像素还包括选择所述像素的选择晶体管，并且

所述选择晶体管选择任意一对读出像素和参考像素，所述读出像素包含所述读出侧放大晶体管，所述参考像素包含所述参考侧放大晶体管。

(14)根据(12)或(13)所述的固态摄像器件，其中，

以列为单位读取包含所述参考侧放大晶体管的参考像素。

(15)根据(12)至(14)中任一项所述的固态摄像器件，其中，

在包含所述参考侧放大晶体管的参考像素中，所述传输晶体管和所述电荷电压转换单元被构造为与累积并读取信号的有效像素相同。

(16)根据(12)至(15)中任一项所述的固态摄像器件，其中，

所述多个像素中的每个像素均能够进行源极跟随器型读出，并且

所述读出电路单元还包括切换单元，所述切换单元在所述源极跟随器型读出和差分放大读出之间进行切换。

(17)根据(12)至(15)中任一项所述的固态摄像器件，其中，

所述读出电路单元还包括切换单元，所述切换单元切换包含所述读出侧放大晶体管的读出像素和包含所述参考侧放大晶体管的参考像素。

(18)根据(17)所述的固态摄像器件，其中，

所述读出电路单元在根据与所述参考侧放大晶体管构成的差分对读取经由所述传输晶体管被所述读出侧放大晶体管读取的信号之后，互补地切换所述读出侧放大晶体管和参考侧放大晶体管之间的布线连接，并且所述读出电路单元根据与切换前的所述读出侧放大晶体管构成的差分对读取经由所述传输晶体管被切换前的所述参考侧放大晶体管读取的信号。

(19)根据(17)或(18)所述的固态摄像器件，其中，

所述切换单元将累积并读取信号的有效像素附近的有效像素设置为包含所述参考侧放大晶体管的所述参考像素。

(20)根据(12)至(19)中任一项所述的固态摄像器件，其中，

在多个所述参考侧放大晶体管中，全部或一些所述多个参考侧放大晶体管的源极侧、漏极侧或源极侧和漏极侧二者被布线连接。

(21)根据(1)所述的固态摄像器件，其中，

所述读出行中的所述多个像素中的每个像素包含读出侧放大晶体管，所述读出侧放大晶体管根据来自多个输入通道的输入信号的各者而设置，并且所述读出侧放大晶体管放大经由采样保持电路输入的所述输入信号，

所述参考行中的所述多个像素中的各者包括与所述读出侧放大晶体管的各者配对的参考侧放大晶体管，并且

在多个所述参考侧放大晶体管中，全部或一些所述多个参考侧放大晶体管的源极侧、漏极侧或源极侧和漏极侧二者通过布线连接。

(22)根据(21)所述的固态摄像器件，其中，

所述输入通道被包括在以矩阵方式二维地布置在像素阵列单元中的像素中，并且

所述多个像素的各者包括

光电转换单元，

复位晶体管，用于复位所述电荷电压转换单元。

(23)根据(22)所述的固态摄像器件，其中，

各所述像素还包括用于选择所述像素的选择晶体管，并且

所述选择晶体管选择任意一对读出像素和参考像素，所述读出像素包括所述读出侧放大晶体管，所述参考像素包括所述参考侧放大晶体管。

(24)根据(22)或(23)所述的固态摄像器件，其中，

以列为单位读取包含所述参考侧放大晶体管的参考像素，并且

通过布线与所述参考侧放大晶体管连接的所述参考像素的数量等于或者小于包含所述读出侧放大晶体管的读出像素的数量。

(25)根据(22)至(24)中任一项所述的固态摄像器件，其中，

在包含所述参考侧放大晶体管的参考像素中，

所述传输晶体管和所述电荷电压转换单元被构造为与累积并读取信号的有效像素相同。

(26)根据(22)至(25)中任一项所述的固态摄像器件，其中，

所述多个像素中的各者均能够进行源极跟随器型读出，并且

所述读出电路单元还包括用于在所述源极跟随器型读出和差分放大读出之间切换的切换单元。

(27)根据(22)至(25)中任一项所述的固态摄像器件，其中，

(28)根据(27)所述的固态摄像器件，其中，

所述固态摄像器件在根据与所述参考侧放大晶体管构成的差分对读取经由所述读出侧放大晶体管读取的信号之后，互补地切换所述读出侧放大晶体管与所述参考侧放大晶体管之间的布线连接，并且所述固态摄像器件根据与切换前的所述读出侧放大晶体管构成的差分对读取经由所述传输晶体管被切换前的所述参考侧放大晶体管读取的信号。

(29)根据(27)或(28)所述的固态摄像器件，其中，

(30)根据(22)至(29)中任一项所述的固态摄像器件，其中，

所述输入信号经由采样保持电路被输入至所述读出侧放大晶体管和所述参考侧放大晶体管，

针对所述读出侧放大晶体管一侧的所述采样保持电路将所述差分放大电路的输出设置为负反馈，并且

为所述参考侧放大晶体管一侧的所述采样保持电路设置任意电压。

(31)根据(22)至(30)中任一项所述的固态摄像器件，其中，

所述读出电路单元还包括开关，所述开关用于在导通状态下通过布线连接全部或一些的所述多个参考侧放大晶体管的源极侧、漏极侧或源极侧和漏极侧二者。

(32)固态摄像器件，其包括：

像素单元，其设置有均被构造为执行光电转换的多个有效像素以及均被结构为不执行光电转换的多个遮光行；

有效像素行选择单元，用于将所述多个有效像素中的一对有效像素之中的一个设置为读出有效像素，并使所述读出有效像素根据接收到的光量产生电位，并且所述有效像素行选择单元将所述一对有效像素之中的另一个设置为参考有效像素，并使所述参考有效像素产生预定电位；

遮光像素行选择单元，用于将所述多个遮光像素中的一对遮光像素之中的一个设置为读出遮光像素，并使所述读出遮光像素根据暗电流产生电位，并且将所述一对有效像素之中的另一个设置为参考遮光像素，并使所述参考遮光像素产生预定电位；以及

读出电路，用于根据所述读出有效像素的电位与通过对所述参考有效像素的电位和所述参考遮光像素的电位取平均值而获得的平均化电位之间的差读取信号，并根据所述读出遮光像素与所述平均化电位之间的差读取信号。

附图标记的列表

10 CMOS图像传感器

11 像素阵列单元

12 垂直驱动单元

13 列读出电路单元

14 列信号处理单元

15 水平驱动单元

16 系统控制单元

17 信号处理单元

18 数据存储单元

22,22R,22S 垂直信号线

31 像素驱动线

32 垂直像素布线

50 差分像素读出电路

61,61R,61S 垂直复位输入线

62,62R,62S 垂直电流供给线

111 有效像素区域

112 伪像素区域

113 遮光像素区域

121 读出行选择单元

122 参考行选择单元

123 有效像素行选择单元

124 遮光像素行选择单元

141,141-1,和141-2 ADC

142 拖尾校正单元

143 算术平均值处理单元

144 减法处理单元

161 随机数生成单元

162 时序控制单元

210和220 像素

211和221 光电转换单元

212和222 传输晶体管

213 复位晶体管

214 浮动扩散区域

215 放大晶体管

216 选择晶体管

230 像素块

240 有效像素

250 伪像素

260 遮光像素

300 单位读出电路

311和312 多路复用器

313和314 负载MOS电路

321,323至325,331,333,334,341,343至346,351,353,354,356和365 开关

322,332,342和352 PMOS晶体管

Claims

1.固态摄像器件，其包括：

设置有多行的像素单元，每行包括多个像素；

2.根据权利要求1所述的固态摄像器件，还包括：

随机数生成单元，用于生成预定的随机数，其中，

所述参考行选择单元基于所述随机数选择所述参考行。

3.根据权利要求1所述的固态摄像器件，其中，

4.根据权利要求1所述的固态摄像器件，其中，

5.根据权利要求4所述的固态摄像器件，其中，

6.根据权利要求4所述的固态摄像器件，其中，

7.根据权利要求4所述的固态摄像器件，其中，

8.根据权利要求4所述的固态摄像器件，其中，

9.根据权利要求4所述的固态摄像器件，其中，

10.根据权利要求1所述的固态摄像器件，其中，

所述预定周期是水平同步信号的周期，并且

11.根据权利要求1所述的固态摄像器件，其中，

12.根据权利要求11所述固态摄像器件，其中，

所述多个像素中的每个像素包括

光电转换单元，

复位晶体管，用于复位所述电荷电压转换单元。

13.根据权利要求12所述的固态摄像器件，其中，

14.根据权利要求12所述的固态摄像器件，其中，

以列为单位读取包含所述参考侧放大晶体管的参考像素。

15.根据权利要求12所述的固态摄像器件，其中，

16.根据权利要求12所述的固态摄像器件，其中，

17.根据权利要求12所述的固态摄像器件，其中，

18.根据权利要求17所述的固态摄像器件，其中，

19.根据权利要求18所述的固态摄像器件，其中，

20.根据权利要求12所述的固态摄像器件，其中，

21.根据权利要求1所述的固态摄像器件，其中，

22.根据权利要求21所述的固态摄像器件，其中，

所述多个像素的各者包括

光电转换单元，

复位晶体管，用于复位所述电荷电压转换单元。

23.根据权利要求22所述的固态摄像器件，其中，

各所述像素还包括用于选择所述像素的选择晶体管，并且

24.根据权利要求22所述的固态摄像器件，其中，

25.根据权利要求22所述的固态摄像器件，其中，

在包含所述参考侧放大晶体管的参考像素中，

26.根据权利要求22所述的固态摄像器件，其中，

所述多个像素中的各者均能够进行源极跟随器型读出，并且

27.根据权利要求22所述的固态摄像器件，其中，

28.根据权利要求27所述的固态摄像器件，其中，

29.根据权利要求27所述的固态摄像器件，其中，

30.根据权利要求22所述的固态摄像器件，其中，

31.根据权利要求22所述的固态摄像器件，其中，

32.固态摄像器件，其包括：

读出电路，用于根据所述读出有效像素的电位与通过对所述参考有效像素和所述参考遮光像素的电位取平均值而获得的平均化电位之间的差读取信号，并根据所述读出遮光像素与所述平均化电位之间的差读取信号。