CN111867229A - 一种电路板表层线路结构、电路板及加工方法 - Google Patents

一种电路板表层线路结构、电路板及加工方法 Download PDF

Info

Publication number
CN111867229A
CN111867229A CN201910339686.XA CN201910339686A CN111867229A CN 111867229 A CN111867229 A CN 111867229A CN 201910339686 A CN201910339686 A CN 201910339686A CN 111867229 A CN111867229 A CN 111867229A
Authority
CN
China
Prior art keywords
circuit board
discharge
bonding pad
discharge part
surface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910339686.XA
Other languages
English (en)
Other versions
CN111867229B (zh
Inventor
何国斌
刘伟堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gaoyida Technology Shenzhen Co ltd
Original Assignee
Gaoyida Technology Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gaoyida Technology Shenzhen Co ltd filed Critical Gaoyida Technology Shenzhen Co ltd
Priority to CN201910339686.XA priority Critical patent/CN111867229B/zh
Publication of CN111867229A publication Critical patent/CN111867229A/zh
Application granted granted Critical
Publication of CN111867229B publication Critical patent/CN111867229B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种电路板表层线路结构、电路板及加工方法。其中，表层线路结构包括第一焊盘、第二焊盘和放电部；第一焊盘和所述第二焊盘，分别用于与保护器件的输入脚和输出脚焊接；放电部，用于连通第一焊盘和第二焊盘；至少放电部及其周边一定范围内覆盖绝缘层；在对应放电部的位置形成放电槽，放电槽包括连通的主体和延伸部；其中，主体贯穿放电部和放电部上的绝缘层；延伸部贯穿向放电部至少一侧的一定范围内延伸的绝缘层。采用本发明的技术方案，提高了电路防护的安全性和可靠性。

Description

一种电路板表层线路结构、电路板及加工方法
技术领域
本发明涉及电路板技术领域，具体涉及一种电路板表层线路结构、电路板及加工方法。
背景技术
在电子产品内，当遇到各种突发干扰，比如：静电放电(Electrical StaticDischarge ESD)、雷击浪涌或电快速瞬变脉冲群(Electrical Fast Transient EFT)等等时，由于这些干扰具有突发、高压、宽频等特性，会对电子产品造成较大的危害。因此需要设置各种防护电路，从而对电子产品进行保护。
将各种防护电路耦合到电源线路、控制线路或信号线路中；而防护电路中最重要的器件是保护器件。如图3所示，为一个ESD防护电路的实施例，可以将保护器件(比如：共模电感)串联在电源线入口处。
具体的，保护器件可以包括：用于过滤共模干扰(Common-mode)的共模器件(比如：共模电感或共模电容)；用于过滤差模干扰(Differential-mode)的差模器件(比如：差模电感或差模电容)；以及其它各种串联在各线路中的保护器件。
其中，共模干扰是指：两导线上的干扰电流，振幅相等，方向相同。差模干扰是指；两导线上的干扰电流，振幅相等，方向相反。
为防止保护器件在两端产生很高的感应电压，可以将保护器件连接放电部，通过击穿放电，从而对各种防护电路中产生的过大干扰电流进行放电，进而实现对电路的防护。
以ESD电路为例，静电的产生可能会造成电子设备故障或误动作、精密器件被击穿、甚至爆炸等等危害，因此需要在电子产品的印制电路板(以下简称“电路板”)上增加用于静电放电的线路结构。其中，ESD线路结构是指在静电场的能量达到一定程度后，通过击穿其间介质而实现放电的线路结构。
如图4所示，共模电感20’的输入脚和输出脚与第一焊盘111’和第二焊盘112’焊接，而第一焊盘111’和第二焊盘112’分别连接第一放电部113’和第二放电部114’，第一放电部113’和第二放电部114’之间形成放电间隙，当产生的静电放电能量过大，共模电感的两端会产生很高的感应电压，导致第一放电部113’和第二放电部114’击穿，使得电流从两个相对的第一放电部113’和第二放电部114’之间的间隙通过空气释放，从而起到了静电保护的作用。
但是，现有的技术，为了完成放电，电路板的大体加工工艺为，先将绝缘层覆盖在第一放电部113’和第二放电部114’及其周边一定范围内，然后将电路板对应第一放电部113’和第二放电部114’之间的放电间隙的位置及其周边一定范围内的绝缘层去除，由于去掉绝缘层，在后续电子元器件焊接过程中，松香等绝缘体容易粘在被去除绝缘层的裸露位置，使得第一放电部113’和第二放电部114’无法通过放电间隙完成放电，从而造成电子产品难以通过ESD检测或失去ESD保护。
发明内容
有鉴于此，本发明提供一种电路板表层线路结构、电路板及加工方法。
本发明第一方面提供一种电路板表层线路结构，所述表层线路结构包括第一焊盘、第二焊盘和放电部；
所述第一焊盘和所述第二焊盘，分别用于与保护器件的输入脚和输出脚焊接；
所述放电部，用于连通所述第一焊盘和所述第二焊盘；
至少所述放电部及其周边一定范围内覆盖绝缘层；
在对应所述放电部的位置形成放电槽，所述放电槽包括连通的主体和延伸部；其中，所述主体至少贯穿所述放电部和所述放电部上的所述绝缘层；所述延伸部为由所述主体向所述放电部至少一侧的一定范围内的延伸。
进一步，所述放电槽的宽度为0.1-0.3MM。
进一步，所述保护器件包括共模电感或差模电感。
本发明第二方面提供一种电路板表层线路结构，该电路板包括上面任一项所述的表层线路结构。
本发明第三方面提供一种电路板表层线路结构的加工方法，所述加工方法包括：
表层线路结构加工和涂敷绝缘层；其中，所述表层线路结构包括第一焊盘、第二焊盘和放电部；所述第一焊盘和所述第二焊盘，分别用于与保护器件的输入脚和输出脚焊接；所述放电部，用于连通所述第一焊盘和所述第二焊盘；至少所述放电部及其周边一定范围内覆盖所述绝缘层；
切割所述电路板对应所述放电部的位置，以形成放电槽；其中，所述放电槽包括连通的主体和延伸部；所述主体至少贯穿所述放电部和所述放电部上的所述绝缘层；所述延伸部为由所述主体向所述放电部至少一侧的一定范围内的延伸。
进一步，所述电路板表层线路结构的加工方法还包括：
在切割所述电路板对应所述放电部的位置的同时，向所述放电槽内吹入氮气。
进一步，所述切割为通过激光切割、超声切割、红外线切割、等离子切割或切割刀切割。
进一步，所述放电槽的宽度为0.1-0.3MM。
进一步，所述保护器件包括共模电感、差模电感。
进一步，所述电路板的加工方法包括上面任一项所述的电路板表层线路结构的加工方法的方法步骤。
通过将第一焊盘和第二焊盘通过放电部连接，并在对应放电部的位置形成放电槽，使得在放电槽及其周边只有很少的绝缘层被去除，因此能够减少用于电流释放的部分被污染的机会，提高了电路防护的安全性和可靠性。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例和现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明提供的电路板的实施例的局部放大结构示意图。
图2为本发明提供的电路板的实施例的结构示意图。
图3为本发明提供的现有技术的包括ESD电路的实施例的电路原理图。
图4为现有技术的电路板的实施例的局部放大示意图。。
图5本发明提供的电路板表层线路结构的加工方法的实施例的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
如图1所示，在一些实施例中，本发明提供一种电路板表层线路结构11，该表层线路结构11包括第一焊盘111、第二焊盘112和放电部113；
在一些实施例中，将铜板经过内层线路结构加工(比如包括：对铜板进行覆膜、显影、蚀刻、去膜)、压合、钻孔及沉铜、表层线路结构加工(比如包括：显影、蚀刻、去膜)、以及涂覆绝缘层(比如包括：涂敷、显影)等等一系列的加工工艺后形成电路板。内层线路结构和表层线路结构通过钻孔及沉铜等工艺形成连通的回路。
其中，焊盘用于电路板与电子元器件的引脚焊接；绝缘层是指涂覆在电路板表面不需要焊接的线路和基材上(即除焊盘以外)的保护层，用于防止焊接时线路产生桥接，并提供电气环境和抗化学保护等等。具体的，焊盘的形状可以根据需要设计成任意规则的形状，比如：矩形、圆形等等；焊盘可以用于表贴式或插入式电子元器件的引脚的焊接，当用于插入式引脚时，焊盘中心具有中心插孔。
其中，表层线路结构是指按照预先的线路设计图在电路板表层线路结构上形成的以导电体(比如：铜箔)为载体的导电线路。具体的，表层线路结构包括多个形状规则的焊盘和走线，加工完成后的电路板的焊盘裸露在电路板表面，走线部分被绝缘层覆盖。
第一焊盘111用于与保护器件20的输入脚21焊接，而第二焊盘112用于与保护器件20的输出脚22焊接。
具体的，保护器件，用于阻止共模电流信号的通过，并在保护器件两端产生过高的感应电压时，通过击穿放电部将静电释放。
放电部113(也即上面实施例所述的走线的一部分)包括第一端和第二端，第一端连通第一焊盘，第二端连通第二焊盘。
具体的，放电部只设置在电路板的表层线路结构中。
如图2所示，第一焊盘111和第二焊盘112相互独立设置裸露在电路板10外，而放电部113隐藏在绝缘层12下。
具体的，第一焊盘和第二焊盘可以包括一个或者多个，比如：如图3所示，保护器件为两个独立设置的共模电感；放电部根据第一焊盘和第二焊盘的数量可以为一个，也可以为多个。
在一些实施例中，保护器件20可以包括但不限于：共模电感、共模保护器件、以及其它各种串联在各线路中的保护器件。
如图3所示，在一些实施例中，保护器件20设置在电源输入端，包括两个相同的共模电感20。
表层线路结构除第一焊盘111、第二焊盘112和放电部113外，还可以包括其它结构，因为非本发明的发明点，本具体实施例省略描述。
至少放电部113及其周边的一定空间范围内覆盖绝缘层，除此之外，绝缘层也可以根据预先的设计覆盖在电路板需要阻焊的部位。
具体的，绝缘层可以为各种颜色(比如：绿色、红色、蓝色等等)的油墨。
在对应放电部113的位置形成放电槽114，该放电槽114包括连通的主体1141和延伸部1142；其中，主体1141至少贯穿放电部113及其上的绝缘层；延伸部1142为由主体向放电部至少一侧的一定范围内的延伸。
具体的，延伸部可以为只向放电部其中一侧延伸或者向两侧延伸(如图1所示)。
具体的，放电槽114的宽度可以为任意。在一些优选实施例中，放电槽114的宽度为0.1-0.3毫米(MM)。
通过采用这样结构的表层线路结构，可以分割放电部的第一端和第二端，另外，在第一端和第二端中，放电槽及其周边只有很少的绝缘层被去除，因此能够减少用于电流释放的部分被污染的机会，提高了电路防护的安全性和可靠性。
如图2所示，在一些实施例中，本发明还提供一种电路板，该电路板包括上面实施例所述的电路板表层线路结构。
有关电路板表层线路结构参见上面的实施例，在此不再重复赘述。
如图5所示，在一些实施例中，本发明还提供一种电路板表层线路结构的加工方法，该加工方法包括如下方法步骤：
S100表层线路结构加工和涂敷绝缘层；其中，
所述表层线路结构包括第一焊盘、第二焊盘和放电部；所述第一焊盘和所述第二焊盘，分别用于与保护器件的输入脚和输出脚焊接；所述放电部，用于连通所述第一焊盘和所述第二焊盘；至少所述放电部及其周边一定范围内覆盖所述绝缘层。
S200切割电路板对应放电部的位置，以形成放电槽；其中，
放电槽包括连通的主体和延伸部；其中，所述主体至少贯穿所述放电部和所述放电部上的所述绝缘层；所述延伸部为由主体向放电部至少一侧的一定范围内的延伸。
具体的，表层线路结构的加工和涂敷绝缘层可以通过各种现在已有或者将来开发的相关工艺方法步骤实现，比如：表层线路结构的加工工艺可以包括：显影、蚀刻、去膜和/或光学检测等等步骤。比如：涂敷绝缘层可以包括：印油、曝光和/或显影等等步骤。
在一些实施例中，电路板表层线路结构的加工方法还包括如下方法步骤：
S300在切割电路板对应放电部的位置的同时，向放电槽内吹入氮气。
在S200切割电路板对应放电部的位置，形成放电槽的同时，向放电槽位置吹入氮气，可以吹走在切割过程中气化后的碎屑，从而减少影响槽体的规格精度的机会。
又由于氮气不容易与金属发生反应强且价格较便宜，因此可以采用便宜的方法防止在吹氮气的过程中对金属的氧化。
电路板表层线路结构的加工方法除了步骤S100、步骤S200和S300之外，还包括其它的现有的工艺步骤，比如：在步骤S100和步骤S200之前，将铜箔与内层线路结构压合、钻孔和/或沉铜；又比如：在步骤S100和步骤S200之后，还可以包括喷锡和/或沉银或金等等一系列的加工工艺。
具体的，所述切割可以通过现有或者将来开发的任意技术方式实现，比如：通过激光切割、超声切割、红外线切割、等离子切割或切割刀切割。在一些实施例中，优选通过激光切割，因为激光切割具有切口平滑、切缝窄和被切割工件变形小等等优点。
由于在表层线路结构加工和涂敷绝缘层完成后，在对应放电部的位置通过切割的方法形成放电槽，使得在形成放电槽的同时，其周边一定范围内没有因此而失去绝缘层的保护，因此能够减少用于电流释放的部分被松香等污染的机会，提高了各种防护电路的电路防护的安全性和可靠性。
另外，通过采用这种通过切割形成保护槽的方式，简化了电路板加工工艺。
在一些实施例中，所述放电槽的宽度为0.1-0.3MM。
在一些实施例中，所述保护器件包括共模电感。
有关电路板的表层线路结构的加工方法其它相关描述参见上面的实施例，在此不再重复赘述。
在一些实施例中，本发明还提供一种电路板的加工方法，该电路板的加工方法包括上面实施例所述的电路板表层电路结构的加工方法的方法步骤。关于电路板表层结构的加工方法的方法步骤参见上面的实施例，在此不再重复赘述。
需要说明的是，电路板的加工方法除了步骤S100和步骤S200之外，还包括其它的现有的工艺步骤，比如：在步骤S100和步骤S200之前，还需要经过内层线路结构加工(比如包括：对铜板进行覆膜、显影、蚀刻、去膜)、压合、钻孔和/或沉铜等等一系列的加工工艺。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
在本发明所提供的实施例中，应该理解到，所揭露的各个装置和方法，可以通过其它的方式实现。
当元件被表述“固定在”、“固定连接”另一个元件等等类似的用语，它可以直接在另一个元件上、或者其间可以存在一个或多个居中的元件、与另一个元件预制成一体。当一个元件被表述“连接”另一个元件，它可以是直接连接到另一个元件、或者其间可以存在一个或多个居中的元件。本说明书使用的术语“垂直的”、“水平的”、“左”、“右”、“内”、“外”以及类似的表述只是为了说明的目的。
除非另有定义，本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本说明书中在本发明的说明书中所使用的属于只是为了描述具体的实施方式的目的，不是用于限制本发明。
本文术语中“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如：A和/或B,可以表示单独存在A,同时存在A和B,单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
本发明的权利要求书和说明书及上述附图中的术语“第一”、“第二”、“第三”、“S100”、“S200”“S300”等等(如果存在)是用来区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”“具有”以及他们的任何变形，意图在于覆盖不排他的包含。例如：包括了一系列步骤或者模块的过程、方法、系统或产品不必限于清楚地列出的那些步骤或者模块，而是包括没有清楚地列出的或对于这些过程、方法、系统或产品固有的其它步骤或模块。
需要说明的是，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的结构和模块并不一定是本发明所必须的。
以上对本发明实施例所提供的电路板表层线路结构、电路板及加工方法进行了详细介绍，但以上实施例的说明只是用于帮助理解本发明的方法及其核心思想，不应理解为对本发明的限制。本技术领域的技术人员，依据本发明的思想，在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种电路板表层线路结构，其特征在于；所述表层线路结构包括第一焊盘、第二焊盘和放电部；
所述第一焊盘和所述第二焊盘，分别用于与保护器件的输入脚和输出脚焊接；
所述放电部，用于连通所述第一焊盘和所述第二焊盘；
至少所述放电部及其周边一定范围内覆盖绝缘层；
在对应所述放电部的位置形成放电槽，所述放电槽包括连通的主体和延伸部；其中，所述主体至少贯穿所述放电部和所述放电部上的所述绝缘层；所述延伸部为由所述主体向所述放电部至少一侧的一定范围内的延伸。
2.根据权利要求1所述的电路板表层线路结构，其特征在于，所述放电槽的宽度为0.1-0.3MM。
3.根据权利要求1或2所述的电路板表层线路结构，其特征在于，所述保护器件包括共模电感或差模电感。
4.一种电路板，其特征在于，所述电路板包括权利要求1-3任一项所述的表层线路结构。
5.一种电路板表层线路结构的加工方法，其特征在于，所述加工方法包括：
表层线路结构加工和涂敷绝缘层；其中，所述表层线路结构包括第一焊盘、第二焊盘和放电部；所述第一焊盘和所述第二焊盘，分别用于与保护器件的输入脚和输出脚焊接；所述放电部，用于连通所述第一焊盘和所述第二焊盘；至少所述放电部及其周边一定范围内覆盖所述绝缘层；
切割所述电路板对应所述放电部的位置，以形成放电槽；其中，所述放电槽包括连通的主体和延伸部；所述主体至少贯穿所述放电部和所述放电部上的所述绝缘层；所述延伸部为由所述主体向所述放电部至少一侧的一定范围内的延伸。
6.根据权利要求5所述的电路板表层线路结构的加工方法，其特征在于，所述电路板表层线路结构的加工方法还包括：
在切割所述电路板对应所述放电部的位置的同时，向所述放电槽内吹入氮气。
7.根据权利要求5所述的电路板表层线路结构的加工方法，其特征在于，所述切割为通过激光切割、超声切割、红外线切割、等离子切割或切割刀切割。
8.根据权利要求5所述的电路板表层线路结构的加工方法，其特征在于，所述放电槽的宽度为0.1-0.3MM。
9.根据权利要求5所述的电路板表层线路结构的加工方法，其特征在于，所述保护器件包括共模电感、差模电感。
10.一种电路板的加工方法，其特征在于，所述电路板的加工方法包括权利要求5-9任一项所述的电路板表层线路结构的加工方法的方法步骤。
CN201910339686.XA 2019-04-25 2019-04-25 一种电路板表层线路结构、电路板及加工方法 Active CN111867229B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910339686.XA CN111867229B (zh) 2019-04-25 2019-04-25 一种电路板表层线路结构、电路板及加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910339686.XA CN111867229B (zh) 2019-04-25 2019-04-25 一种电路板表层线路结构、电路板及加工方法

Publications (2)

Publication Number Publication Date
CN111867229A true CN111867229A (zh) 2020-10-30
CN111867229B CN111867229B (zh) 2022-08-09

Family

ID=72951288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910339686.XA Active CN111867229B (zh) 2019-04-25 2019-04-25 一种电路板表层线路结构、电路板及加工方法

Country Status (1)

Country Link
CN (1) CN111867229B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1178712A2 (en) * 2000-07-31 2002-02-06 The Boeing Company Structure with blended polymer conformal coating of controlled electrical resistivity
CN1942042A (zh) * 2005-09-26 2007-04-04 佳邦科技股份有限公司 电子电路的保护元件
CN204090269U (zh) * 2014-06-16 2015-01-07 邯郸美的制冷设备有限公司 防浪涌保护模块及防浪涌电路
CN204810686U (zh) * 2015-07-22 2015-11-25 广东美的制冷设备有限公司 防静电焊盘结构和电路板
CN105392273A (zh) * 2015-10-19 2016-03-09 重庆航凌电路板有限公司 一种静电防护电路板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1178712A2 (en) * 2000-07-31 2002-02-06 The Boeing Company Structure with blended polymer conformal coating of controlled electrical resistivity
CN1942042A (zh) * 2005-09-26 2007-04-04 佳邦科技股份有限公司 电子电路的保护元件
CN204090269U (zh) * 2014-06-16 2015-01-07 邯郸美的制冷设备有限公司 防浪涌保护模块及防浪涌电路
CN204810686U (zh) * 2015-07-22 2015-11-25 广东美的制冷设备有限公司 防静电焊盘结构和电路板
CN105392273A (zh) * 2015-10-19 2016-03-09 重庆航凌电路板有限公司 一种静电防护电路板

Also Published As

Publication number Publication date
CN111867229B (zh) 2022-08-09

Similar Documents

Publication Publication Date Title
US8043892B2 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
CN102548253B (zh) 多层电路板的制作方法
CN101728364B (zh) 芯片封装体及制作方法
US7053468B2 (en) IC substrate having over voltage protection function
CN102548225B (zh) 一种pcb板的制作方法
US20080266730A1 (en) Spark Gaps for ESD Protection
US7478472B2 (en) Method of making circuitized substrate with signal wire shielding
EP0193156B1 (en) Flexible cable and method of manufacturing thereof
US7326857B2 (en) Method and structure for creating printed circuit boards with stepped thickness
US8395875B2 (en) Spark gap apparatus
US7295086B2 (en) Dielectric component array with failsafe link
US9076801B2 (en) Module IC package structure
CN111867229B (zh) 一种电路板表层线路结构、电路板及加工方法
US7209368B2 (en) Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making
US8325461B2 (en) Printed wiring board feed-through capacitor
US5250757A (en) Printed wiring board having a connecting terminal
JP2021511675A (ja) プリント回路基板、プリント回路基板の作製方法及びモバイル端末
JP2007048639A (ja) 同軸ケーブル加工品
CN105792511B (zh) 一种焊盘兼容结构以及pcb板
JP2008166471A (ja) 配線用基板
CN217936069U (zh) 特种车载磁平衡霍尔电流传感器
JP6744037B1 (ja) プリント基板、プリント基板の製造方法
CN213342817U (zh) 一种电路板及电子设备
EP1738460A2 (en) Dielectric component array with failsafe link
Carter The PCB is a component of op amp design

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant