CN111835194A - 栅极能量回收 - Google Patents

栅极能量回收 Download PDF

Info

Publication number
CN111835194A
CN111835194A CN202010686899.2A CN202010686899A CN111835194A CN 111835194 A CN111835194 A CN 111835194A CN 202010686899 A CN202010686899 A CN 202010686899A CN 111835194 A CN111835194 A CN 111835194A
Authority
CN
China
Prior art keywords
transistor
switch
gate
voltage device
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010686899.2A
Other languages
English (en)
Inventor
约格西·库马尔·拉马达斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN111835194A publication Critical patent/CN111835194A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Abstract

本发明实施例涉及栅极能量回收。本发明的标的物的实施例包含一种设备，其包括第一开关、第二开关、第三开关及晶体管。所述第一开关耦合到第一电压装置及所述晶体管以选择性地将所述第一电压装置电连接到所述晶体管以将第一电荷提供到所述晶体管。所述第二开关耦合到第二电压装置及所述晶体管以选择性地将所述第二电压装置电连接到所述晶体管以从所述晶体管移除电荷。所述第三开关耦合到所述第三电压装置及所述晶体管以选择性地将所述第三电压装置耦合到所述晶体管以将第二电荷提供到所述晶体管。

Description

栅极能量回收
本申请是申请日为2016年12月13日，申请号为“201611144001.9”，而发明名称为“栅极能量回收”的发明专利申请的分案申请。
相关申请的交叉引用
本继续申请要求于2015年12月16日提交的申请号为14/970,694的美国专利申请的优先权，其以全文引用方式并入本文。
技术领域
本发明大体上涉及电路，且更具体来说，本发明涉及将电荷供应到晶体管及从晶体管汲取电荷。
背景技术
晶体管通常在电路中用作开关及用于放大电信号以及其它用途。许多晶体管，例如场效应晶体管及双极结晶体管，具有三个端子：栅极、源极及漏极。源极及漏极端子可耦合到(举例来说)由例如电池的电压装置供应的第一电势。栅极端子可连接到(例如)由第二电压装置供应的第二电势。将第二电势供应到晶体管的栅极会将电荷施加于栅极。一旦所施加的电荷增加到超出阈值，那么栅极会开启以允许电流流动通过如由第一电势所提供的源极及漏极端子。当电流正流动通过源极及漏极端子时，可将晶体管称为“接通”。当不再将第二电势施加于栅极端子且从栅极移除电荷时，电流停止流动通过源极及漏极端子。当电流不流动通过源极及漏极端子时，可将晶体管称为“关断”。
通常，当将晶体管从接通切换到关断时，被施加于所述栅极的电荷被有源地从所述栅极汲取。举例来说，电接地可电连接到栅极，其从栅极牵引被施加于所述栅极的电荷。接着，此电荷丢失，变成实际上损失的能量。在其中晶体管在接通状态与关断状态之间迅速切换的应用中，通过汲取电荷损失的能量可能是显著的。
发明内容
一般来说，且依据这些不同实施例，提供一种循序地将电荷施加于晶体管及/或移除到晶体管的电荷作为分别接通及关断栅极的部分的电路及方法。当从开关的栅极移除施加到所述栅极的电荷时，可将所述电荷的至少部分移除到存储装置且再次使用所述电荷而非将其汲取到接地。举例来说，电容器可用于提供电势，通过所述电势将电荷施加于晶体管的栅极。当汲取所述电荷时，可在将栅极连接到电接地之前将所述电荷至少部分汲取回到所述电容器，这移除足够的电荷以使所述晶体管完全关断。经如此配置，下次将所述晶体管切换回接通时可重复使用汲取到电容器而非汲取到接地的电荷。参考图式及以下描述可理解这些优点及其它优点。
附图说明
在附图的图式中说明本发明的实施例，其中：
图1描绘根据本发明的标的物的一些实施例的实例电路100，在实例电路100分阶段将电势施加到晶体管114的栅极116及/或从晶体管114的栅极116汲取电荷，其中从晶体管114的栅极116回收电荷。
图2是根据本发明的标的物的一些实施例的图表200，其描绘在分阶段将电势施加于晶体管的栅极及从晶体管的栅极汲取电势时随时间变化的跨越晶体管的栅极的电势差。
图3描绘根据本发明的标的物的一些实施例的实例电路300，其包含第一晶体管304、第二晶体管306及第三晶体管302，第三晶体管302耦合到被驱动晶体管308的栅极318，其中可分步骤将电势施加于被驱动晶体管308的栅极318及/或从被驱动晶体管308的栅极318汲取电势且从被驱动晶体管308的栅极318回收电势。
图4是根据本发明的标的物的一些实施例的用于将电荷供应到晶体管的栅极的实例操作的流程图。
图5是根据本发明的标的物的一些实施例的用于汲取来自晶体管的栅极的电荷的实例操作的流程图。
具体实施方式
此部分提供对本发明的标的物的一些实施例的介绍。本发明的标的物的实施例通过分阶段将电荷施加于晶体管及/或汲取来自晶体管的电荷的过程有效地驱动晶体管。另外，在一些实施例中，在此过程期间从被驱动晶体管的栅极回收电荷。通过此过程，经回收的电荷可在随后驱动循环中用于至少部分驱动晶体管的栅极。在图1中描绘电路的一种此实例。
图1描绘根据本发明的标的物的一些实施例的实例电路100，在电路100中分阶段将电荷施加到晶体管114的栅极116及/或从晶体管114的栅极116汲取电荷，其中从晶体管114的栅极116回收电荷。图1的电路100包含第一开关110、第二开关112、第三开关108及晶体管114。电路100还包含第一电压装置104、第二电压装置106及第三电压装置102。第一开关110耦合到第一电压装置104(其具有电势差“Vhigh”)及晶体管114的栅极116。第二开关112耦合到第二电压装置106(其具有电势差“Vlow”)及晶体管114的栅极116。第三开关108耦合到第三电压装置102(其具有电势差“Vint”)及晶体管114的栅极116。
电压装置(即，第一电压装置104、第二电压装置106及第三电压装置102)中的每一者可操作以将电势差(即，供应电荷及/或汲取电荷)提供到晶体管114的栅极116。举例来说，电压装置可为AC电压源、DC电压源(例如，电池、电容器等等)、接地或能够提供电势差的任何其它装置。因此，电压装置中的每一者可用于经由栅极116驱动晶体管114以允许电流流动通过晶体管114的源极及漏极。尽管电压装置中的每一者都可用于驱动晶体管114，但在一些实施例中，仅第一电压装置104(即，Vhigh)能够将足以允许电流流动通过晶体管114的源极及漏极的电势提供到晶体管114的栅极116。在一些实施例中，第二电压装置106(即，Vlow)及第三电压装置102(即，Vint)不能将足以允许电流流动通过晶体管114的源极及漏极的电势提供到晶体管114的栅极116。此外，在所提供的实例中，第三电压装置102(即，Vint)的电势差大于第二电压装置106(即，Vlow)的电势差。
因为第三电压装置102可能不能够提供足以允许电流流动通过晶体管114的源极及漏极的电势，所以第三开关108可经闭合(而第一开关110及第二开关112断开)以将电势差Vint施加于晶体管114的栅极116以部分驱动晶体管。即，电势差Vint可施加于晶体管114的栅极116而无需接通晶体管114。在其它实施例中，第三电压装置102可能能够提供足以允许电流流动通过晶体管114的源极及漏极的电势。在任一情况中，可将第三开关108认为是预充电开关，这是因为尽管闭合所述预充电开关会将一些电荷从第三电压装置102施加于晶体管114，但所述电荷小于施加于晶体管114的最终电荷。接着，可断开第三开关108且闭合第一开关110。闭合第一开关110会将电势差Vhigh施加于晶体管114的栅极116。无论第三电压装置102是否能够提供足以允许电流流动通过晶体管114的源极及漏极的电势，电势差Vhigh足以允许电流流动通过晶体管114的源极及漏极。因为电势差Vhigh足以允许电流流动通过晶体管114的源极及漏极，所以当电势差Vhigh被施加于晶体管114的栅极116时，晶体管114接通。因此，在此意义上，可将第一开关110认为是“接通开关”，这是因为闭合所述接通开关会将足以允许电流流动通过晶体管114的电荷从第一电压装置104施加于晶体管114。
取决于电路的组件，当第一开关110被断开时，通过晶体管114的源极及漏极的电流的流动可停止。即，在一些实施例中，断开第一开关110可致使晶体管114关断，而在其它实施例中，晶体管114可能不关断直到来自晶体管114的栅极116的电荷被有源地汲取为止。无论在第一开关110断开之后电流是否流动通过晶体管114的源极及漏极，跨越晶体管114的栅极116仍存在电势差(即，晶体管114的栅极116上积累的电荷)。在一些实施例中，第三电压装置102可操作以从晶体管114的栅极116汲取此电势差。在此类实施例中，第三开关108闭合而第一开关110及第二开关112仍断开。如果第三电压装置102的电势小于跨越晶体管114的栅极116存在的电势差，那么第三电压装置102将从晶体管114的栅极116汲取电荷。在将来自晶体管114的栅极116的电荷汲取到第三电压装置102之后，可将任何剩余电荷汲取到第二电压装置106。可通过断开第三开关108且接着闭合第二开关112将任何剩余电荷汲取到第二电压装置106。在此意义上，可将第二开关112认为是关断开关，这是因为闭合所述关断开关允许晶体管114上剩余的任何电荷消散，从而完全关闭电流通过晶体管114的移动。
尽管上文描述仅由一个电压装置(即，第三电压装置102)施加预充电，但某些实施例并非受如此限制。在一些实施例中，多个电压装置可用于施加预充电。举例来说，如图1中使用虚线所描绘，可使用两个额外电压装置(即，第四电压装置122及第五电压装置124)。在此类实施例中，可首先闭合第五开关120，从而将电势差Vint-2施加于晶体管114的栅极116。一旦跨越晶体管114的栅极116的电势已稳定，就断开第五开关120且闭合第四开关118。闭合第四开关118将电势差Vint-1施加于晶体管114的栅极116。一旦跨越晶体管114的栅极116的电势差已稳定，就可断开第四开关118且闭合第三开关108。如可见，可使用任何数目个电压装置作为预充电电压装置。为便于阅读，此说明书的部分将仅涉及单个预充电开关及预充电电压装置，然而，应注意，本发明的标的物的实施例可利用更多数目个预充电开关及预充电电压装置。
尽管图1的论述描述经由晶体管的栅极来驱动晶体管，但在一些实施例中，可由除栅极外的端子驱动晶体管。举例来说，在一些实施例中，可由作为对栅极的替代或补充的背栅(或任何其它端子)来驱动晶体管。
图1描绘用于增加驱动晶体管的栅极的效率的实例电路，而图2描绘在例如图1中所描述的电路的实例电路中跨越晶体管的栅极的电势差。
图2是根据本发明的标的物的一些实施例的图表200，其描绘在分阶段将电势施加于晶体管的栅极及从晶体管的栅极汲取电势时随时间变化的跨越晶体管的栅极的电势差。将跨越晶体管的栅极的电势差(即，跨越晶体管的栅极的电压)标示为“Vgate”且在图表的Y轴上描绘所述电势差。在图标的X轴上描绘时间。如图1的论述中所描述，晶体管的栅极耦合到三个电压装置：具有电势差Vhigh的第一电压装置、具有电势差Vlow的第二电压装置及具有电势差Vint的第三电压装置。在t＝0之前的时间处，Vgate≤Vlow，且第一开关、第二开关及第三开关都断开。
在t＝0处，第三开关闭合且电势差Vint被施加于晶体管的栅极。在第一时间段202期间，跨越晶体管的栅极的电势差与第三电压装置的电势差朝向均衡移动，使得在第一时间段202结束时Vgate＝Vint。在第一时间段202结束时，第三开关断开。
在第二时间段204开始时，闭合第一开关。当第一开关闭合时，电势差Vhigh被施加于晶体管的栅极。在第二时间段204期间，跨越晶体管的栅极的电势差与第一电压装置的电势差朝向均衡移动，使得在第二时间段204结束时Vgate＝Vhigh。在第二时间段204结束时(即，当Vgate＝Vhigh时)，跨越晶体管的栅极的电势差足以允许电流流动通过晶体管的源极及漏极(即，晶体管“接通”)。应注意，在一些实施例中，Vhigh可足够大(且源极/漏极电压足够小)以使得Vhigh大于实现晶体管的阈值电压所必需的最小电压。在此类实施例中，Vgate可能从未达到Vhigh。然而，假设Vhigh足以允许电流流动通过晶体管的漏极及源极，而在第二时间段204结束时Vgate可能不等于Vhigh，那么Vgate将至少足够大以使得实现阈值电压。无论是否达到均衡，只要第一开关闭合(假设第一电压装置可连续提供必需的电势差)，那么跨越晶体管的栅极的电势差仍足以允许电流流动通过晶体管的源极及漏极。此状态在第三时间段206的持续时间内持续。在第三时间段206结束时，第一开关断开。
在第一开关断开之后，跨越晶体管的栅极的电势差可为非零。根据本发明的标的物的一些实施例，正如分步骤施加跨越晶体管的栅极的电势差，可分步骤汲取跨越晶体管的栅极的电势差。举例来说，在第一开关断开之后，可闭合第三开关。如图2中所描绘，在第四时间段208开始时闭合第三开关。在第四时间段208期间，将来自晶体管的栅极的电荷汲取到第三电压装置。简单来说，在第四时间段208期间，跨越晶体管的栅极的电势差与第三电压装置的电势差朝向均衡移动，使得在第四时间段208结束时Vgate＝Vint。在第四时间段208结束时，断开第三开关。
在第五时间段210开始时，闭合第二开关。在第五时间段期间，将来自晶体管的栅极的电荷汲取到第二电压装置。在一些实施例中，第二电压装置是接地。在此类实施例中，全部(或大部分)剩余电荷被汲取到第二电压装置，且跨越晶体管的栅极的电势差在第五时间段210结束时达到零。
实例电路
图1及2提供关于具有用于驱动晶体管的栅极的多个开关及电压装置的通用电路的介绍信息，而图3及随附文本描述更特定的示范性电路，其中数个晶体管用作开关以控制将来自多个电压装置的电势差施加于驱动晶体管的栅极。
图3描绘根据本发明的标的物的一些实施例的实例电路300，其包含第一晶体管304、第二晶体管306及第三晶体管302，第三晶体管302耦合到被驱动晶体管308的栅极318，其中可分步骤将电势施加于被驱动晶体管308的栅极318及/或从被驱动晶体管308的栅极318汲取电势且允许回收来自被驱动晶体管308的栅极318的电势。第一晶体管304的源极耦合到第一电压装置316，第一晶体管304的漏极耦合到开关晶体管308的栅极318，且第一晶体管的栅极耦合到控制器310。第二晶体管306的源极耦合到被驱动晶体管308的栅极318，第二晶体管306的漏极耦合到第二电压装置(在此实例中，接地)，且第二晶体管306的栅极耦合到控制器310。第三晶体管302的源极耦合到第三电压装置320(例如，电容器，如图3中所描绘)，第三晶体管302的漏极耦合到被驱动晶体管的栅极318，且第三晶体管302的栅极耦合到控制器310。第三电压装置320用于将电荷施加于被驱动晶体管308的栅极318及汲取来自被驱动晶体管308的栅极318的电荷两者。因此，被驱动晶体管308的栅极318上剩余的原本将被汲取到接地的电荷由第三电压装置320回收且在随后循环中被施加于被驱动晶体管308的栅极318以协助驱动被驱动晶体管308的栅极318。
当将电势差施加于驱动晶体管308的栅极318时，控制器310将电势差施加于第三晶体管302的栅极以便允许来自第三电压装置320的电流流动通过第三晶体管302的源极及漏极且到达被驱动晶体管308的栅极318。简单来说，控制器310接通第三晶体管302。在第三电压装置320已将其电势差施加于被驱动晶体管308的栅极318之后，控制器310关断第三晶体管302。在一个实施例中，控制器310可监测第三电压装置320的电势且当第三电压装置320已被放电时关断第三晶体管302。另外或替代地，控制器310可监测跨越被驱动晶体管308的栅极318的电势差。举例来说，传感器322可电耦合到被驱动晶体管308的栅极318并与控制器310通信。在此类实施例中，控制器310可监测传感器322以确定应何时关断第三晶体管302。举例来说，控制器310可在跨越被驱动晶体管318的栅极318的电势差已稳定时关断第三晶体管302。在图3中所描绘的实施例中，第三电压装置320的电势差不足以允许电流流动通过被驱动晶体管308的源极及漏极。
在第三晶体管302关断之后，控制器310将电势差施加于第一晶体管304的栅极以接通第一晶体管304。当第一晶体管304接通时，将来自第一电压装置316的电势差施加于被驱动晶体管308的栅极318。在图3中所描绘的实施例中，第一电压装置316的电势差足以允许电流流动通过被驱动晶体管308的源极及漏极。控制器310继续将电势差提供到第一晶体管304的栅极直到是时候关断被驱动晶体管308为止。当是时候关断被驱动晶体管308时，控制器310停止将电势差提供到第一晶体管304的栅极。即，控制器310关断第一晶体管304。
在关断第一晶体管304之后，控制器310将电势差提供到第三晶体管302的栅极。这使第三晶体管302接通。如果跨越被驱动晶体管308的栅极318的电势差大于第三电压装置320的电势差(即，跨越被驱动晶体管308的栅极318的电势差大于跨越电容器板的电势差)，那么将电荷从被驱动晶体管308的栅极318汲取到第三电压装置320。此电荷由第三电压装置320回收且可在随后驱动循环中用于至少部分驱动被驱动晶体管308的栅极318。在第三电压装置320汲取来自被驱动晶体管308的栅极318的电荷之后，控制器310关断第三晶体管302。在将电荷从被驱动晶体管308的栅极318汲取到第三电压装置320时，控制器310可监测第三电压装置320的电势及/或跨越驱动晶体管308的栅极318的电势差。举例来说，控制器310可经由传感器322监测跨越驱动晶体管308的栅极318的电势差。在一些实施例中，控制器310在第三电压装置320的电势差与跨越驱动晶体管308的栅极318的电势差均衡时关断第三晶体管302。
在关断第三晶体管302之后，控制器310将电势差施加于第二晶体管306的栅极以接通第二晶体管306。当第二晶体管306接通时，可将被驱动晶体管308的栅极318上剩余的电荷中的一些部分或全部(如果存在)汲取到第二电压装置。在图3中所描绘的实施例中，第二电压装置是接地。
实例操作
图3描绘根据本发明的标的物的一些实施例的实例电路，而图4及5是用于将电荷供应到晶体管及从晶体管汲取电荷的实例操作的流程图。具体来说，图4是用于分阶段将电荷供应到晶体管的实例操作的流程图，且图5是用于分阶段从晶体管汲取电荷的实例操作的流程图。图4及5的流程图是基于类似于图1及3中所呈现的电路的电路。举例来说，图4及5的流程图是基于具有第一开关、第二开关、第三开关及被驱动晶体管的电路。第一开关耦合到第一电压装置(其具有电势差Vhigh)及晶体管的栅极。第二开关耦合到第二电压装置(其具有电势差Vlow)及晶体管的栅极。第三开关耦合到第三电压装置(其具有电势差Vint)及晶体管的栅极。电势差Vhigh大于电势差Vint，且电势差Vint大于电势差Vlow。电势差Vhigh足够大以使得当其被施加于晶体管的栅极时，电流能够流动通过晶体管的漏极及供应器。
图4是根据本发明的标的物的一些实施例的用于将电荷供应到晶体管的栅极的实例操作的流程图。在图4的流程开始时，所有三个开关都断开。流程在框402处开始。
在框402处，闭合第三开关。第三开关耦合到晶体管的栅极及第三电压装置。第三电压装置具有电势差Vint。闭合第三开关允许电荷从第三电压装置流动到晶体管的栅极。在一些实施例中，电荷从第三电压装置流动到晶体管的栅极直到跨越晶体管的栅极的电势差与第三电压装置的电势差均衡为止。举例来说，电荷可从第三电压装置流动到晶体管的栅极直到跨越晶体管的栅极的电势差达到Vint为止。流程在框404处继续。在一些实施例中，(例如，如图3中所描绘及相关联文本中所描述)，可监测跨越晶体管的栅极的电势差。举例来说，可使用传感器监测跨越晶体管的栅极的电势差。在此类实施例中，流程从框402进行到框408(在进行到框404之前)。在框408处，监测跨越晶体管的栅极的电势差。流程在决策菱形410处继续。在决策菱形410处，如果跨越晶体管的栅极的电势差尚不稳定，那么流程在监测跨越晶体管的栅极的电势差的框408处继续。如果跨越晶体管的栅极的电势差已稳定，那么流程在框404处继续。
在框404处，断开第三开关。当第三开关断开时，电荷停止在第三电压装置与晶体管的栅极之间流动。在假设无损失的情况下，在第三开关断开之后跨越晶体管的栅极的电势差仍为Vint。因为电势差Vint不足以允许电流流动通过晶体管的源极及漏极，所以晶体管仍关断。流程在框406处继续。
在框406处，闭合第一开关。第一开关耦合到晶体管的栅极及第一电压源。第一电压源具有电势差Vhigh。闭合第一开关允许电荷从第一电压装置流动到晶体管的栅极。一旦跨越晶体管的栅极的电势差足以允许电流流动通过晶体管的源极及漏极，晶体管就接通。在一些实施例中，跨越晶体管的栅极的电势差可达到Vhigh，尽管这是不需要的。
在一些实施例中，在框406之后，流程结束。然而，在其它实施例中，可能希望用于晶体管的循环接通及关断例程。在此类实施例中，图4的实例操作可由图5中所呈现的实例操作接续，图5中所呈现的实例操作关断晶体管。
图5是根据本发明的标的物的一些实施例的用于从晶体管的栅极汲取电荷的实例操作的流程图。流程在框502处开始。
在框502处，断开第一开关。如先前所论述，第一开关耦合到第一电压装置及晶体管的栅极，使得当第一开关闭合时，电荷可从第一电压装置流动到晶体管的栅极。流程在框504处继续。
在框504处，闭合第三开关。尽管在框502处第一开关断开，但跨越晶体管的栅极的电势差为非零。当第三开关闭合时，电荷可在晶体管的栅极与第三电压装置之间流动。如果跨越晶体管的栅极的电势差大于第三电压装置的电势差，那么电荷可从晶体管的栅极流动到第三电压装置。晶体管的栅极上的电荷由第三电压装置回收。此电荷可在随后驱动循环中用于至少部分驱动晶体管的栅极。流程在框506处继续。在一些实施例中(例如，如图3中所描绘及相关联文本中所描述)，可监测跨越晶体管的栅极的电势差。举例来说，可使用传感器监测跨越晶体管的栅极的电势差。在此类实施例中，流程从框504进行到框510(在进行到框506之前)。在框510处，监测跨越晶体管的栅极的电势差。流程在决策菱形512处继续。在决策菱形512处，如果跨越晶体管的栅极的电势差尚不稳定，那么流程在监测跨越晶体管的栅极的电势差的框510处继续。如果跨越晶体管的栅极的电势差已稳定，那么流程在框506处继续。
在框506处，断开第三开关。当第三开关断开时，电流不能在第三电压装置与晶体管的栅极之间流动。流程在框508处继续。
在框508处，闭合第二开关。当第二开关闭合时，第二电压装置耦合到晶体管的栅极。因此，晶体管的栅极上剩余的任何电荷可汲取到第二电压装置。在一些实施例中，第三电压装置的电势差由电路调节。举例来说，如果第三电压装置当前具有电压零，那么在关断循环期间(即，在图5中所描绘的实例操作期间)，当第三开关闭合时，电荷可从晶体管的栅极向上流动到第三电压装置的容量(即，Vint)。在另一极端处，如果第三电压装置的电势差等于或高于Vint，那么将不能从晶体管的栅极汲取到第三电压装置的任何过量电荷汲取到第二电压装置。举例来说，在一些实施例中，任何过量电荷可经由第二开关汲取到接地。在框508之后，流程结束。然而，在上文所描述的其中晶体管在接通状态与关断状态之间循环的实施例中，流程可继续进行图4的实例操作。
综述
尽管图式及描述描述三个开关/晶体管及耦合到被驱动晶体管的栅极的三个电压装置，但实施例并非受如此限制。举例来说，可以两个或两个以上开关/晶体管及电压装置取代第三开关/晶体管及第三电压装置。在此类实施例中，两个或两个以上开关/晶体管及电压装置中的每一者将被耦合到被驱动晶体管的栅极。两个或两个以上电压装置中的每一者将具有不足以允许电流流动通过被驱动晶体管的源极及漏极的容量。因此，两个或两个以上电压装置中的每一者将能够部分驱动被驱动晶体管的栅极。同样地，两个或两个以上电压装置中的每一者将能够从被驱动晶体管的栅极回收/汲取电荷。
尽管图3描绘了耦合到第一、第二及第三晶体管的栅极的单个控制器，但实施例并非受如此限制。在一些实施例中，第一、第二及第三晶体管中的每一者可具有单独及/或独立控制器，或晶体管中的两者可具有共用控制器。另外，在一些实施例中，控制器可能能够监测第一、第二或第三电压装置及/或被驱动晶体管的栅极中的一或多者的电势差。在此类实施例中，控制器可基于来自第一、第二或第三电压装置及/或被驱动晶体管的栅极中的一或多者的电势差读数确定应何时接通/闭合或关断/断开每一晶体管/开关。另外，在一些实施例中，控制器可将时间作为此确定的根据。
在一些实施例中，被驱动晶体管是经设计以在显著功率电平下操作的晶体管。举例来说，晶体管可为功率MOSFET。因为被驱动晶体管在其下进行操作的较高功率电平，所以从回收来自被驱动晶体管的栅极的电荷实现的效率增益可为显著的。

Claims (8)

1.一种设备，其包括：
第一开关，其耦合到第一电压装置及晶体管以选择性地将所述第一电压装置电连接到所述晶体管，其中当连接到所述晶体管时，所述第一电压装置经配置以提供足以允许电流流动通过所述晶体管的第一电荷；
第二开关，其耦合到第二电压装置及所述晶体管以选择性地将所述第二电压装置电连接到所述晶体管，其中当连接到所述晶体管时，所述第二电压装置经配置以从所述晶体管移除电荷以停止电流流动通过所述晶体管；
第三开关，其耦合到第三电压装置及所述晶体管以选择性地将所述第三电压装置电连接到所述晶体管，其中当连接到所述晶体管时，所述第三电压装置经配置以将小于所述第一电荷的第二电荷提供到所述晶体管；及
所述晶体管。
2.根据权利要求1所述的设备，其中所述第一开关、所述第二开关及所述第三开关都电耦合到所述晶体管的栅极。
3.根据权利要求1所述的设备，其中所述第一电压装置大于所述第三电压装置，且所述第三电压装置大于所述第二电压装置。
4.根据权利要求1所述的设备，其中所述第二电荷不足以允许电流流动通过所述晶体管。
5.根据权利要求1所述的设备，其中所述第一开关、所述第二开关及所述第三开关中的一或多者是晶体管。
6.根据权利要求1所述的设备，其进一步包括：控制器，其操作性地耦合到所述第一开关、所述第二开关及所述第三开关，其中所述控制器经配置以：
当所述第二开关及所述第一开关断开时闭合所述第三开关以经由所述第三电压装置将所述第二电荷施加于所述晶体管；
在经由所述第三电压装置施加于所述晶体管的所述第二电荷稳定之后，断开所述第三开关；及
在断开所述第三开关之后，当所述第三开关及所述第二开关都断开时闭合所述第一开关以经由所述第一电压装置将所述第一电荷施加于所述晶体管。
7.一种控制将电荷施加到晶体管的栅极及从晶体管的栅极移除电荷的方法，所述方法包括：
闭合预充电开关，其中闭合所述预充电开关会将电荷从预充电电压装置施加于晶体管；
断开所述预充电开关；及
闭合接通开关，其中闭合所述接通开关将电荷从接通电压装置施加于所述晶体管，来自所述接通电压装置的所述电荷足以允许电流流动通过所述晶体管且高于来自所述预充电电压装置的所述电荷。
8.根据权利要求7所述的方法，其中所述关断开关耦合到接地。
CN202010686899.2A 2015-12-16 2016-12-13 栅极能量回收 Pending CN111835194A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/970,694 US9748950B2 (en) 2015-12-16 2015-12-16 Gate energy recovery
US14/970,694 2015-12-16
CN201611144001.9A CN106887949B (zh) 2015-12-16 2016-12-13 栅极能量回收

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201611144001.9A Division CN106887949B (zh) 2015-12-16 2016-12-13 栅极能量回收

Publications (1)

Publication Number Publication Date
CN111835194A true CN111835194A (zh) 2020-10-27

Family

ID=59065259

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201611144001.9A Active CN106887949B (zh) 2015-12-16 2016-12-13 栅极能量回收
CN202010686899.2A Pending CN111835194A (zh) 2015-12-16 2016-12-13 栅极能量回收

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201611144001.9A Active CN106887949B (zh) 2015-12-16 2016-12-13 栅极能量回收

Country Status (2)

Country Link
US (2) US9748950B2 (zh)
CN (2) CN106887949B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748950B2 (en) * 2015-12-16 2017-08-29 Texas Instruments Incorporated Gate energy recovery
CN111884491B (zh) * 2020-06-23 2022-04-08 华为技术有限公司 一种具有能量回收功能的驱动电路及开关电源

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1849748A (zh) * 2003-09-08 2006-10-18 皇家飞利浦电子股份有限公司 半导体开关的高频控制
US20100109750A1 (en) * 2008-10-30 2010-05-06 Jens Barrenscheen Boost Mechanism Using Driver Current Adjustment for Switching Phase Improvement
CN102280989A (zh) * 2011-05-31 2011-12-14 南京航空航天大学 自适应电流源驱动电路
CN104038037A (zh) * 2013-02-20 2014-09-10 剑桥半导体有限公司 辅助再充电

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3067687B2 (ja) * 1997-05-08 2000-07-17 富士電機株式会社 Ｉｇｂｔ駆動回路
CN2710094Y (zh) * 2004-06-25 2005-07-13 康佳集团股份有限公司 Pdp能量回收电路
TWI347611B (en) * 2007-11-26 2011-08-21 Au Optronics Corp Shift register and pre-charge circuit
JP2011124689A (ja) * 2009-12-09 2011-06-23 Toshiba Corp バッファ回路
CN102332755A (zh) * 2011-07-22 2012-01-25 杭州硅星科技有限公司 低压驱动电容负载的能量回收电路及其驱动方法
US9112498B2 (en) * 2011-11-01 2015-08-18 Dialog Semiconductor Inc. Dynamic MOSFET gate drivers
KR102034061B1 (ko) * 2013-06-29 2019-11-08 엘지디스플레이 주식회사 액정 표시 장치
US8988131B2 (en) * 2013-07-19 2015-03-24 Texas Instruments Incorporated Transistor switch including independent control of turn-on and slew rate
US9748950B2 (en) * 2015-12-16 2017-08-29 Texas Instruments Incorporated Gate energy recovery

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1849748A (zh) * 2003-09-08 2006-10-18 皇家飞利浦电子股份有限公司 半导体开关的高频控制
US20100109750A1 (en) * 2008-10-30 2010-05-06 Jens Barrenscheen Boost Mechanism Using Driver Current Adjustment for Switching Phase Improvement
US20100327946A1 (en) * 2008-10-30 2010-12-30 Jens Barrenscheen Boost mechanism using driver current adjustment for switching phase improvement
CN102280989A (zh) * 2011-05-31 2011-12-14 南京航空航天大学 自适应电流源驱动电路
CN104038037A (zh) * 2013-02-20 2014-09-10 剑桥半导体有限公司 辅助再充电

Also Published As

Publication number Publication date
CN106887949B (zh) 2020-07-14
US9748950B2 (en) 2017-08-29
US20170317674A1 (en) 2017-11-02
CN106887949A (zh) 2017-06-23
US20170179947A1 (en) 2017-06-22
US10009022B2 (en) 2018-06-26

Similar Documents

Publication Publication Date Title
JP4844007B2 (ja) 複合型半導体装置
CN104170254B (zh) 用于保护氮化镓场效应晶体管的栅极的驱动器电路的系统和设备
CN104079276B (zh) 一种宽电压适应性的高效率智能高边电子负载开关
US9425786B2 (en) System and method for driving a power switch
CN104348341B (zh) 用于开关功率阶段的防振铃技术
KR101863014B1 (ko) 자기 소호형 반도체 소자의 단락 보호 회로
CN106452025A (zh) 用于具有常开晶体管和常关晶体管的开关的系统和方法
DE102006029474A1 (de) Aktive Ansteuerung von normalerweise eingeschalteten bzw. normalerweise ausgeschalteten, in einer Kaskoden-Konfiguration angeordneten Bauteilen über eine asymmetrische CMOS-Schaltung
CN103795385A (zh) 功率管驱动方法、电路及直流固态功率控制器
CN105391280A (zh) 用于生成备用电压的系统和方法
US20160329702A1 (en) Hot Swap Controller with Individually Controlled Parallel Current Paths
US10396658B2 (en) Power supply protection circuit and method
US20180069546A1 (en) Methods and Apparatus for Low Current Control for a Power Connection
CN106887949B (zh) 栅极能量回收
CN112564078A (zh) 一种供电系统、缓启动电路及控制方法
US8988131B2 (en) Transistor switch including independent control of turn-on and slew rate
CN107276575B (zh) 自启动的偏置电流源电路
CN103872906B (zh) 通信电源的控制装置及方法
US9819257B2 (en) DC-to-DC converter input node short protection
CN102694535B (zh) 根据负载情况自动调整功耗的结构
CN103647438A (zh) 无电荷泵结构的低功耗功率管驱动电路
CN111722126B (zh) 一种低压放电电路、低压放电方法及装置
CN103312137A (zh) 应用于线性稳压源的上电过冲抑制电路
US9882490B2 (en) Parallel high side switches for a buck converter
US11527949B2 (en) Protection circuit and operation method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination