CN107276575B - 自启动的偏置电流源电路 - Google Patents

自启动的偏置电流源电路 Download PDF

Info

Publication number
CN107276575B
CN107276575B CN201610213609.6A CN201610213609A CN107276575B CN 107276575 B CN107276575 B CN 107276575B CN 201610213609 A CN201610213609 A CN 201610213609A CN 107276575 B CN107276575 B CN 107276575B
Authority
CN
China
Prior art keywords
circuit
coupled
bias
tube
bias point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610213609.6A
Other languages
English (en)
Other versions
CN107276575A (zh
Inventor
朱恺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610213609.6A priority Critical patent/CN107276575B/zh
Publication of CN107276575A publication Critical patent/CN107276575A/zh
Application granted granted Critical
Publication of CN107276575B publication Critical patent/CN107276575B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Amplifiers (AREA)

Abstract

一种自启动的偏置电流源电路，包括启动电路和偏置电路，偏置电路包括第一偏置点和第二偏置点，启动电路包括：第一NMOS管，源极接地，栅极与第二偏置点耦接，漏极与控制节点耦接；第一PMOS管，源极耦接电源，漏极与第一NMOS管的漏极耦接；短接电路，第一端耦接第一偏置点，第二端耦接第二偏置点，控制端耦接控制节点；选择性连通电路，用于控制所述第一PMOS管在上电后导通，以使所述控制节点的信号控制所述短接电路连通第一偏置点和第二偏置点，使得偏置电路的基准电流上升至预设基准电流值，并控制第一PMOS管在偏置电路的基准电流达到预设基准电流值后截止。本发明的方案能够降低其中的启动电路的功耗。

Description

自启动的偏置电流源电路
技术领域
本发明涉及电路领域，特别是涉及一种自启动的偏置电流源电路。
背景技术
与电源电压无关的偏置电流源(Supply Independent Biasing，SIB)由于其结构简单而被广泛应用，但是在SIB中一个重要的问题是存在两个稳定的偏置点，其中一个是0电流偏置点，提供相应的启动电路来驱动偏置电流源电路的偏置点离开0电流偏置点以达到基准电流值是十分有必要的，在启动完成后所述偏置电流源电路的基准电流值达到稳定的预设基准电流值。但是，现有技术中存在启动电路功耗较高的问题。
发明内容
本发明实施例要解决的技术问题是提供一种自启动的偏置电流源电路，降低其中的启动电路的功耗。
为了解决上述问题，本发明实施例提供一种自启动的偏置电流源电路，所述偏置电流源电路包括：
启动电路和偏置电路，所述偏置电路包括第一偏置点和第二偏置点，其特征在于，所述启动电路包括：短接电路、选择性连通电路、第一PMOS管和第一NMOS管；
所述第一NMOS管的源极接地，栅极与所述第二偏置点耦接，漏极与控制节点耦接；
所述第一PMOS管的源极与电源耦接，漏极与所述第一NMOS管的漏极耦接；
所述短接电路的第一端耦接所述第一偏置点，所述短接电路的第二端耦接所述第二偏置点，所述短接电路的控制端耦接所述控制节点；
所述选择性连通电路用于控制所述第一PMOS管在上电后导通，以使所述控制节点的信号控制所述短接电路连通所述第一偏置点和所述第二偏置点，使得所述偏置电路的基准电流上升至预设基准电流值，并控制所述第一PMOS管在所述偏置电路的基准电流达到预设基准电流值后截止。
可选地，所述选择性连通电路具有第一端、第二端和控制端，所述选择性连通电路的第一端耦接所述第一PMOS管的栅极，所述选择性连通电路的第二端耦接所述控制节点，所述选择性连通电路的控制端耦接所述第二偏置点；
其中，在上电后，所述第二偏置点的信号控制所述选择性连通电路导通，以使所述第一PMOS管导通，直至所述控制节点的信号被拉高后所述第一PMOS管截止，同时所述第二偏置点的信号控制所述选择性连通电路断开以使所述第一PMOS管保持截止。
可选地，所述自启动的偏置电流源电路，还包括：
在所述偏置电路的基准电流达到预设基准电流值时，所述第一NMOS管导通，所述控制节点的信号控制所述短接电路断开所述第一偏置点和所述第二偏置点间的连接。
可选地，所述第一PMOS管的等效开启阻抗大于所述第一NMOS管的等效开启阻抗。
可选地，所述选择性连通电路包括：第二PMOS管；
所述第二PMOS管的栅极作为所述控制端并与所述第二偏置点耦接，所述第二PMOS管的源极作为所述选择性连通电路的第一端并与所述第一PMOS管的栅极耦接，所述第二PMOS管漏极作为所述选择性连通电路的第二端并与所述第一PMOS管的漏极耦接，所述第二PMOS管的衬底耦接电源。
可选地，所述短接电路包括：第二NMOS管；
所述第二NMOS管的栅极与所述控制节点耦接，所述第二NMOS管的漏极作为所述短接电路的第一端并与所述第一偏置点耦接，所述第二NMOS管的源极作为所述短接电路的第二端并与所述第二偏置点耦接，所述第二NMOS管的衬底接地。
可选地，所述偏置电路包括第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管和电阻；
所述第四PMOS管的源极耦接电源，所述第四PMOS管的栅极与所述第三PMOS管的栅极耦接并作为所述第一偏置点，所述第四PMOS管的漏极与所述电阻的第一端耦接；
所述第三PMOS管的源极耦接电源，所述第三PMOS管漏极与所述第三NMOS管的漏极耦接，所述第三PMOS管的漏极与栅极耦接；
所述第三NMOS管的源极接地，栅极与所述电阻的第二端耦接并作为所述第二偏置点；
所述第四NMOS管的漏极与所述电阻的第二端耦接，所述第四NMOS管的栅极与所述第四PMOS管的漏极耦接，所述第四NMOS管的源极接地。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明实施例的技术方案通过设置短接电路、选择性连通电路、第一PMOS管和第一NMOS管，所述第一NMOS管的源极接地，栅极与所述第二偏置点耦接，漏极与控制节点耦接，所述第一PMOS管的源极与电流源耦接，漏极与所述第一NMOS管的漏极耦接，所述短接电路的第一端耦接所述第一偏置点，所述短接电路的第二端耦接所述第二偏置点，所述短接电路的控制端耦接所述控制节点，所述选择性连通电路用于控制所述第一PMOS管在上电后导通，以使所述控制节点的信号控制所述短接电路连通所述第一偏置点和所述第二偏置点，使得所述偏置电路的基准电流离开0电流偏置点，趋近至所述预设基准电流值，所述第一PMOS管由于控制节点的信号被拉高而截止，当所述偏置电路的基准电流上升至预设基准电流值时，所述第二偏置点的信号控制所述选择性连通电路断开，使得所述第一PMOS管保持截止，从而使得启动电路完成启动所述偏置电路后所述第一PMOS管始终保持截止，不再有电流从电源通过所述第一PMOS管再通过所述第一NMOS管至地，相比现有技术中启动完成后所述第一PMOS管仍然保持导通的电路而言，本发明实施例的技术方案节省了启动电路的功耗。
附图说明
图1是本发明实施例中的一种自启动的偏置电流源电路的结构示意图；
图2是本发明实施例中的另一种自启动的偏置电流源电路的结构示意图；
图3是本发明实施例中的又一种自启动的偏置电流源电路的结构示意图。
具体实施方式
如前所述，现有技术中的启动偏置电流源电路的启动电路存在功耗较高的问题。本申请的发明人经研究发现，现有技术中启动电路之所以存在功耗较高的问题，是由于在启动完成后即所述偏置电流的基准电流值达到稳定的预设基准电流值后，所述启动电路中的PMOS管和NMOS管均处于导通的状态，然而在启动完成后，并不需要所述启动电路继续保持导通，因此所述启动电路的导通造成了功耗的浪费。其中，所述预设基准电流值可以根据实际偏置电路的结构进行计算获得。
本发明实施例的技术方案通过设置短接电路、选择性连通电路、第一PMOS管和第一NMOS管，所述第一NMOS管的源极接地，栅极与所述第二偏置点耦接，漏极与控制节点耦接，所述第一PMOS管的源极与电流源耦接，漏极与所述第一NMOS管的漏极耦接，所述短接电路的第一端耦接所述第一偏置点，所述短接电路的第二端耦接所述第二偏置点，所述短接电路的控制端耦接所述控制节点，所述选择性连通电路用于控制所述第一PMOS管在上电后导通，以使所述控制节点的信号控制所述短接电路连通所述第一偏置点和所述第二偏置点，使得所述偏置电路的基准电流离开0电流偏置点，趋近至预设基准电流值，所述第一PMOS管由于控制节点的信号被拉高而截止，当所述偏置电路的基准电流上升至预设基准电流值时，所述第二偏置点的信号控制所述选择性连通电路断开，使得所述第一PMOS管保持截止，从而使得启动电路完成启动所述偏置电路后所述第一PMOS管始终保持截止，不再有电流从电源通过所述第一PMOS管再通过所述第一NMOS管至地，相比现有技术中启动完成后所述第一PMOS管仍然保持导通的电路而言，本发明实施例的技术方案节省了启动电路的功耗。
图1是本发明实施例中的一种自启动的偏置电流源电路的结构示意图。如图1所示的自启动的偏置电流源电路可以包括：启动电路和偏置电路3，所述偏置电路3包括第一偏置点P1和第二偏置点P2，所述启动电路包括：短接电路2、选择性连通电路1、第一PMOS管MP1和第一NMOS管MN1；
所述第一NMOS管MN1的源极接地，栅极与所述第二偏置点耦接，漏极与控制节点X耦接；
所述第一PMOS管MP1的源极耦接电源，漏极与所述第一NMOS管MN1的漏极耦接；
所述短接电路2的第一端耦接所述第一偏置点P1，所述短接电路2的第二端耦接所述第二端耦接所述第二偏置点P2，所述短接电路2的控制端耦接所述控制节点X；
所述选择性连通电路1用于控制所述第一PMOS管MP1在上电后导通，以使所述控制节点X的信号控制所述短接电路2连通所述第一偏置点P1和所述第二偏置点P2，使得所述偏置电路3的基准电流上升至预设基准电流值，所述选择性连通电路1还适于控制所述第一PMOS管MP1在所述偏置电路的基准电流达到预设基准电流值后断开。
在具体实施中，所述预设基准电流值可以根据实际偏置电路的结构进行计算获得。
所述偏置电路3可以采用现有技术中任何适当的结构，其具有所述第一偏置点P1和所述第二偏置点P2，本实施例通过设置所述选择性连通电路1，上电后所述偏置电路3的基准电流值未达到所述预设基准电流值时，所述选择性连通电路1控制所述第一PMOS管导通，以使所述控制节点X的信号控制所述短接电路2连通所述第一偏置点P1和所述第二偏置点P2，使得所述偏置电路3的电流离开0电流偏置点，并趋近于所述预设基准电流值，进而所述偏置电路3启动完成。当所述偏置电流3的基准电流值达到所述预设基准电流值时，所述选择性连通电路1控制所述第一PMOS管MP1在所述偏置电路3的基准电流达到预设基准电流值后截止，从而使得所述第一PMOS管MP1在启动电路完成启动工作后不再有功耗。相比现有技术中，启动电路在启动工作完成后仍然保持PMOS管打开节省了功耗。
图2是本发明实施例中的一种自启动的偏置电流源电路的结构示意图。如图2所示的自启动的偏置电流源电路可以包括：启动电路和偏置电路3，所述偏置电路3包括第一偏置点P1和第二偏置点P2，所述启动电路包括：短接电路2、选择性连通电路1、第一PMOS管MP1和第一NMOS管MN1。
在具体实施中，所述第一PMOS管MP1的等效开启阻抗大于所述第一NMOS管MN1的等效开启阻抗，在具体实施中，所述第一PMOS管MP1和所述第二PMOS管MP2的其他描述可参照图1中的对应说明，不再赘述。
在具体实施中，所述短接电路2和所述偏置电路3的描述可参照图1中的说明，不再赘述。
在具体实施中，所述选择性连通电路1具有第一端、第二端和控制端，所述选择性连通电路1的第一端耦接所述第一PMOS管MP1的栅极，所述选择性连通电路1的第二端耦接所述控制节点X，所述选择性连通电路1的控制端耦接所述第二偏置点P2；
其中，在上电后，所述第二偏置点P2的信号控制所述选择性连通电路1导通，以使所述第一PMOS管MP1导通，直至所述控制节点的信号被拉高后所述第一PMOS管截止，同时所述第二偏置点P2的信号控制所述选择性连通电路1断开以使所述第一PMOS管MP1保持截止。
在具体实施中，所述选择性连通电路1可以是开关器件。
在具体实施中，在所述偏置电路3的基准电流达到预设基准电流值时，所述第一NMOS管MN1导通，所述控制节点X的信号控制所述短接电路2断开所述第一偏置点P1和所述第二偏置点P2间的连接。
在本发明一实施例中，在所述偏置电路3启动前，当所述第一偏置点P1为高电平且所述第二偏置点P2为低电平时，所述第一NMOS管MN1截止，所述第二偏置点P2通过所述选择性连通电路1的控制端控制所述选择性电路1导通，进而使所述第一PMOS管MP1的栅极与漏极短接，此时所述控制节点X的电位和所述选择性连通电路1的第一端的电位接近高电平，所述第一PMOS管MP1截止，所述短接电路2导通从而连通所述第一偏置点P1和所述第二偏置点P2，进而使所述第一偏置点P1的电位拉低，所述第二偏置点P2的电位拉高，驱动所述偏置电路3的基准电流值达到所述预设基准电流值，也即所述启动电路使得所述偏置电路3启动。启动后所述选择性连通电路1的控制端根据所述第二偏置点P2的信号断开所述第一PMOS管MP1的栅极和漏极，使其栅极保持在较高电平从而所述第一PMOS管MP1保持截止状态，从而使得所述第一PMOS管MP1在启动电路完成启动工作后不再有功耗，避免启动后所述第一PMOS管MP1仍然保持导通，使电流从电源通过所述第一PMOS管MP1再通过所述第一NMOS管MN1至地而产生功耗。
在具体实施中，在所述偏置电路3的基准电流达到预设基准电流值时，所述第一NMOS管MN1导通，所述控制节点X的信号控制所述短接电路2断开所述第一偏置点P1和所述第二偏置点P2间的连接。
图3是本发明实施例中的又一种自启动的偏置电流源电路的结构示意图。下面结合图2和图3进行说明。
所述自启动的偏置电流源电路可以包括：启动电路和偏置电路3，所述偏置电路3包括第一偏置点P1和第二偏置点P2，所述启动电路可以包括：短接电路2、选择性连通电路1、第一PMOS管MP1和第一NMOS管MN1。
在具体实施中，所述选择性连通电路1可以是第二PMOS管MP2，所述第二PMOS管MP2的栅极作为所述控制端并与所述第二偏置点耦接，所述第二PMOS管MP2的源极作为所述选择性连通电路1的第一端并与所述第一PMOS管MP1的栅极耦接，所述第二PMOS管MP2漏极作为所述选择性连通电路1的第二端R2并与所述第一PMOS管MP1的漏极耦接，所述第二PMOS管MP2的衬底耦接电源VDD。
在具体实施中，所述短接电路2可以是第二NMOS管MN2，所述第二NMOS管MN2的栅极与所述控制节点X耦接，所述第二NMOS管MN2的漏极作为所述短接电路2的第一端并与所述第一偏置点P1耦接，所述第二NMOS管MN2的源极作为所述短接电路2的第二端并与所述第二偏置点P2耦接，所述第二NMOS管MN2的衬底接地。
在具体实施中，所述偏置电路3可以包括第三PMOS管MP3、第四PMOS管MP4、第三NMOS管MN3、第四NMOS管MN4和电阻R；
所述第四PMOS管MP4的源极耦接电源VDD，所述第四PMOS管MP4的栅极与所述第三PMOS管MP3的栅极耦接并作为所述第一偏置点P1，所述第四PMOS管MP4的漏极与所述电阻R的第一端耦接；
所述第三PMOS管MP3的源极与电源耦接，所述第三PMOS管MP3漏极与所述第三NMOS管MN3的漏极耦接，所述第三PMOS管MP3的漏极与栅极耦接；
所述第三NMOS管MN3的源极接地，栅极与所述电阻R的第二端耦接并作为所述第二偏置点P2；
所述第四NMOS管MP4的漏极与所述电阻R的第二端耦接，所述第四NMOS管MN4的栅极与所述第四PMOS管MP4的漏极耦接，所述第四NMOS管MN4的源极接地。
在具体实施中，所述第一NMOS管MN1的源极接地，栅极与所述第二偏置点P2耦接，漏极与控制节点X耦接；所述第一PMOS管MP1的源极耦接电源VDD，漏极与所述第一NMOS管MN1的漏极耦接。
在具体实施中，所述第一PMOS管MP1的等效开启阻抗大于所述第一NMOS管MN1的等效开启阻抗。
下面参照图3中所示的自启动的偏置电流源电路的结构示意图进行分析，在所述偏置电路3启动前，所述偏置电路3的基准电流值为0，所述第一NMOS管MN1断开，在上电后，当所述第一偏置点P1为高电平且所述第二偏置点P2为低电平时，所述第二偏置点P2控制所述第二PMOS管MP2导通，进而使所述第一PMOS管MP1的栅极和漏极短接，所述第一PMOS管MP1处于饱和区，直至所述控制节点X的信号被拉高后所述第一PMOS管MP1截止，同时由于所述控制节点X拉高使得所述第二NMOS管MM2导通进而连通所述第一偏置点P1和所述第二偏置点P2，所述偏置电路3开始不稳定，所述第一偏置点P1的电位拉低，所述第二偏置点P2的电位拉高，驱动所述偏置电路3的基准电流值趋近至所述预设基准电流值，从而启动电路完成启动工作。启动完成后，由于所述第二偏置点P2的电位拉高所述第二PMOS管MP2的栅极信号被拉高，所述第二PMOS管MP2断开，从而隔绝所述第一PMOS管MP1的栅极和漏极，使所述第一PMOS管MP1的栅极保持在较高电平从而维持截止状态。同时，由于所述第二偏置点P2的信号拉高，所述第一NMOS管MN1导通接地从而拉低所述控制节点X的信号，所述第二NMOS管关闭。
从上述的分析可以看出，本发明实施例通过设置所述第二PMOS管，在偏置电路启动前导通所述第一PMOS管的栅极和漏极，逐渐拉高所述控制节点的信号从而使得所述第一PMOS管截止，同时使得所述第二NMOS管导通而驱动所述偏置电路的基准电流值离开0电流偏置点并趋近至所述预设基准电流值进而完成启动，在启动后，所述第二PMOS管关断从而隔绝所述第一PMOS管的栅极，防止漏电，使得所述第一PMOS管保持截止，从而在启动后所述第一PMOS管不再有电流从电源通过所述第一PMOS管再通过所述第一NMOS管至地而产生功耗。相比现有技术中启动完成后所述第一PMOS管仍然保持导通的电路而言，本发明实施例的技术方案节省了启动电路的功耗。
需要说明的是，所述偏置电路3还可以由其他器件组成和连接，并不限于图3中所示的组成连接方式。本发明实施例的技术方案也可以用于启动其他连接方式下的偏置电路，并节省功耗。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (6)

1.一种自启动的偏置电流源电路，包括：启动电路和偏置电路，所述偏置电路包括第一偏置点和第二偏置点，其特征在于，所述启动电路包括：短接电路、选择性连通电路、第一PMOS管和第一NMOS管；
所述第一NMOS管的源极接地，栅极与所述第二偏置点耦接，漏极与控制节点耦接；
所述第一PMOS管的源极与电源耦接，漏极与所述第一NMOS管的漏极耦接；
所述短接电路的第一端耦接所述第一偏置点，所述短接电路的第二端耦接所述第二偏置点，所述短接电路的控制端耦接所述控制节点；
所述选择性连通电路用于控制所述第一PMOS管在上电后导通，以使所述控制节点的信号控制所述短接电路连通所述第一偏置点和所述第二偏置点，使得所述偏置电路的基准电流上升至预设基准电流值，并控制所述第一PMOS管在所述偏置电路的基准电流达到预设基准电流值后截止；
所述选择性连通电路具有第一端、第二端和控制端，所述选择性连通电路的第一端耦接所述第一PMOS管的栅极，所述选择性连通电路的第二端耦接所述控制节点，所述选择性连通电路的控制端耦接所述第二偏置点；
其中，在上电后，所述第二偏置点的信号控制所述选择性连通电路导通，以使所述第一PMOS管导通，直至所述控制节点的信号被拉高后所述第一PMOS管截止，同时所述第二偏置点的信号控制所述选择性连通电路断开以使所述第一PMOS管保持截止。
2.根据权利要求1所述的自启动的偏置电流源电路，其特征在于，还包括：
在所述偏置电路的基准电流达到预设基准电流值时，所述第一NMOS管导通，所述控制节点的信号控制所述短接电路断开所述第一偏置点和所述第二偏置点间的连接。
3.根据权利要求2所述的自启动的偏置电流源电路，其特征在于，所述第一PMOS管的等效开启阻抗大于所述第一NMOS管的等效开启阻抗。
4.根据权利要求1所述的自启动的偏置电流源电路，其特征在于，所述选择性连通电路包括：第二PMOS管；
所述第二PMOS管的栅极作为所述控制端并与所述第二偏置点耦接，所述第二PMOS管的源极作为所述选择性连通电路的第一端并与所述第一PMOS管的栅极耦接，所述第二PMOS管漏极作为所述选择性连通电路的第二端并与所述第一PMOS管的漏极耦接，所述第二PMOS管的衬底耦接电源。
5.根据权利要求4所述的自启动的偏置电流源电路，其特征在于，所述短接电路包括：第二NMOS管；
所述第二NMOS管的栅极与所述控制节点耦接，所述第二NMOS管的漏极作为所述短接电路的第一端并与所述第一偏置点耦接，所述第二NMOS管的源极作为所述短接电路的第二端并与所述第二偏置点耦接，所述第二NMOS管的衬底接地。
6.根据权利要求1所述的自启动的偏置电流源电路，其特征在于，所述偏置电路包括第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管和电阻；
所述第四PMOS管的源极耦接电源，所述第四PMOS管的栅极与所述第三PMOS管的栅极耦接并作为所述第一偏置点，所述第四PMOS管的漏极与所述电阻的第一端耦接；
所述第三PMOS管的源极耦接电源，所述第三PMOS管漏极与所述第三NMOS管的漏极耦接，所述第三PMOS管的漏极与栅极耦接；
所述第三NMOS管的源极接地，栅极与所述电阻的第二端耦接并作为所述第二偏置点；
所述第四NMOS管的漏极与所述电阻的第二端耦接，所述第四NMOS管的栅极与所述第四PMOS管的漏极耦接，所述第四NMOS管的源极接地。
CN201610213609.6A 2016-04-07 2016-04-07 自启动的偏置电流源电路 Active CN107276575B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610213609.6A CN107276575B (zh) 2016-04-07 2016-04-07 自启动的偏置电流源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610213609.6A CN107276575B (zh) 2016-04-07 2016-04-07 自启动的偏置电流源电路

Publications (2)

Publication Number Publication Date
CN107276575A CN107276575A (zh) 2017-10-20
CN107276575B true CN107276575B (zh) 2020-07-10

Family

ID=60052036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610213609.6A Active CN107276575B (zh) 2016-04-07 2016-04-07 自启动的偏置电流源电路

Country Status (1)

Country Link
CN (1) CN107276575B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416968A (zh) * 2019-08-09 2019-11-05 无锡启腾电子科技有限公司 一种电子保险丝及其工作方法
CN113391667A (zh) 2020-03-12 2021-09-14 恩智浦美国有限公司 偏置电流发生电路
CN113342114A (zh) * 2021-06-25 2021-09-03 上海料聚微电子有限公司 启动电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050112622A (ko) * 2004-05-27 2005-12-01 주식회사 케이이씨 셀프 바이어스의 저전력 스타트업 회로
CN100568729C (zh) * 2006-12-25 2009-12-09 深圳安凯微电子技术有限公司 启动电路
CN101989096A (zh) * 2009-07-31 2011-03-23 台湾积体电路制造股份有限公司 用于启动带隙基准电路的启动电路
CN103076832A (zh) * 2012-12-26 2013-05-01 中国科学院微电子研究所 一种自偏置电流源
CN204719590U (zh) * 2015-06-24 2015-10-21 浙江商业职业技术学院 自启动基准电压源

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050112622A (ko) * 2004-05-27 2005-12-01 주식회사 케이이씨 셀프 바이어스의 저전력 스타트업 회로
CN100568729C (zh) * 2006-12-25 2009-12-09 深圳安凯微电子技术有限公司 启动电路
CN101989096A (zh) * 2009-07-31 2011-03-23 台湾积体电路制造股份有限公司 用于启动带隙基准电路的启动电路
CN103076832A (zh) * 2012-12-26 2013-05-01 中国科学院微电子研究所 一种自偏置电流源
CN204719590U (zh) * 2015-06-24 2015-10-21 浙江商业职业技术学院 自启动基准电压源

Also Published As

Publication number Publication date
CN107276575A (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
US9710006B2 (en) Power up body bias circuits and methods
CN107276575B (zh) 自启动的偏置电流源电路
WO2018036370A1 (zh) 一种缓启动电路及包含该电路的电源板和业务单板
KR102143166B1 (ko) 질화갈륨(GaN) 디바이스를 위한 회로 시스템 및 방법
CN103105921A (zh) 一种降低笔记本电脑关机状态下锂电池静态功耗的方法
CN205725694U (zh) 负压功放管偏压时序开关控制电路
CN102097928A (zh) 一种应用于ac/dc转换器的高压启动电路
CN103901799B (zh) 智能开关
CN103729007A (zh) 具有软启动控制电路的线性稳压源
CN105811747A (zh) 具有使能控制的高压电源系统
CN106788368A (zh) 用于p沟道mosfet的驱动器
CN109613951A (zh) 一种带自启动电路的带隙基准源电路
CN115133629B (zh) 充电控制电路、控制方法以及锂电池高边驱动电路
CN112925246A (zh) 一种开机控制电路及其相关装置
CN105511540A (zh) 一种具有极低泄露电流的带隙基准启动电路
CN104300946A (zh) 一种低压设备的快速掉电模块
CN210273596U (zh) 双供电电源自动切换装置
CN219041762U (zh) 一种低功耗电路及电子设备
CN104333722A (zh) 一种低功耗启动电路及一种液晶电视
CN106533410B (zh) 一种栅极驱动电路
CN106887949B (zh) 栅极能量回收
CN104679214A (zh) 电压调整电路
CN107371100B (zh) 一种麦克风偏置驱动电路
CN109004922B (zh) 复位电路
CN205429708U (zh) 用于高压集成电路的欠压保护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant