KR102143166B1 - 질화갈륨(GaN) 디바이스를 위한 회로 시스템 및 방법 - Google Patents

질화갈륨(GaN) 디바이스를 위한 회로 시스템 및 방법 Download PDF

Info

Publication number
KR102143166B1
KR102143166B1 KR1020187032995A KR20187032995A KR102143166B1 KR 102143166 B1 KR102143166 B1 KR 102143166B1 KR 1020187032995 A KR1020187032995 A KR 1020187032995A KR 20187032995 A KR20187032995 A KR 20187032995A KR 102143166 B1 KR102143166 B1 KR 102143166B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
gan
drain
negative bias
Prior art date
Application number
KR1020187032995A
Other languages
English (en)
Other versions
KR20180129948A (ko
Inventor
바오리앙 펑
징징 시
자이칭 리
Original Assignee
알까뗄 루슨트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알까뗄 루슨트 filed Critical 알까뗄 루슨트
Publication of KR20180129948A publication Critical patent/KR20180129948A/ko
Application granted granted Critical
Publication of KR102143166B1 publication Critical patent/KR102143166B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/15—Indexing scheme relating to amplifiers the supply or bias voltage or current at the drain side of a FET being continuously controlled by a controlling signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/27—A biasing circuit node being switched in an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

질화갈륨(GaN) 디바이스를 위한 회로 시스템 및 방법이 제공된다. 이 회로 시스템은, GaN 디바이스의 게이트 네거티브 바이어스 전압을 제공하도록 구성된 네거티브 바이어스 전압 회로; GaN 디바이스의 드레인 포지티브 전압을 연결 또는 연결해제하도록 구성된 드레인 스위치 회로; 드레인 포지티브 전압은 게이트 전압이 네거티브 바이어스 전압에 도달한 후에 연결되고 네거티브 바이어스 전압이 완전히 사라지기 전에 연결해제되는 식으로, 네거티브 바이어스 전압의 제공에 기반하여 드레인 스위치 회로를 제어하도록 구성된 제어 회로를 포함한다.

Description

질화갈륨(GaN) 디바이스를 위한 회로 시스템 및 방법
본 개시내용의 실시예들은 일반적으로 트랜지스터와 연관된 회로들 및 동작들에 관한 것이며, 보다 상세하게는 GaN 디바이스를 위한 회로 및 방법에 관한 것이다.
질화갈륨(GaN)은 신규한 무선 주파수(RF) 전력 트랜지스터이며, 많은 이점들을 갖는다. 그러나, GaN RF 트랜지스터는 네거티브 바이어스 전압과 높은 드레인 전압을 필요로 한다. GaN RF 전력 증폭기가 안전하게 동작하기 위해서는 아래에 열거된 여러 문제들을 해결할 필요가 있다.
첫째, 파워-온(power on)시, 정확한 네거티브 바이어스 전압이 바이어스 회로에 인가될 필요가 있고, 그 다음에 높은 포지티브 전압이 GaN 전력 트랜지스터의 드레인에 인가되며, 마지막으로 RF 신호가 턴 온된다. 그렇지 않으면, 파워-온 단계에서 GaN 전력 트랜지스터가 손상될 것이다. 둘째, 파워-오프시, RF 신호가 먼저 턴 오프될 필요가 있고, 그 다음에 GaN 전력 트랜지스터의 드레인 상의 높은 포지티브 전압이 스위치 오프되며, 마지막으로 네거티브 바이어스 전압이 연결해제된다. 그렇지 않으면, GaN 전력 트랜지스터는 파워-오프 단계에서 손상될 것이다.
셋째, 네거티브 바이어스 전압은 충분히 큰 전류를 제공할 필요가 있고, 그렇지 않으면 GaN 전력 트랜지스터는 일반적으로 모바일 통신 환경에서 발생하는 과구동(overdrive)일 때 손상될 것이다. 넷째, 드레인 상의 높은 포지티브 전압의 턴 온 속도는 상당히 느려야 하며, 그렇지 않으면 GaN 전력 트랜지스터의 턴 온시 돌입 전류가 매우 클 것이고, 이는 온/오프가 수회 수행되면 GaN 전력 트랜지스터를 파괴할 것이다. 반면, 전력 증폭기가 턴 오프되는 경우, 드레인 상의 높은 포지티브 전압의 턴 오프 속도는 충분히 빨라야 한다. 그렇지 않으면, GaN 전력 트랜지스터는 온/오프가 수회 수행되면 파워-오프 단계에서 쉽게 손상될 수 있다.
종래 기술에서의 이러한 기술적 문제들을 고려하여, 본 개시내용의 실시예들의 목적은 종래 기술에서의 이러한 기술적 문제들 중 적어도 하나를 해결하기 위해 GaN 디바이스를 위한 회로 및 방법을 제공하는 것이다.
본 개시내용의 제1 양태에 따르면, GaN 디바이스용 회로가 제공된다. 이 회로는, GaN 디바이스의 게이트에 네거티브 바이어스 전압을 제공하도록 구성된 네거티브 바이어스 회로; GaN 디바이스의 드레인에 대한 포지티브 전압을 턴 온 또는 오프시키도록 구성된 드레인 스위치 회로; 및 드레인에 대한 포지티브 전압은 게이트의 전압이 네거티브 바이어스 전압에 도달한 후에 턴 온되고 네거티브 바이어스 전압이 완전히 사라지기 전에 턴 오프되는 식으로, 네거티브 바이어스의 제공에 기반하여 드레인 스위치 회로를 제어하도록 구성된 제어 회로를 포함한다.
일부 실시예들에서, 제어 회로는, 네거티브 바이어스 회로의 출력 전압이 0의 전압으로부터 임계 전압까지 감소될 때 드레인 스위치 회로를 턴 온시키고, 네거티브 바이어스 회로의 출력 전압이 네거티브 바이어스 전압으로부터 임계 전압까지 증가될 때 드레인 스위치 회로를 턴 오프시키도록 추가로 구성될 수 있으며, 임계 전압은 네거티브 바이어스와 0의 전압 사이에 있다. 일부 실시예들에서, 제어 회로는 저항 분배기 회로, 비교기 회로 및 제너 다이오드 회로 중 적어도 하나를 포함할 수 있다. 일부 실시예들에서, 임계 전압은 제어 회로가 비교기 회로를 포함할 때 프로그램 코드에 의해 조정될 수 있다.
일부 실시예들에서, 이 회로는 네거티브 바이어스 회로의 출력 전압이 네거티브 바이어스 전압으로부터 증가하기 시작할 때 GaN 디바이스의 게이트에 대한 네거티브 바이어스 전압을 미리결정된 기간 동안 유지하도록 구성된 전압 유지 회로를 더 포함할 수 있다. 일부 실시예들에서, 전압 유지 회로는 미리결정된 방전 시상수를 갖는 커패시터 회로를 포함할 수 있다. 일부 실시예들에서, 미리결정된 기간은 1ms 내지 2ms의 범위일 수 있다.
일부 실시예들에서, 네거티브 바이어스 회로는 네거티브 스위치 전력 공급 벅-부스트(buck-boost) 회로를 포함할 수 있으며, 이 네거티브 스위치 전력 공급 벅-부스트 회로는 전력 공급 전압을 네거티브 바이어스 전압으로 변환할 수 있고, GaN 디바이스의 동작에 필요한 전류를 제공할 수 있다. 일부 실시예들에서, 전류는 300mA 내지 500mA의 범위일 수 있다.
일부 실시예들에서, 드레인 스위치 회로는, 턴 온될 때 0의 전압으로부터 드레인에 대한 포지티브 전압까지 제1 미리결정된 속도로 천천히 증가시키고, 턴 오프될 때 드레인에 대한 포지티브 전압으로부터 0의 전압까지 제2 미리결정된 속도로 빠르게 감소시키도록 추가로 구성될 수 있다. 일부 실시예들에서, 드레인 스위치 회로는 증가를 늦추기 위한 커패시터, 및 커패시터가 빠르게 방전되게 하기 위한 스위치를 포함할 수 있다.
일부 실시예들에서, 이 회로는, 네거티브 바이어스 회로와 GaN 디바이스의 게이트 사이에 연결되며, 제어 명령에 기반하여 GaN 디바이스의 게이트에 네거티브 바이어스 회로의 출력 전압을 인가하도록 구성된 바이어스 스위치 회로를 더 포함할 수 있다. 일부 실시예들에서, 이 회로는, 미리결정된 큰 커패시턴스를 가지며, GaN 디바이스의 드레인과 접지면 사이에 연결된 대형 커패시터를 더 포함할 수 있다.
일부 실시예들에서, GaN 디바이스는 GaN 무선 주파수 전력 증폭기로서 동작할 수 있다. 일부 실시예들에서, 네거티브 바이어스 전압은 -5V 내지 -10V로 조정가능할 수 있고, 드레인에 대한 포지티브 전압은 48V이다.
본 개시내용의 제2 양태에 따르면, GaN 디바이스를 위한 방법이 제공된다. 이 방법은, 0의 전압을 네거티브 바이어스 전압까지 감소시킴으로써 GaN 디바이스의 게이트에 네거티브 바이어스 전압을 제공하는 단계; 감소 동안 GaN 디바이스의 드레인에 포지티브 전압을 제공하는 단계; 네거티브 바이어스 전압을 0의 전압까지 증가시킴으로써 GaN 디바이스의 게이트에 대한 네거티브 바이어스 전압을 턴 오프시키는 단계; 및 증가 동안 GaN 디바이스의 드레인에 대한 포지티브 전압을 턴 오프시키는 단계를 포함한다.
일부 실시예들에서, 감소 동안 GaN 디바이스의 드레인에 포지티브 전압을 제공하는 단계는, 0의 전압이 임계 전압까지 감소될 때 GaN 디바이스의 드레인에 포지티브 전압을 제공하는 단계를 포함할 수 있으며, 임계 전압은 네거티브 바이어스 전압과 0의 전압 사이에 있다. 일부 실시예들에서, 증가 동안 GaN 디바이스의 드레인에 대한 포지티브 전압을 턴 오프시키는 단계는, 네거티브 바이어스 전압이 임계 전압까지 증가될 때 GaN 디바이스의 드레인에 대한 포지티브 전압을 턴 오프시키는 단계를 포함할 수 있으며, 임계 전압은 네거티브 바이어스와 0의 전압 사이에 있다.
일부 실시예들에서, 이 방법은 저항 분배기 회로, 비교기 회로 및 제너 다이오드 회로 중 적어도 하나에 의해 임계 전압을 제공하는 단계를 더 포함할 수 있다. 일부 실시예들에서, 이 방법은 임계 전압이 비교기 회로에 의해 제공될 때 프로그램 코드에 의해 임계 전압을 조정하는 단계를 더 포함할 수 있다.
일부 실시예들에서, 이 방법은 네거티브 바이어스 전압이 증가하기 시작할 때 GaN 디바이스의 게이트에 대한 네거티브 바이어스 전압을 미리결정된 기간 동안 유지하는 단계를 더 포함할 수 있다. 일부 실시예들에서, GaN 디바이스의 게이트에 대한 네거티브 바이어스 전압을 미리결정된 기간 동안 유지하는 단계는, 미리결정된 방전 시상수를 갖는 커패시터 회로에 의해 네거티브 바이어스 전압을 유지하는 단계를 포함할 수 있다. 일부 실시예들에서, 미리결정된 기간은 1ms 내지 2ms의 범위일 수 있다.
일부 실시예들에서, 이 방법은 감소 및 증가를 구현하는 단계, 및 네거티브 스위치 전력 공급 벅-부스트 회로에 의해 GaN 디바이스의 동작에 필요한 전류를 제공하는 단계를 더 포함할 수 있다. 일부 실시예들에서, 전류는 300mA 내지 500mA의 범위일 수 있다.
일부 실시예들에서, 감소 동안 GaN 디바이스의 드레인에 포지티브 전압을 제공하는 단계는, 0의 전압으로부터 드레인에 대한 포지티브 전압까지 제1 미리결정된 속도로 천천히 증가시킴으로써 GaN 디바이스의 드레인에 포지티브 전압을 제공하는 단계; 및 드레인에 대한 포지티브 전압으로부터 0의 전압까지 제2 미리결정된 속도로 빠르게 감소시킴으로써 GaN 디바이스의 드레인에 대한 포지티브 전압을 턴 오프시키는 단계를 포함할 수 있다.
일부 실시예들에서, 0의 전압은 증가를 늦추기 위한 커패시터에 의해 드레인에 대한 포지티브 전압까지 천천히 증가되며, 드레인에 대한 포지티브 전압은 커패시터가 빠르게 방전되게 하기 위한 스위치에 의해 0의 전압까지 빠르게 감소된다.
일부 실시예들에서, 이 방법은 제어 명령에 기반하여 GaN 디바이스의 게이트에 네거티브 바이어스 전압을 인가하는 단계를 더 포함할 수 있다. 일부 실시예들에서, 이 방법은 미리결정된 큰 커패시턴스 값을 갖는 대형 커패시터를 GaN 디바이스의 디커플링 커패시터로서 적용하는 단계를 더 포함할 수 있다.
일부 실시예들에서, 이 방법은 GaN 디바이스를 GaN 무선 주파수 전력 증폭기로서 동작시키는 단계를 더 포함할 수 있다. 일부 실시예들에서, 네거티브 바이어스 전압은 -5V 내지 -10V로 조정가능할 수 있고, 드레인에 대한 포지티브 전압은 48V일 수 있다.
첨부된 도면들을 참조하여 다음의 상세한 설명을 통해, 본 개시내용의 예시적인 실시예들의 전술한 그리고 다른 목적들, 특징들 및 이점들이 더욱 명백해질 것이다. 도면들에서, 본 개시내용의 몇몇 실시예들은 제한적이지 않고 예시적으로 도시된다.
도 1은 종래 기술에 따른 GaN 무선 주파수 전력 증폭기용 회로를 개략적으로 도시한다.
도 2는 본 개시내용의 일 실시예에 따른 GaN 디바이스용 회로의 블록도를 개략적으로 도시한다.
도 3은 본 개시내용의 다른 실시예에 따른 GaN 디바이스용 회로의 블록도를 개략적으로 도시한다.
도 4는 본 개시내용의 일 실시예에 따른 GaN 디바이스용 회로의 제어 회로를 개략적으로 도시한다.
도 5는 본 개시내용의 실시예에 따라 도 4에서의 제어 회로의 동작 파형을 개략적으로 도시한다.
도 6은 본 개시내용의 다른 실시예에 따른 GaN 디바이스용 회로의 제어 회로를 개략적으로 도시한다.
도 7은 본 개시내용의 실시예에 따라 도 6에서의 제어 회로의 동작 파형을 개략적으로 도시한다.
도 8은 본 개시내용의 추가 실시예에 따른 GaN 디바이스용 회로의 제어 회로를 개략적으로 도시한다.
도 9는 본 개시내용의 실시예에 따라 도 8에서의 제어 회로의 동작 파형을 개략적으로 도시한다.
도 10은 본 개시내용의 일 실시예에 따른 GaN 디바이스용 회로의 네거티브 바이어스 회로의 동작 파형을 개략적으로 도시한다.
도 11은 본 개시내용의 일 실시예에 따른 GaN 디바이스용 회로의 네거티브 바이어스 회로를 개략적으로 도시한다.
도 12는 본 개시내용의 일 실시예에 따른 GaN 디바이스용 회로의 전압 유지 회로를 개략적으로 도시한다.
도 13은 본 개시내용의 다른 실시예에 따른 GaN 디바이스용 회로의 전압 유지 회로를 개략적으로 도시한다.
도 14는 본 개시내용의 일 실시예에 따른 GaN 디바이스를 위한 방법의 흐름도를 개략적으로 도시한다.
본 명세서에 개시된 예시적인 실시예들의 원리들 및 사상들이 도면들에 도시된 다양한 예시적인 실시예들을 참조하여 이제 설명될 것이다. 이들 실시예들의 설명은 단지 관련 기술분야의 통상의 기술자가 본 개시내용을 더 잘 이해하고 또한 구현할 수 있도록 하기 위한 것이며 어떠한 방식으로든 본 명세서에 개시된 범위를 제한하기 위한 것이 아님을 이해해야 한다.
도 1은 종래 기술에 따른 GaN 무선 주파수 증폭기용 회로(100)를 개략적으로 도시한다. 일반적인 상황들에서 GaN 디바이스의 정상 동작들을 가능하게 함에도 불구하고, 회로(100)는 여전히 실제 응용들에서 다음과 같은 단점들을 갖는다.
첫째, 회로(100)는 그 출력 전류가 작은 바이어스 회로로서 스위칭 커패시터 네거티브 전력 공급 회로를 이용하며, 이는 특히 높은 RF 전력 응용 시나리오에서의 특정 기술 시나리오들의 요건들을 만족시킬 수 없다. 이론적으로, GaN 디바이스의 게이트 바이어스는 전류를 소비하지 않지만, 엔지니어링 실무에서는 전력 증폭기의 출력 전력의 증가에 따라 일정량의 전류가 소비되고 전류가 증가한다. 따라서, 스위칭 커패시터 조정기는 고전력 증폭기 분야에서 이용될 수 없다.
둘째, 회로(100)에서, 네거티브 전압 준비 지시자가 스위칭 커패시터의 내부 IC이기 때문에, GaN RF 전력 증폭기의 주 전력 공급 장치를 턴 온시키기 위해 임계값을 조정하는 것은 쉽지 않다. 네거티브 전압 준비 지시자와 실제 네거티브 바이어스 전압 사이의 관계는 정확하지 않다. 실제 프로젝트에서는 조정가능한 네거티브 전압 준비 지시자와, 네거티브 바이어스 전압이 준비되었음을 나타내는 정확한 임계값 지시자가 필요하다.
셋째, 스위칭 커패시터 네거티브 회로의 온도 드리프트는 회로(100)에서 비교적 크며, 고전력 증폭기의 전체 온도 요건을 만족시킬 수 없다. 넷째, 회로(100)의 턴 온 속도 및 턴 오프 속도는 실제 프로젝트의 요건들에 따라 제어될 수 없다.
따라서, 종래 기술에서의 연관된 회로들의 단점들뿐만 아니라, 전술한 바와 같이 GaN 디바이스의 드레인 고전압 및 게이트 바이어스 회로에 대한 특별한 시퀀싱 요건들을 고려하여, 본 개시내용의 실시예들은 종래 기술에서의 이러한 기술적 문제들 중 적어도 하나를 해결하기 위한 GaN 디바이스용 회로를 제공한다.
도 2는 본 개시내용의 일 실시예에 따른 GaN 디바이스용 회로(200)의 블록도를 개략적으로 도시한다. 관련 기술분야의 통상의 기술자는 도 2가 본 개시내용과 밀접하게 관련되는 회로(200) 내의 유닛들 또는 구성요소들만을 도시하고 있음을 이해할 것이다. 실제로, 회로(200)는 그 정상 동작을 가능하게 하는 다른 기능 유닛들 또는 구성요소들을 포함할 수 있다. 도 2에 도시된 바와 같은 연결들 이외에, 도 2에 도시된 바와 같은 유닛들 또는 구성요소들 중 임의의 2개 사이의 다른 연결들, 또는 다른 유닛들 또는 구성요소들과의 다른 연결들이 있을 수 있지만, 이들 연결들은 간결함을 위해 도 2에 도시되지 않았다.
도 2에 도시된 바와 같이, GaN(204)용 회로(200)는 네거티브 바이어스 회로(201), 드레인 스위치 회로(202) 및 제어 회로(203)를 포함한다. 네거티브 바이어스 회로(201)는 GaN 디바이스(204)의 게이트(2041)에 정상 동작들에 필요한 네거티브 바이어스 전압을 제공한다. 드레인 포지티브 전압(205)은 드레인 스위치 회로(202)를 통해 GaN 디바이스(204)의 드레인(2042)에 연결된다. RF 입력(206) 및 RF 출력(207)은 GaN 디바이스(204)가 RF 신호에 대해 전력 증폭을 수행하고 있음을 나타낸다. GaN 디바이스(204)의 소스(2043)는 접지될 수 있다.
본 명세서에서 GaN 디바이스(204)의 RF 동작 상태에 대한 묘사는 본 개시내용의 실시예들이 적용될 수 있는 예시적인 시나리오에 불과하다는 것을 이해해야 한다. 본 개시내용의 실시예들은 GaN 디바이스의 다른 응용 시나리오들에서 이용될 수 있으며, 본 개시내용의 범위는 이러한 묘사에 의해 제한되지 않는다.
본 개시내용의 일부 실시예들에 따르면, 네거티브 바이어스 회로(201)는 GaN 디바이스(204)의 게이트 네거티브 바이어스를 제공하도록 구성된다. 드레인 스위치 회로(202)는 GaN 디바이스(204)의 드레인 포지티브 전압(205)을 턴 온 또는 오프시키도록 구성된다. 제어 회로(203)는, 드레인 포지티브 전압(205)은 게이트 전압이 네거티브 바이어스 전압에 도달한 후에 턴 온되고 네거티브 바이어스 전압이 완전히 사라지기 전에 턴 오프되는 식으로, 네거티브 바이어스의 제공에 기반하여 드레인 스위치 회로(202)를 제어하도록 구성된다. 이러한 방식으로, GaN 디바이스(204)는 파워-업 및 파워-오프 동안 손상되지 않도록 보호된다.
관련 기술분야의 통상의 기술자는 제어 회로(203)의 이러한 제어 기능들을 구현하는 다양한 기술적 수단이 있음을 이해할 것이다. 일부 실시예들에서, 제어 회로(203)는 네거티브 바이어스 회로(201)의 출력 전압이 0의 전압으로부터 임계 전압까지 감소될 때 드레인 스위치 회로(202)를 턴 온시키고, 네거티브 바이어스 회로(201)의 출력 전압이 네거티브 바이어스 전압으로부터 임계 전압까지 부스팅될 때 드레인 스위치 회로(202)를 턴 오프시키도록 추가로 구성될 수 있으며, 임계 전압은 네거티브 전압과 0의 전압 사이에 있다. 이하, 제어 회로(203)의 다양한 실시예들에 대해 도 4 내지 도 9를 참조하여 상세히 설명할 것이다. 이들 실시예들에서, 제어 회로(203)는 저항 분배기 회로, 비교기 회로 및 제너 다이오드 회로 중 적어도 하나를 포함할 수 있으며, 제어 회로(203)가 비교기 회로를 포함할 때 프로그램 코드에 의해 임계 전압이 조정될 수 있다.
도 3은 본 개시내용의 다른 실시예에 따른 GaN 디바이스용 회로(300)의 블록도를 개략적으로 도시한다. 관련 기술분야의 통상의 기술자는 도 3이 본 개시내용과 밀접하게 관련된 회로(300)에서의 유닛들 또는 구성요소들만을 도시하고 있음을 이해할 것이다. 실제로, 회로(300)는 그 정상 동작을 가능하게 하는 다른 기능 유닛들 또는 구성요소들을 포함할 수 있다. 도 3에 도시된 바와 같은 연결들 이외에, 도 3에 도시된 바와 같은 유닛들 또는 구성요소들 중 임의의 2개 사이의 다른 연결들, 또는 다른 유닛들 또는 구성요소들과의 다른 연결들이 있을 수 있지만, 이들 연결들은 간결함을 위해 도 3에 도시되지 않았다.
도 3에 도시된 바와 같이, GaN 디바이스(304)용 회로(300)는 네거티브 바이어스 회로(301), 드레인 스위치 회로(302) 및 제어 회로(303)를 포함한다. 이들의 기본 기능들은 도 2에서의 기능들과 유사하므로, 본 명세서에서 생략한다. 회로(300)는 전압 유지 회로(305), 바이어스 스위치 회로(306) 및 대형 커패시터(307)를 더 포함한다는 점에서 회로(200)와 상이하다. 대형 커패시터(307)는 실제 기술적 환경 및 설계 요구에 따라 선택될 수 있는 미리결정된 큰 커패시턴스 값을 갖는다.
일부 실시예들에서, 전압 유지 회로(305)는 네거티브 바이어스 회로(301)의 출력 전압이 네거티브 바이어스 전압으로부터 증가하기 시작할 때 미리결정된 기간 동안 GaN 디바이스(304)의 게이트(3041) 상의 네거티브 바이어스 전압을 유지하도록 구성될 수 있다. 일부 실시예들에서, 전압 유지 회로(305)는 미리결정된 방전 시상수를 갖는 커패시터 회로를 포함할 수 있다. 미리결정된 방전 시상수는 실제 기술적 환경 및 설계 요구에 따라 선택될 수 있다. 일부 실시예들에서, 미리결정된 기간은 1 내지 2 밀리초(ms)일 수 있다. 이러한 방식으로, 전압 유지 회로(305)는 전력 공급 차단 동안 GaN 트랜지스터가 손상되는 것을 방지할 수 있다. 이하, 전압 유지 회로(305)의 실시예들에 대해 도 12 및 도 13을 참조하여 상세히 설명할 것이다.
일부 실시예들에서, 바이어스 스위치 회로(306)는 네거티브 바이어스 회로(301)와 GaN 디바이스(304)의 게이트(3041) 사이에 연결될 수 있고, 제어 명령에 기반하여 네거티브 바이어스 회로(301)의 출력 전압을 GaN 디바이스(304)의 게이트(3041)에 인가하도록 구성될 수 있다. 일부 실시예들에서, 제어 명령은 예를 들어 GaN 디바이스가 위치되는 송수신기의 다른 제어 유닛들에 의해 주어질 수 있다.
일부 실시예들에서, 대형 커패시터(307)는 GaN 디바이스의 드레인과 접지면 사이에 연결될 수 있다. 대형 커패시터(307)는 GaN RF 전력 트랜지스터의 디커플링 커패시터일 수 있다. 또한, 입력 RF 전력 엔벨로프가 변경될 때, 대형 커패시터(307)는 전력 공급을 안정화시킬 수 있다.
일부 실시예들에서, GaN 디바이스(304)는 GaN RF 전력 증폭기로서 동작할 수 있다. 예를 들어, 도 3은 RF 입력(308) 및 RF 출력(309)을 도시한다. 일부 실시예들에서, 네거티브 바이어스 회로(301)에 의해 제공된 네거티브 바이어스 전압은 -5V와 -10V 사이에서 조정가능하고, 드레인 상의 포지티브 전압은 48V일 수 있다. GaN RF 전력 증폭기 회로에서, GaN 디바이스(304)는 효율적인 RF 전력 증폭기의 핵심 디바이스이다. 전력 공급 회로의 동작들의 시퀀싱이 부적절한 경우, GaN 디바이스(304)는 파워-업 및 파워-오프 단계들에서 쉽게 손상된다.
일부 실시예들에서, 네거티브 바이어스 회로(301)는 전력 공급 전압(예를 들어, +5V)을 네거티브 바이어스 전압으로 변환할 수 있는 네거티브 스위칭 모드 전력 공급(SMPS) 벅-부스트 회로를 포함할 수 있으며, GaN 디바이스의 동작에 필요한 전류를 제공할 수 있다. 일부 실시예들에서, 전류는 300 내지 500 mA이다.
일부 실시예들에서, 드레인 스위치 회로(302)는 스위치 온될 때 0의 전압으로부터 드레인의 포지티브 전압까지 제1 미리결정된 속도로 천천히 증가하고, 드레인의 포지티브 전압으로부터 0의 전압까지 제2 미리결정된 속도로 빠르게 감소하도록 또한 구성될 수 있다. 제1 미리결정된 속도 및 제2 미리결정된 속도는 실제 기술적 환경 및 설계 요구에 따라 선택될 수 있다. 일부 실시예들에서, 드레인 스위치 회로(302)는 부스팅을 늦추기 위한 커패시터 및 커패시터의 신속한 방전을 가능하게 하기 위한 스위치를 포함할 수 있다. 이하, 드레인 스위치 회로(302)의 실시예들에 대해 도 10 및 도 11을 참조하여 상세히 설명할 것이다.
드레인 스위치 회로(302)는 네거티브 바이어스의 제공에 기반하여 드레인에 대한 포지티브 전압의 턴 온 또는 턴 오프를 제어하기 위해 제공된다. GaN 디바이스(304)의 파워-업 단계에서, 제어 회로(303)는 네거티브 바이어스가 임계값에 기반하여 안전 상태(예를 들어, 0V 내지 -8V)에 안정하게 도달했는지 여부를 결정하고, 그 다음에 제어 회로(303)는 드레인 스위치 회로(302)를 서서히 턴 온시키고 큰 돌입 전류의 발생을 피한다. GaN 디바이스(304)의 파워-오프 단계에서, 네거티브 바이어스 전압이 동작 전압으로부터 임계값(예를 들어, -10V 내지 -8V)까지 감소할 때, 제어 회로(303)는 가능한 빨리 드레인 스위치 회로(302)를 연결해제시킨다. 제어 회로(303)는 전압 유지 회로(305)와 협력하여 네거티브 바이어스 전압이 사라지기 전에 드레인 스위치 회로(302)를 연결해제시킬 수 있다. 이러한 방식으로, GaN 디바이스는 GaN 디바이스의 RF 전력 증폭기의 파워-오프 단계에서 안전하게 보호된다.
도 4 내지 도 9를 참조하여, 본 개시내용의 실시예들에 따른 제어 회로들(203 및 303)의 다양한 실시예들에 대해 아래에서 상세히 설명할 것이다.
도 4는 본 개시내용의 일 실시예에 따른 GaN 디바이스용 회로의 제어 회로(400)를 개략적으로 도시한다. 관련 기술분야의 통상의 기술자는 도 4가 본 개시내용의 실시예들과 밀접하게 관련된 제어 회로(400)에서의 회로 구성요소들만을 도시하고 있음을 이해할 것이다. 실제로, 제어 회로(400)는 그 정상 동작을 가능하게 하는 다른 회로 구성요소들을 포함할 수 있다. 또한, 도 4에 도시된 바와 같은 각각의 회로 구성요소의 타입 및 값은 단지 예들이며, 본 개시내용의 실시예들은 또한 다른 타입들 및 값들의 디바이스들에 의해 구현될 수 있다.
도 4에 도시된 바와 같이, 제어 회로(400)는 주로 3극관(Q1)과 저항기들(R2-R4)로 구성된 전압 분배기 회로를 포함하며, 네거티브 전력 공급 전압(401)은 저항기(R2)의 하나의 단자로부터 연결되고, 3극관(Q1)의 컬렉터는 예를 들어 도 2 및 도 3에서의 드레인 스위치 회로들(202, 203)을 제어하기 위한 제어 신호 역할을 하는 지시자 신호(402)를 출력한다.
제어 회로(400)가 파워-온될 때, 네거티브 전력 공급 전압(401)(예를 들어, 네거티브 SMPS)의 초기 출력은 0의 전압이고, 3극관(Q1)(예를 들어, PNP 트랜지스터)은 턴 오프되며, 출력 지시자 신호(402)는 또한 0이다. 네거티브 전력 공급 전압(401)의 네거티브 출력 전압이 목표 전압(예를 들어, -10V)으로 감소되는 프로세스에서, 네거티브 전압은 임계값(예를 들어, -8V)에 도달할 것이다. 이 때, 지시자 신호는 5V를 출력하고, 예를 들어 도 2 및 도 3에서의 드레인 스위치 회로들(202, 203)은 턴 온될 수 있으며, 48V의 고전압이 GaN 디바이스의 드레인에 인가될 수 있다. 파워-오프에서, 네거티브 전력 공급 전압(401)이 0의 전압까지 증가하는 프로세스에서, 네거티브 전압은 또한 -8V의 임계값에 도달할 것이다. 그 후, 지시자 신호(402)는 0의 전압을 출력하고, 예를 들어 도 2 및 도 3에서의 드레인 스위치 회로들(202, 203)은 턴 오프되며, 48V의 고전압이 가능한 빨리 연결해제된다.
제어 회로(400)의 임계 전압은 다음의 식:
Figure 112018113181053-pct00001
에 따라 계산될 수 있으며, 여기서 Vsupply는 일반적으로 5V인, 제어 회로(400)의 포지티브 전력 공급 전압이고, Vthreshold는 드레인 스위치 회로를 턴 온 또는 턴 오프시키기 위한 목표 네거티브 전압이며, 0.7V는 트랜지스터의 타입에 따라 조정되어야 하는 3극관(Q1)의 PN 접합 전압이다.
도 5는 본 개시내용의 실시예들에 따라 도 4에서의 제어 회로의 동작 파형(500)을 개략적으로 도시한다. 도 5에 도시된 바와 같이, 참조 부호(501)는 제어 회로(400)에서 네거티브 전력 공급 전압의 파형을 나타내고, 참조 부호(502)는 제어 회로(400)에서 임계 전압의 파형을 나타내며, 참조 부호(503)는 제어 회로(400)에서 네거티브 전력 공급 지시자(402)의 파형을 나타낸다.
도 6은 본 개시내용의 다른 실시예에 따른 GaN 디바이스의 회로의 제어 회로(600)를 개략적으로 도시한다. 도 6이 본 개시내용의 실시예들과 밀접하게 관련된 제어 회로(600)에서의 회로 구성요소들만을 도시하고 있음을 이해할 것이다. 실제로, 제어 회로(600)는 그 정상 동작을 가능하게 하는 다른 회로 구성요소들을 포함할 수 있다. 또한, 도 6에 도시된 바와 같은 각각의 회로 구성요소의 타입 및 값은 단지 예들이며, 본 개시내용의 실시예들은 또한 다른 타입들 및 값들의 디바이스들에 의해 구현될 수 있다.
도 6에 도시된 바와 같이, 제어 회로(600)는 주로 연산 증폭기(U1A) 및 저항기들(R2-R3)로 구성되는 비교기 회로를 포함하며, 네거티브 전력 공급 전압(601)은 저항기(R2)의 하나의 단자로부터 연결되고, 임계 전압은 V2를 통해 제공되며, 연산 증폭기(U1A)의 출력은 지시자 신호(603)로서 동작하여, 예를 들어 도 2 및 도 3에서의 드레인 스위치 회로들(202, 203)을 제어하기 위한 제어 신호 역할을 한다. 도 4에서의 제어 회로(400)와 비교하여, 도 6에서의 제어 회로(600)는 프로그램 코드에 의해 임계값을 제어할 수 있지만 비교적 고가이다.
도 7은 본 개시내용의 실시예들에 따라 도 6에서의 제어 회로의 동작 파형(700)을 개략적으로 도시한다. 도 7에 도시된 바와 같이, 참조 부호(701)는 제어 회로(600)에서 네거티브 전력 공급 전압의 파형을 나타내고, 참조 부호(702)는 제어 회로(600)에서 임계 전압의 파형을 나타내며, 참조 부호는 제어 회로(600)에서 지시자 신호의 파형을 나타낸다.
도 8은 본 개시내용의 추가 실시예에 따른 GaN 디바이스용 회로의 제어 회로(800)를 개략적으로 도시한다. 관련 기술분야의 통상의 기술자는 도 8이 본 개시내용의 실시예들과 밀접하게 관련된 제어 회로(800)에서의 회로 구성요소들만을 도시하고 있음을 이해할 것이다. 실제로, 제어 회로(800)는 그 정상 동작을 가능하게 하는 다른 회로 구성요소들을 포함할 수 있다. 또한, 도 8에 도시된 바와 같은 각각의 회로 구성요소의 타입 및 값은 단지 예들이며, 본 개시내용의 실시예들은 또한 다른 타입들 및 값들의 디바이스들에 의해 구현될 수 있다.
도 8에 도시된 바와 같이, 제어 회로(800)는 주로 제너 다이오드(802)를 통해 임계 전압을 제공하고, 네거티브 전력 공급 전압(801)은 제너 다이오드(802)의 포지티브 전극으로부터 연결되고, 3극관(Q1)의 출력은 지시자 신호(803)로서 동작하여, 예를 들어 도 2 및 도 3에서의 드레인 스위치 회로들(202, 203)을 제어하기 위한 제어 신호 역할을 한다. 도 6에서의 제어 회로(600)와 비교하여, 도 8에서의 제어 회로(800)는 더 간단하며, 전압 임계값은 대응하는 제너 다이오드에 의해 조정될 수 있다. 이와 관련하여, 제너 다이오드는 다음의 식:
Figure 112018113181053-pct00002
에 따라 선택될 수 있으며, 여기서 Vsupply는 회로의 포지티브 전력 공급 전압이고, Vthreshold는 드레인 스위치 회로를 턴 온 또는 턴 오프시키기 위한 목표 전압이며, Vzener_diode는 선택된 제너 다이오드의 브레이크스루 전압이다.
도 9는 본 개시내용의 실시예들에 따라 도 8에서의 제어 회로의 동작 파형(900)을 개략적으로 도시한다. 도 9에 도시된 바와 같이, 참조 부호(901)는 제어 회로(800)에서 네거티브 전력 공급 전압의 파형을 나타내고, 참조 부호(902)는 제어 회로(800)에서 임계 전압의 파형을 나타내며, 참조 부호(903)는 제어 회로(800)에서 지시자 신호의 파형을 나타낸다.
도 10 및 도 11을 참조하여, 본 개시내용의 실시예들에 따른 네거티브 바이어스 회로들(202 및 302)의 예에 대해 설명한다. 도 10은 본 개시내용의 일 실시예에 따라 GaN 디바이스용 회로의 네거티브 바이어스 회로의 동작 파형(1000)을 개략적으로 도시한다.
일반적으로, 드레인 스위치 회로는 고전압 p형 채널 MOSFET일 수 있다. 그러나, RF 전력 증폭기의 경우, RF 전력 트랜지스터의 근방에 대형 디커플링 커패시터가 있을 수 있다. 따라서, GaN 디바이스를 턴 온하는 단계에서, 스위칭 속도는 충분히 느린 것이 바람직하다. 그렇지 않으면, 대형 커패시터는 드레인 스위치 회로가 턴 온될 때 큰 돌입 전류를 생성할 것이다. 그러나, GaN 디바이스를 턴 오프하는 단계에서, 스위칭 속도는 충분히 빠른 것이 바람직하다. 스위칭 속도가 충분히 빠르지 않으면, GaN 디바이스의 RF 전력 트랜지스터가 쉽게 손상된다. 따라서, 일부 실시예들에서, GaN RF 전력 증폭기의 드레인은 도 10에 도시된 바와 같이 고전압 전력 공급 동작 파형(1000)을 필요로 한다.
도 11은 본 개시내용의 일 실시예에 따른 GaN 디바이스용 회로의 네거티브 바이어스 회로(1100)를 개략적으로 도시한다. 관련 기술분야의 통상의 기술자는 도 11이 본 개시내용의 실시예들과 밀접하게 관련된 네거티브 바이어스 회로(1100)에서의 회로 구성요소들만을 도시하고 있음을 이해할 것이다. 실제로, 네거티브 바이어스 회로(1100)는 그 정상 동작을 가능하게 하는 다른 회로 구성요소들을 포함할 수 있다. 또한, 도 11에 도시된 바와 같은 각각의 회로 구성요소의 타입 및 값은 단지 예들이며, 본 개시내용의 실시예들은 또한 다른 타입들 및 값들의 디바이스들에 의해 구현될 수 있다.
네거티브 바이어스 회로(1100)에 의하면, GaN 디바이스의 파워-업 단계에서, 48V의 고전압 전력 공급(HVPS)은 대형 디커플링 커패시터에 기인한 돌입 전류를 피하기 위해 목표 전압(예컨대, 48V)에 천천히 도달할 수 있다. GaN 디바이스의 파워-오프 단계에서, 48V의 고전압 전력 공급(HVPS)은 GaN RF 전력 트랜지스터의 손상을 피하기 위해 0의 전압에 가능한 빨리 도달할 수 있다. 도 11에 도시된 바와 같이, 네거티브 바이어스 회로(1100)는 감속 커패시터(1101) 및 고속 방전 스위치(1102)를 주로 이용하여 이러한 요건을 만족시킨다.
도 12 및 도 13을 참조하여, 본 개시내용의 실시예들에 따른 전압 유지 회로(305)의 몇몇 실시예들에 대해 이하에서 설명할 것이다. 도 12는 본 개시내용의 일 실시예에 따른 GaN 디바이스용 회로의 전압 유지 회로(1200)를 개략적으로 도시한다. 관련 기술분야의 통상의 기술자는 도 12가 본 개시내용의 실시예들과 밀접하게 관련된 전압 유지 회로(1200)에서의 회로 구성요소들만을 도시하고 있음을 이해할 것이다. 실제로, 전압 유지 회로(1200)는 그 정상 동작을 가능하게 하는 다른 회로 구성요소들을 포함할 수 있다. 또한, 도 12에 도시된 바와 같은 각각의 회로 구성요소의 타입 및 값은 단지 예들이며, 본 개시내용의 실시예들은 또한 다른 타입들 및 값들의 디바이스들에 의해 구현될 수 있다.
도 12에 도시된 바와 같이, 전압 유지 회로(1200)는 다이오드(D1) 및 커패시터(C1)를 포함할 수 있다. GaN 디바이스가 파워-온될 때, 전력 공급 전압이 네거티브 바이어스 회로(예를 들어, 네거티브 SMPS 회로)에 공급될 수 있고, 커패시터(C)가 그 사이에 충전된다. GaN 디바이스가 파워-오프될 때, 역방향 바이어스 다이오드(D1)가 매우 높은 임피던스를 가지므로 커패시터(C1)는 천천히 방전된다. 방전 시상수는 네거티브 SMPS 회로의 소비 전류에 주로 의존한다.
도 13은 본 개시내용의 다른 실시예에 따른 GaN 디바이스용 회로의 전압 유지 회로(1300)를 개략적으로 도시한다. 관련 기술분야의 통상의 기술자는 도 13이 본 개시내용의 실시예들과 밀접하게 관련된 전압 유지 회로(1300)에서의 회로 구성요소들만을 도시하고 있음을 이해할 것이다. 실제로, 전압 유지 회로(1300)는 그 정상 동작을 가능하게 하는 다른 회로 구성요소들을 포함할 수 있다. 또한, 도 13에 도시된 바와 같은 각각의 회로 구성요소의 타입 및 값은 단지 예들이며, 본 개시내용의 실시예들은 또한 다른 타입들 및 값들의 디바이스들에 의해 구현될 수 있다. 도 12에서의 전압 유지 회로(1200)와 비교하여, 도 13에 도시된 바와 같은 전압 유지 회로(1300)는 커패시터들(C1 및 C2)뿐만 아니라 다이오드들(D1 및 D2)의 두 단계에 의해 보다 우수한 성능을 달성한다.
도 14는 본 개시내용의 일 실시예에 따라 GaN 디바이스를 위한 방법(1400)의 흐름도를 개략적으로 도시한다. 일부 실시예들에서, 이 방법(1400)은 전술한 바와 같은 GaN 디바이스용 회로(200 또는 300)에 의해 수행될 수 있으며, 회로(200 또는 300)에서의 각각의 유닛 또는 구성요소는 방법(1400)에서 대응하는 블록 또는 동작을 수행하도록 구성될 수 있다.
도 14에 도시된 바와 같이, GaN 디바이스를 위한 방법(1400)은 블록들(1401 내지 1404)을 포함한다. 블록(1401)에서, 0의 전압으로부터 네거티브 바이어스 전압까지 감소시킴으로써 GaN 디바이스의 게이트에 네거티브 바이어스 전압이 제공된다. 블록(1402)에서, 전압 감소 프로세스 동안 포지티브 전압이 GaN 디바이스의 드레인에 제공된다. 블록(1403)에서, GaN 디바이스의 게이트에 대한 네거티브 바이어스 전압은 네거티브 바이어스 전압으로부터 0의 전압까지 증가함으로써 턴 오프된다. 블록(1404)에서, GaN 디바이스의 드레인에 대한 포지티브 전압은 전압 증가 프로세스 동안 턴 오프된다. 이 방법(1400)을 구현함으로써, GaN 디바이스는 GaN 디바이스의 파워-업 및 파워-오프 단계들에서 안전하게 보호된다.
구체적으로, GaN 디바이스가 GaN 전력 증폭기로서 이용되는 응용에서, 그 턴 온 및 턴 오프는 다음과 같이 구현될 수 있다. GaN 전력 증폭기의 턴 온 프로세스: 파워-업에서, 게이트 전압 전력 공급 장치는 전압을 0의 전압으로부터 네거티브 전압까지 감소시켜 GaN의 게이트에 전력을 공급하고; 전압 감소 프로세스에서, 네거티브 전압이 미리결정된 임계값까지 감소될 때, GaN의 드레인에 대한 전력 공급 스위치는 턴 온되어 GaN의 드레인에 전력을 공급하며; 그 다음에 무선 주파수 신호는 스위치 온된다.
GaN 전력 증폭기의 턴-오프 프로세스: 무선 주파수 신호는 스위치 오프되고; 파워-오프에서, 게이트 전압 전력 공급은 네거티브 전압으로부터 0의 전압까지 부스팅되고; 네거티브 전압이 미리결정된 임계값까지 부스팅될 때, GaN 전력 증폭기의 드레인 전압은 턴 오프되고; 이러한 턴 오프는 드레인 전압을 0의 전압으로 복귀시키는 속도가 게이트 전압을 0의 전압으로 복귀시키는 속도보다 빠르며, 이에 의해 GaN 전력 증폭기의 안전을 보장할 필요가 있는 프로세스이다.
일부 실시예들에서, 블록(1402)은 0의 전압이 임계 전압까지 감소될 때 GaN 디바이스의 드레인에 포지티브 전압을 제공하는 단계를 포함할 수 있으며, 임계 전압은 네거티브 바이어스 전압과 0의 전압 사이에 있다. 일부 실시예들에서, 블록(1403)은 네거티브 바이어스 전압이 임계 전압까지 증가될 때 GaN 디바이스의 드레인에 대한 포지티브 전압을 턴 오프시키는 단계를 포함할 수 있으며, 임계 전압은 네거티브 바이어스 전압과 0의 전압 사이에 있다. 이러한 방식으로, 방법(1400)은 간단하지만 고유한 임계값을 이용하여 GaN 디바이스의 전력 공급 시퀀싱을 제어하며, 이러한 임계값은 상이한 기술적 환경들에 따라 조정될 수 있어서 보다 융통성이 있게 된다.
일부 실시예들에서, 방법(1400)은 저항 분배기 회로, 비교기 회로 또는 제너 다이오드 회로에 의해 임계 전압을 제공하는 단계를 더 포함할 수 있다. 일부 실시예들에서, 방법(1400)은 임계 전압이 비교기 회로에 의해 제공될 때 프로그램 코드에 의해 임계 전압을 조정하는 단계를 더 포함할 수 있다.
일부 실시예들에서, 방법(1400)은 네거티브 바이어스 전압이 증가하기 시작할 때 GaN 디바이스의 게이트에 대한 네거티브 바이어스 전압을 미리결정된 기간 동안 유지하는 단계를 더 포함할 수 있다. 일부 실시예들에서, GaN 디바이스의 게이트에 대한 네거티브 바이어스 전압을 미리결정된 기간 동안 유지하는 단계는, 미리결정된 방전 시상수를 갖는 커패시터에 의해 네거티브 바이어스 전압을 유지하는 단계를 포함한다. 일부 실시예들에서, 미리결정된 기간은 1ms 내지 2ms의 범위일 수 있다.
일부 실시예들에서, 방법(1400)은 전압 감소 및 전압 증가를 구현하는 단계, 및 네거티브 스위치 전력 공급 벅-부스트 회로에 의해 GaN 디바이스의 동작에 필요한 전류를 제공하는 단계를 더 포함할 수 있다. 일부 실시예들에서, 전류는 300mA 내지 500mA의 범위일 수 있다. 이러한 방식으로, 벅-부스트 네거티브 스위치 전력 공급(SMPS)은 방법(1400)에서 이용되어 종래 기술에서 이용된 스위칭 커패시터를 대체하며, 이는 이러한 스위칭 커패시터보다 더 우수한 전류 용량 및 더 안정적인 온도 성능을 갖는다.
일부 실시예들에서, 전압 감소 프로세스 동안 GaN 디바이스의 드레인에 포지티브 전압을 제공하는 단계는, 0의 전압으로부터 드레인에 대한 포지티브 전압까지 제1 미리결정된 속도로 천천히 증가시킴으로써 GaN 디바이스의 드레인에 포지티브 전압을 제공하는 단계, 및 드레인에 대한 포지티브 전압으로부터 0의 전압까지 제2 미리결정된 속도로 빠르게 감소시킴으로써 GaN 디바이스의 드레인에 대한 포지티브 전압을 턴 오프시키는 단계를 포함할 수 있다.
일부 실시예들에서, 방법(1400)은 전압 증가를 늦추기 위한 커패시터에 의해 0의 전압을 드레인에 대한 포지티브 전압까지 천천히 증가시키는 단계, 및 커패시터의 빠른 방전을 가능하게 하는 스위치에 의해 드레인에 대한 포지티브 전압을 0의 전압까지 빠르게 감소시키는 단계를 더 포함할 수 있다. 이러한 방식으로, 방법(1400)은 턴 온시 GaN 디바이스의 돌입 전류를 감소시키기 위해, GaN 디바이스가 파워-온될 때 드레인에 대한 고전압의 턴 온 속도를 늦출 수 있으며, 턴 오프시 GaN 디바이스의 드레인에 대한 고전압의 연결해제의 속도를 높일 수 있다.
일부 실시예들에서, 방법(1400)은 제어 명령에 기반하여 GaN 디바이스의 게이트에 네거티브 바이어스 전압을 인가하는 단계를 더 포함할 수 있다. 일부 실시예들에서, 방법(1400)은 미리결정된 큰 커패시턴스 값을 갖는 대형 커패시터를 GaN 디바이스의 디커플링 커패시터로서 적용하는 단계를 더 포함할 수 있다.
일부 실시예들에서, 방법(1400)은 GaN 디바이스를 GaN 무선 주파수 전력 증폭기로서 동작시키는 단계를 더 포함할 수 있다. 일부 실시예들에서, 네거티브 바이어스 전압은 -5V 내지 -10V로 조정가능하고, 드레인에 대한 포지티브 전압은 48V일 수 있다.
요약하면, 본 개시내용의 실시예들은 GaN RF 전력 증폭기를 보호하는 문제를 해결한다. GaN RF 전력 증폭기의 경우, 전력 공급 시퀀스 보호는 실제 프로젝트 설계에서 중요한 주제이며, 좋은 보호 회로는 GaN RF 전력 증폭기가 안전하게 동작하게 한다. 특히, GaN RF 전력 증폭기가 파워-온 또는 오프될 때, GaN 디바이스는 전력 공급 시퀀스 보호 회로가 열악하기 때문에 대개 파괴된다.
종래 기술에 있어서의 GaN 무선 주파수 전력 증폭기용 회로와는 달리, 본 개시내용의 실시예들은 주로 다음의 기술적 이점들을 갖는, GaN 디바이스를 위한 신규한 회로 및 방법을 제공한다. 첫째, GaN 전력 증폭기의 전력 공급 시퀀싱을 제어하기 위해 간단하지만 고유한 임계값이 이용되며, 이러한 임계값은 상이한 기술적 환경들에 따라 조정될 수 있어서, 보다 융통성이 있게 된다.
둘째, 벅-부스트 네거티브 스위치 전력 공급(SMPS)은 종래 기술에서의 스위칭 커패시터를 대체하는데 이용되며, 이는 이러한 스위칭 커패시터보다 더 우수한 전류 용량 및 더 안정적인 온도 성능을 갖는다. 셋째, SMPS의 전압을 부스팅하거나 감소시키기 위해 0의 전압 스위치(ZVS)를 이용하면 스위칭 커패시터를 이용하는 것보다 바이어스 리플들이 더 작아진다. 이와 관련하여, 네거티브 바이어스 전압은 시스템의 디지털 사전왜곡 성능에 많은 영향을 미치며, 이는 모바일 RHH의 전체 전송 시스템에 중요하다는 점에 유의해야 한다. 넷째, 턴 온시 GaN 전력 증폭기의 돌입 전류를 감소시키기 위해, 고전압 드레인 스위치의 스위칭 속도를 늦추는데 충전 커패시터를 이용하고, 추가의 방전 스위치를 이용하여 GaN 전력 증폭기의 고전압 드레인 스위치의 연결해제를 가속화한다.
종래 기술과 비교하여, 본 개시내용의 실시예들은 간단하면서 보다 융통성이 있는 이점을 가지며, 동시에 조정가능한 임계값, 느린 파워-온이지만 빠른 파워-오프 등과 같은 이득들을 달성한다. 또한, 전압 유지 회로를 이용하여 파워-오프시에 GaN 전력 증폭기가 쉽게 손상된다는 문제를 해결한다. 본 개시내용의 실시예들은 GaN을 기반으로 한 신규한 광대역 전력 증폭기에 이용될 수 있으며, 광대역 GaN RF 전력 증폭기는 광대역 RRH 등에 폭넓게 응용된다.
본 명세서에서 사용되는 용어 "포함한다" 및 그 변형들은 "포함하지만 이에 제한되지는 않는다"를 의미하는 개방형 용어들로 판독되어야 한다. 용어 "기반하여"는 "적어도 부분적으로 기반하여"로 판독되어야 한다. 용어 "하나의 예시적인 실시예" 및 "예시적인 실시예"는 "적어도 하나의 예시적인 실시예"로 판독되어야 한다.
본 개시내용의 실시예들은 소프트웨어, 하드웨어 또는 이들의 조합으로 구현될 수 있음을 알 것이다. 하드웨어 부분은 특수 로직에 의해 구현될 수 있고, 소프트웨어 부분은 메모리에 저장될 수 있고 마이크로프로세서 또는 특수 목적 하드웨어와 같은 적합한 명령어 실행 시스템에 의해 실행될 수 있다. 관련 기술분야의 통상의 기술자는 이러한 장치 및 방법이 컴퓨터 실행가능한 명령어들 및/또는 프로세서 제어 코드로 구현될 수 있음을 이해할 수 있으며, 예를 들어 이러한 코드는 프로그래머블 메모리 또는 광학 또는 전자 신호 캐리어와 같은 캐리어 매체 상에 제공된다.
또한, 본 방법들의 동작들이 도면들에서 특정 순서로 설명되었지만, 이들 동작들이 이러한 특정 시퀀스에 따라 반드시 수행되어야 하거나, 또는 원하는 결과가 모든 도시된 동작들을 수행함에 의해서만 달성될 수 있다는 것을 요구하거나 암시하지 않는다. 그 반대로, 흐름도들에 묘사된 바와 같은 블록들에 대한 실행 순서는 달라질 수 있다. 대안적으로 또는 추가적으로, 일부 블록들이 생략될 수 있거나, 복수의 블록들이 하나의 블록으로 병합될 수 있거나, 또는 블록이 실행을 위해 복수의 블록들로 분할될 수 있다. 또한, 본 발명의 실시예들에 따른 둘 이상의 디바이스들의 특징들 및 기능들이 하나의 디바이스에서 구현될 수 있음을 알 것이다. 이어서, 전술한 하나의 디바이스의 특징들 및 기능들은 또한 더 많은 디바이스들에서 구현될 수 있다.
본 개시내용이 다양한 실시예들을 참조하여 설명되었지만, 본 개시내용은 개시된 실시예들에 제한되지 않는다는 것을 이해해야 한다. 본 개시내용은 첨부된 청구항들의 사상 및 범위에 포함되는 다양한 변형들 및 균등한 배열들을 포함하도록 의도된다.

Claims (31)

  1. 질화갈륨(GaN) 디바이스용 회로로서,
    상기 GaN 디바이스의 게이트에 네거티브 바이어스 전압을 제공하도록 구성된 네거티브 바이어스 회로;
    상기 GaN 디바이스의 드레인에 대한 포지티브 전압을 턴 온 또는 오프시키도록 구성된 드레인 스위치 회로; 및
    상기 드레인에 대한 상기 포지티브 전압은 상기 게이트의 전압이 상기 네거티브 바이어스 전압에 도달한 후에 턴 온되고 상기 네거티브 바이어스 전압이 완전히 사라지기 전에 턴 오프되는 식으로, 상기 네거티브 바이어스 전압의 제공에 기반하여 상기 드레인 스위치 회로를 제어하도록 구성된 제어 회로
    를 포함하고, 상기 드레인 스위치 회로는, 턴 온될 때 0의 전압으로부터 상기 드레인에 대한 상기 포지티브 전압까지 제1 미리결정된 속도로 천천히 증가시키고, 턴 오프될 때 상기 드레인에 대한 상기 포지티브 전압으로부터 상기 0의 전압까지 제2 미리결정된 속도로 빠르게 감소시키도록 추가로 구성되는, 질화갈륨(GaN) 디바이스용 회로.
  2. 제1항에 있어서,
    상기 제어 회로는,
    상기 네거티브 바이어스 회로의 출력 전압이 0의 전압으로부터 임계 전압까지 감소될 때 상기 드레인 스위치 회로를 턴 온시키고,
    상기 네거티브 바이어스 회로의 출력 전압이 상기 네거티브 바이어스 전압으로부터 상기 임계 전압까지 증가될 때 상기 드레인 스위치 회로를 턴 오프시키도록 추가로 구성되며,
    상기 임계 전압은 상기 네거티브 바이어스 전압과 상기 0의 전압 사이에 있는, 질화갈륨(GaN) 디바이스용 회로.
  3. 제2항에 있어서,
    상기 제어 회로는 저항 분배기 회로, 비교기 회로 및 제너 다이오드 회로 중 적어도 하나를 포함하는, 질화갈륨(GaN) 디바이스용 회로.
  4. 제1항에 있어서,
    상기 네거티브 바이어스 회로의 출력 전압이 상기 네거티브 바이어스 전압으로부터 증가하기 시작할 때 상기 GaN 디바이스의 상기 게이트에 대한 상기 네거티브 바이어스 전압을 미리결정된 기간 동안 유지하도록 구성된 전압 유지 회로를 더 포함하는, 질화갈륨(GaN) 디바이스용 회로.
  5. 제1항에 있어서,
    상기 네거티브 바이어스 회로는 네거티브 스위치 전력 공급 벅-부스트(buck-boost) 회로를 포함하며, 상기 네거티브 스위치 전력 공급 벅-부스트 회로는 전력 공급 전압을 상기 네거티브 바이어스 전압으로 변환하고, 상기 GaN 디바이스의 동작에 필요한 전류를 제공하는, 질화갈륨(GaN) 디바이스용 회로.
  6. 삭제
  7. 제1항에 있어서,
    상기 네거티브 바이어스 회로와 상기 GaN 디바이스의 상기 게이트 사이에 연결되며, 제어 명령에 기반하여 상기 GaN 디바이스의 상기 게이트에 상기 네거티브 바이어스 회로의 출력 전압을 인가하도록 구성된 바이어스 스위치 회로를 더 포함하는, 질화갈륨(GaN) 디바이스용 회로.
  8. 제1항에 있어서,
    미리결정된 큰 커패시턴스를 가지며, 상기 GaN 디바이스의 상기 드레인과 접지면 사이에 연결된 대형 커패시터를 더 포함하는, 질화갈륨(GaN) 디바이스용 회로.
  9. 질화갈륨(GaN) 디바이스를 위한 방법으로서,
    0의 전압을 네거티브 바이어스 전압까지 감소시킴으로써 상기 GaN 디바이스의 게이트에 상기 네거티브 바이어스 전압을 제공하는 단계;
    상기 감소시키는 동안 상기 GaN 디바이스의 드레인에 포지티브 전압을 제공하는 단계;
    상기 네거티브 바이어스 전압을 상기 0의 전압까지 증가시킴으로써 상기 GaN 디바이스의 상기 게이트에 대한 상기 네거티브 바이어스 전압을 턴 오프시키는 단계; 및
    상기 증가시키는 동안 상기 GaN 디바이스의 상기 드레인에 대한 상기 포지티브 전압을 턴 오프시키는 단계
    를 포함하고, 상기 감소시키는 동안 상기 GaN 디바이스의 상기 드레인에 상기 포지티브 전압을 제공하는 단계는 0의 전압을 상기 드레인에 대한 상기 포지티브 전압까지 제1 미리결정된 속도로 천천히 증가시킴으로써 상기 GaN 디바이스의 상기 드레인에 상기 포지티브 전압을 제공하는 단계를 포함하고, 상기 증가시키는 동안 상기 GaN 디바이스의 상기 드레인에 대한 상기 포지티브 전압을 턴 오프시키는 단계는 상기 드레인에 대한 상기 포지티브 전압을 상기 0의 전압까지 제2 미리결정된 속도로 빠르게 감소시킴으로써 상기 GaN 디바이스의 상기 드레인에 대한 상기 포지티브 전압을 턴 오프시키는 단계를 포함하는, 질화갈륨(GaN) 디바이스를 위한 방법.
  10. 제9항에 있어서,
    상기 감소시키는 동안 상기 GaN 디바이스의 상기 드레인에 상기 포지티브 전압을 제공하는 단계는,
    상기 0의 전압이 임계 전압까지 감소될 때 상기 GaN 디바이스의 상기 드레인에 상기 포지티브 전압을 제공하는 단계를 포함하며,
    상기 임계 전압은 상기 네거티브 바이어스 전압과 상기 0의 전압 사이에 있는, 질화갈륨(GaN) 디바이스를 위한 방법.
  11. 제9항에 있어서,
    상기 증가시키는 동안 상기 GaN 디바이스의 상기 드레인에 대한 상기 포지티브 전압을 턴 오프시키는 단계는,
    상기 네거티브 바이어스 전압이 임계 전압까지 증가될 때 상기 GaN 디바이스의 상기 드레인에 대한 상기 포지티브 전압을 턴 오프시키는 단계를 포함하는, 질화갈륨(GaN) 디바이스를 위한 방법.
  12. 제9항에 있어서,
    상기 네거티브 바이어스 전압이 증가하기 시작할 때 상기 GaN 디바이스의 상기 게이트에 대한 상기 네거티브 바이어스 전압을 미리결정된 기간 동안 유지하는 단계를 더 포함하는, 질화갈륨(GaN) 디바이스를 위한 방법.
  13. 제9항에 있어서,
    상기 감소 및 상기 증가는 네거티브 스위치 전력 공급 벅-부스트 회로에 의해 수행되고,
    상기 방법은 상기 네거티브 스위치 전력 공급 벅-부스트 회로에 의해 상기 GaN 디바이스의 동작에 필요한 전류를 제공하는 단계를 더 포함하는, 질화갈륨(GaN) 디바이스를 위한 방법.
  14. 삭제
  15. 제9항에 있어서,
    미리결정된 큰 커패시턴스를 갖는 대형 커패시터를 상기 GaN 디바이스의 디커플링 커패시터로서 적용하는 단계를 더 포함하는, 질화갈륨(GaN) 디바이스를 위한 방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
KR1020187032995A 2016-04-19 2017-04-19 질화갈륨(GaN) 디바이스를 위한 회로 시스템 및 방법 KR102143166B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610244196.8 2016-04-19
CN201610244196.8A CN107306119B (zh) 2016-04-19 2016-04-19 用于氮化镓GaN器件的电路系统和方法
PCT/IB2017/000612 WO2017182884A1 (zh) 2016-04-19 2017-04-19 用于氮化镓gan器件的电路系统和方法

Publications (2)

Publication Number Publication Date
KR20180129948A KR20180129948A (ko) 2018-12-05
KR102143166B1 true KR102143166B1 (ko) 2020-08-11

Family

ID=59215817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187032995A KR102143166B1 (ko) 2016-04-19 2017-04-19 질화갈륨(GaN) 디바이스를 위한 회로 시스템 및 방법

Country Status (5)

Country Link
US (1) US10771022B2 (ko)
EP (1) EP3447911A1 (ko)
KR (1) KR102143166B1 (ko)
CN (1) CN107306119B (ko)
WO (1) WO2017182884A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109842384A (zh) * 2017-11-27 2019-06-04 上海诺基亚贝尔股份有限公司 用于功率放大器的保护装置
CN109981057A (zh) * 2019-05-30 2019-07-05 南京固德芯科技有限公司 GaN 功率放大器漏级电源调制芯片的调制方法
CN110190819B (zh) * 2019-06-28 2024-08-20 京信网络系统股份有限公司 GaN放大管的控制电路与电压调节及信号收发装置
CN110649902B (zh) * 2019-09-29 2023-04-14 武汉虹信科技发展有限责任公司 GaN功率放大器的电源时序控制电路及方法
CN112688645B (zh) * 2019-10-17 2024-03-15 上海诺基亚贝尔股份有限公司 一种GaN功率放大器保护电路
CN113839625B (zh) * 2021-09-29 2023-06-27 中国电子科技集团公司第三十八研究所 一种具有负压保护的大功率功放供电电源调制电路
CN113965173A (zh) * 2021-12-21 2022-01-21 南京典格通信科技有限公司 一种GaN功放的供电时序控制系统及控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760652A (en) 1996-06-06 1998-06-02 Mitsubishi Denki Kabushiki Kaisha Integrated circuit device
WO2000008773A2 (en) * 1998-08-07 2000-02-17 Ericsson, Inc. Radio devices including power amplifier control circuits with hardware lockouts

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3708756A (en) * 1971-05-12 1973-01-02 Motorola Inc Biasing network for transistors
DE19518524C2 (de) * 1995-05-19 1997-03-20 Siemens Ag Schaltungsanordnung zur Verringerung einer Minoritätsträgerinjektion in ein Substrat
FR2737065A1 (fr) * 1995-07-21 1997-01-24 Philips Electronique Lab Dispositif semiconducteur incluant un amplificateur de puissance et appareil de telecommunication mobile incluant un tel dispositif semiconducteur
JPH09238030A (ja) 1996-02-29 1997-09-09 Japan Radio Co Ltd 保護回路付電力増幅器
JP5141389B2 (ja) * 2008-06-12 2013-02-13 三菱電機株式会社 電力増幅器
CN101860328A (zh) * 2010-05-29 2010-10-13 华为技术有限公司 偏置电路
WO2013088635A1 (ja) 2011-12-15 2013-06-20 パナソニック株式会社 高出力電力増幅器
CN102684615B (zh) * 2012-04-23 2015-04-08 烽火通信科技股份有限公司 实现功率放大器理想上下电时序的驱动装置
CN102684712B (zh) * 2012-04-25 2017-04-19 中国工程物理研究院电子工程研究所 一种高效率调频发射机、功率放大器电路结构及设计方法
CN103368750B (zh) * 2013-06-24 2016-08-10 华为技术有限公司 一种电源时序电路及供电方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760652A (en) 1996-06-06 1998-06-02 Mitsubishi Denki Kabushiki Kaisha Integrated circuit device
WO2000008773A2 (en) * 1998-08-07 2000-02-17 Ericsson, Inc. Radio devices including power amplifier control circuits with hardware lockouts

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
N. Cheema et al., "Design and Implementation of Bias Sequence Circuits for GaN HEMT Amplifiers both Pulsed and CW Applications", 2013 IBCAST, pp. 420-423, 15-19 January 2013.*

Also Published As

Publication number Publication date
US10771022B2 (en) 2020-09-08
WO2017182884A1 (zh) 2017-10-26
CN107306119B (zh) 2020-10-23
US20190123695A1 (en) 2019-04-25
CN107306119A (zh) 2017-10-31
EP3447911A1 (en) 2019-02-27
KR20180129948A (ko) 2018-12-05

Similar Documents

Publication Publication Date Title
KR102143166B1 (ko) 질화갈륨(GaN) 디바이스를 위한 회로 시스템 및 방법
US9052728B2 (en) Start-up circuit and method thereof
US9000811B2 (en) Driver circuit with controlled gate discharge current
CN105576954B (zh) 带预置偏压的dcdc芯片开关机时序控制电路及方法
CN110419015B (zh) 用于使用浮动带隙参考和温度补偿进行负输出电压有源箝位的方法和设备
US20120153924A1 (en) Voltage Regulator Soft-Start Circuit
US20150194886A1 (en) Voltage regulation system for integrated circuit
CN117040512B (zh) 耗尽型晶体管的驱动电路
US20230376060A1 (en) Supply voltage regulator
EP0887933A1 (en) Turn off circuit for an LDMOS in presence of a reverse current
KR102290170B1 (ko) 개선된 시간 응답 특성을 가지는 패스 스위치 회로 및 그 제어 방법
US20080129121A1 (en) Apparatus and method for selectively coupling system with a first power supply or a second power supply
US10187055B2 (en) Output discharge techniques for load switches
US9104218B2 (en) Clean startup and power saving in pulsed enabling of LDO
CN218772040U (zh) 一种上下电时序控制电路
CN113381386A (zh) 包括恒定功率控制器的电气开关系统及相关方法
JP5498415B2 (ja) スイッチング電源とその駆動方法
US7145267B2 (en) System and method for brownout protection of a FET based battery switch
CN104948489A (zh) 温度控制开关电路
CN212588313U (zh) 负压偏置保护电路和系统
US10186942B2 (en) Methods and apparatus for discharging a node of an electrical circuit
US10432185B1 (en) Turn-off of power switching device
KR102060480B1 (ko) 파워 온 리셋 회로 및 상기 회로의 제어 방법
JPH0613862A (ja) ＧａＡｓＦＥＴ保護電源回路
US9627964B1 (en) Systems and methods for recovering voltage beyond device limits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant