CN111833932A - 铁电随机存取存储器只读存储器字线架构及上电复位方法 - Google Patents

铁电随机存取存储器只读存储器字线架构及上电复位方法 Download PDF

Info

Publication number
CN111833932A
CN111833932A CN202010611460.3A CN202010611460A CN111833932A CN 111833932 A CN111833932 A CN 111833932A CN 202010611460 A CN202010611460 A CN 202010611460A CN 111833932 A CN111833932 A CN 111833932A
Authority
CN
China
Prior art keywords
word line
memory
flag
bytes
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010611460.3A
Other languages
English (en)
Other versions
CN111833932B (zh
Inventor
潘锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Shunming Storage Technology Co ltd
Original Assignee
Wuxi Paibyte Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Paibyte Technology Co ltd filed Critical Wuxi Paibyte Technology Co ltd
Publication of CN111833932A publication Critical patent/CN111833932A/zh
Application granted granted Critical
Publication of CN111833932B publication Critical patent/CN111833932B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2277—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明的实施例涉及随机存取存储器(RAM)电路配置的架构。例如，某些实施例涉及铁电RAM(FRAM)只读存储器(ROM)字线架构。一种用于对存储器进行上电复位的方法可以包括使存储器上电。该方法还可以包括：读取存储器的第一配置字线的第一位中的第一标志，其中第一配置字线是多个冗余配置字线之一。该方法还可以包括：当第一标志指示第一配置字线为有效时，读取该字线的预定数目的字节。该方法附加地可以包括：当第一标志指示第一配置字线为有效时，基于所述预定数目的字节配置存储器的操作。

Description

铁电随机存取存储器只读存储器字线架构及上电复位方法
技术领域
本发明的实施例涉及随机存取存储器(RAM)电路配置的架构。例如，某些实施例涉及铁电RAM(FRAM)只读存储器(ROM)字线架构。
背景技术
FRAM器件可以包括ROM字线，所述ROM字线可以包含ROM熔丝数据(ROMFUSE data)。例如，ROM熔丝数据可以包括配置位信息和模拟修整参数(analog trimming parameter)。ROM熔丝数据可以被传输到外围设备中的触发器/锁存器/寄存器，以供电路在存储器件上电以后使用。包括ROM熔丝数据的ROM字线可以是如下区域：在所述区域中，保留对个别化的FRAM器件唯一的信息并且禁止从外部的访问。因此，例如ROM字线可能不能被处理器或运行在配备有FRAM器件的主机设备的处理器上的应用寻址。相反，包含ROM熔丝数据的ROM字线可能被保留以用于FRAM器件的配置。
发明内容
在此公开了FRAM ROM字线架构的实施例。
根据本发明的一方面，一种用于对存储器进行上电复位的方法包括：使存储器上电。该方法还可以包括：读取存储器的第一配置字线的第一位中的第一标志，其中第一配置字线是多个冗余配置字线之一。该方法还可以包括：当第一标志指示第一配置字线为有效时，读取该字线的预定数目的字节。该方法附加地可以包括：当第一标志指示第一配置字线为有效时，基于所述预定数目的字节配置存储器的操作。
在一些实施例中，该方法还可以包括：当第一标志指示第一配置字线为无效时，读取存储器的第二配置字线的第一位中的第二标志。第二配置字线也可以是多个冗余的配置字线之一。
在一些实施例中，该方法还可以包括：当第二标志指示第二配置字线为有效时，读取字线的预定数目的字节；以及当第二标志指示第二配置字线为有效时，基于所述预定数目的字节配置存储器的操作。
在一些实施例中，该方法还可以包括：当第二标志指示第二配置字线为无效时，读取存储器的第三配置字线的第一位中的第三标志。第三配置字线也可以是多个冗余的配置字线之一。
在一些实施例中，可以连续地读取第一标志之后的多个标志，直到某标志指示：相应配置字线为有效的。
在一些实施例中，第一配置字线可以包括ROM熔丝字线。
在一些实施例中，读取预定数目的字节可以包括：一次读取四字节，读取五次。
在一些实施例中，所述预定数目的字节包括：1位用于标志；3位用于器件用户配置；3位用于逻辑字线1使能1ns延迟选项；88位用于模拟和阵列设计选项；64位用于冗余性内容可寻址存储器；以及1位指定为未使用。
在一些实施例中，存储器可以包括多个扇区，每个扇区都具有多个子阵列。每个子阵列都可以包括多个冗余配置字线中的相应之一。
在一些实施例中，存储器可以针对每512字线包括多个冗余配置字线之一。
根据本发明的另一方面，一种存储器件可以包括控制器，所述控制器被配置为控制存储器的操作。该存储器件还可以包括存储器，所述存储器可以包括多个冗余配置字线。该控制器可以被配置为读取存储器的第一配置字线的第一位中的第一标志。第一配置字线可以是所述多个冗余的配置字线之一。该控制器还可以被配置为在第一标志指示第一配置字线为有效时读取该字线的预定数目的字节。该控制器还可以被配置为在第一标志指示第一配置字线为有效时基于所述预定数目的字节配置存储器的操作。
在一些实施例中，该控制器还可以被配置为在第一标志指示第一配置字线为无效时读取存储器的第二配置字线的第一位中的第二标志。第二配置字线也可以是多个冗余的配置字线之一。
在一些实施例中，该控制器还可以被配置为：当第二标志指示第二配置字线为有效时读取字线的预定数目的字节；以及当第二标志指示第二配置字线为有效时，基于所述预定数目的字节配置存储器的操作。
在一些实施例中，该控制器还可以被配置为在第二标志指示第二配置字线为无效时取存储器的第三配置字线的第一位中的第三标志。第三配置字线也可以是多个冗余的配置字线之一。
在一些实施例中，该控制器可以被配置为连续地读取第一标志之后的多个标志，直到某标志指示：相应配置字线是有效的。
在一些实施例中，第一配置字线可以是ROM熔丝字线。
在一些实施例中，该控制器可以被配置为通过一次读取四字节、读取五次来读取预定数目的字节。
在一些实施例中，所述预定数目的字节可以包括：1位用于标志；3位用于器件用户配置；3位用于逻辑字线1使能1ns延迟选项；88位用于模拟和阵列设计选项；64位用于冗余性内容可寻址存储器；以及1位指定为未使用。
在一些实施例中，存储器可以包括多个扇区，每个扇区都具有多个子阵列。每个子阵列都可以包括多个冗余配置字线中的相应之一。
在一些实施例中，存储器可以针对每512字线包括多个冗余配置字线之一。
根据本发明的另一方面，一种存储器控制器可以包括数字逻辑电路，所述数字逻辑电路被配置为控制存储器的操作。该数字逻辑可以被配置为读取存储器的第一配置字线的第一位中的第一标志。第一配置字线可以是所述多个冗余的配置字线之一。该数字逻辑电路还可以被配置为在第一标志指示第一配置字线为有效时读取该字线的预定数目的字节。该数字逻辑电路还可以被配置为在第一标志指示第一配置字线为有效时基于所述预定数目的字节配置存储器的操作。
在一些实施例中，该数字逻辑电路还可以被配置为在第一标志指示第一配置字线为无效时读取存储器的第二配置字线的第一位中的第二标志，其中第二配置字线也是所述多个冗余配置字线之一。
在一些实施例中，该数字逻辑电路还可以被配置为在第二标志指示第二配置字线为有效时读取该字线的预定数目的字节。该数字逻辑电路也可以被配置为：
在第二标志指示第一配置字线为有效时基于所述预定数目的字节配置存储器的操作。
在一些实施例中，该数字逻辑电路还可以被配置为在第二标志指示第二配置字线为无效时读取存储器的第三配置字线的第一位中的第三标志，其中第三配置字线也是所述多个冗余配置字线之一。
在一些实施例中，该数字逻辑电路可以被配置为连续地读取第一标志之后的多个标志，直到某标志指示：相应配置字线是有效的。
在一些实施例中，第一配置字线可以是ROM熔丝字线。
在一些实施例中，该数字逻辑电路可以被配置为通过五次读取且每次读取四字节来读取预定数目的字节。
在一些实施例中，所述预定数目的字节可以包括：1位用于标志；3位用于器件用户配置；3位用于逻辑字线1使能1ns延迟选项；88位用于模拟和阵列设计选项；64位用于冗余性内容可寻址存储器；以及1位指定为未使用。
在一些实施例中，存储器可以包括多个扇区，每个扇区都具有多个子阵列，其中每个子阵列都包括所述多个冗余配置字线中的相应一个冗余配置字线。
在一些实施例中，存储器可以针对每512字线包括多个冗余配置字线之一
根据附加的方面，数据结构可以被包含在非暂时性计算机可读介质中。该结构可以包括非暂时性计算机可读介质中的多个扇区。所述多个扇区中的每个都可以包括相应扇区的多个子阵列。所述多个子阵列中的每个子阵列都可以针对相应扇区包括多个冗余配置字线中的相应一个冗余配置字线。
在一些实施例中，所述多个冗余配置字线包括针对每512字线的相应一个配置字线。
在一些实施例中，所述多个冗余配置字线中的每个冗余配置字线都在预定数目的位中包括有效性标志。
在一些实施例中，所述预定数目的字节包括：1位用于标志；3位用于器件用户配置；3位用于逻辑字线1使能1ns延迟选项；88位用于模拟和阵列设计选项；64位用于冗余性内容可寻址存储器；以及1位指定为未使用。
在一些实施例中，所述多个冗余配置字线分别包括用于非暂时性计算机可读介质的操作的配置信息的八个相同拷贝(copy)。
附图说明
并入本文并形成说明书一部分的说明书附图图解说明了本发明的实施例，并且与说明书一起进一步用于解释本发明的原理并使得本领域技术人员能够使用本发明。
图1示出了根据某些实施例的FRAM电路。
图2示出了FRAM的现有技术配置。
图3示出了根据某些实施例的FRAM ROM字线的布置。
图4示出了根据某些实施例的上电复位(POR)过程。
图5示出了根据某些实施例的用于运行POR过程的系统。
图6示出了根据本发明某些实施例的方法。
本发明的实施例将参考附图予以描述。
具体实施方式
尽管讨论了本发明的配置和布置，但是应当理解，此讨论仅仅是为了图解说明目的。本领域技术人员能够理解，可使用其它配置和布置而不偏离本发明的主旨和范围。对本领域技术人员显而易见的是，本发明也可用于其它多种应用。
应当注意，本发明说明书所提到的“一个实施案例”、“一实施方案”、“示例性实施例”、“一些实施例”等等是指，所描述的实施例可能包括特定特征、结构或特性，但不是每个实施例都一定包括该特定特征、结构或特性。此外，这样的表述并不一定指同一个实施例。此外，当特定特征、结构或特性结合某实施案例被描述时，属于本领域技术人员知识范围的是，结合其它实施例来实施这样的特定特征、结构或特性，而不管是否在此明确说明。
一般来说，术语可以至少部分地根据上下文中的使用来理解。例如，在此使用的术语“一个或多个”，至少部分地根据上下文，可用于以单数形式来描述任何特征、结构或特性，或以复数形式来描述特征、结构或特性的组合。类似地，诸如“一个”、“一”、或“该”之类的术语又可以至少部分地根据上下文被理解为表达单数用法或表达复数用法。另外，术语“基于”可以被理解为不一定旨在传达排他性的一组因素，而是至少部分地根据上下文可以允许存在附加的因素，这些附加的因素不一定被明确描述。
本发明的某些实施例避免了上面标识出的问题，并且提供各种益处和/或优点。例如，某些实施例可能提供了可靠和有效的方式来保证获取(yield)，同时确保必要的配置信息被保留。
图1示出了根据某些实施例的FRAM电路。如图1所示，位可以存储为电容器110的电压极性，所述电容器110具有电压Vc。电容器110通常由处于两个电极之间的铁电材料膜制成，这就是为什么将其称为铁电RAM的原因。可以存在与电容器110相关联的对应的晶体管120。即使在去除产生电压的电场之后，存储在电容器110中的电压极化仍然保持。这就是该器件用于存储位的原因。与一些其它形式的位存储不同，存储在电容器110中的位的读取过程是破坏性的。电容器CBL是表示BL的总寄生电容的电路元件。
为了确定电容器110的极性，可以将字线(WL)和板线(PL)(有时称为驱动线)都置为高。然后可以使用感测放大器(未示出)来评估BL上提供的电压是高于还是低于阈值参考电压。如果电压高于参考电压，则可以将BL驱动为高电平，而如果电压低于参考电压，则可以将BL驱动为低电平。将BL驱动为高电平或低电平可用于恢复电容器中的极性。
图2示出了FRAM的现有技术配置。如图2所示，示例性FRAM可以包括：存储单元阵列211、列解码器212、数据输入/输出缓冲器214、数据输入/输出端215、字线驱动器216、控制器217以及控制信号输入端218。控制器217可以被实现为数字逻辑电路。
存储单元阵列211可以被划分成存储单元阵列区域211-1和ROM熔丝阵列区域211-2，并且可以包括多个块(块1至块n)。所述多个块(块1至块n)中的每个都包括多个存储单元，所述存储单元以矩阵布置在多个字线和多个位线的交点处。存储单元阵列211电连接到用于控制字线的字线驱动器216、用于控制位线的列解码器212、以及控制器217。本示例的存储单元阵列区域211-1包括多个块(块2至块n)，并且可以用于写入、读取和擦除通用数据、比如用户数据。
本示例的ROM熔丝阵列区域211-2包括ROM熔丝块(块1)。ROM熔丝块可以记录：信息，其用于根据由芯片制造条件造成的电路操作变化来优化所制造的FRAM芯片的初始电路设置，并且用良好的列或块(冗余)替换有缺陷的列或块；以及关于读取电平(Vr0)的参数等等。所述信息和参数等等可以在电源被开启时从ROM熔丝块中读出并且加载到控制器217的寄存器电路Reg中，并且被用于优化FRAM的操作。
列解码器212可以使用位线从存储单元阵列211中的存储单元中读出数据，并且可以通过位线检测存储单元阵列211中的存储单元的状态。列解码器212可以在控制器217的控制下通过经由位线将写入控制电压施加到存储单元来将数据写入存储单元阵列211的存储单元。列解码器212可以连接到数据输入/输出缓冲器214。
被列解码器212选择并读出的存储单元数据可以使用数据输入/输出缓冲器214从数据输入/输出端215输出。数据输入/输出端215可以连接到外部存储器控制器或者主机装置等等。
诸如微型计算机之类的主机装置可以接收从数据输入/输出端215输出的读出数据。另外，主机装置可以输出用于控制FRAM的操作的各种命令(Command)、地址(Address)和写入数据(Data)。从主机装置输入到数据输入/输出端215的写入数据可以通过数据输入/输出缓冲器214被提供给列解码器212中的所选择的数据存储电路(未示出)。各个命令(Command)和地址(Address)可以被提供给控制器217。
字线驱动器216可以选择存储单元阵列211中的字线，并且可以将数据读取、写入或擦除所需的电压施加到所选择的字线。
控制器217可以包括寄存器电路Reg以及计数器电路BS，并且可以将所需的控制信号和控制电压施加到电连接的电路。控制器217可以电连接到存储单元阵列211、列解码器212、数据输入/输出缓冲器214以及字线驱动器216，并且可以控制所连接的电路。控制器217可以连接到控制信号输入端218，并且由诸如地址锁存使能(ALE)信号之类从主机装置经由控制信号输入端218输入的控制信号来控制。控制器217也可以包括诸如内部电压发生器之类的附加元件，并且可以提供上述所连接的电路的操作所需的控制电压。
当电源在数据刷新操作中被开启时，寄存器电路Reg可以存储诸如冗余性信息之类的关于从ROM熔丝块(块1)读出的参数的信息。
计数器电路(亦称位扫描电路)BS可以被配置为在数据刷新控制操作的一个步骤中对例如存储在第三数据锁存电路DL3中的数据中数据“0”的数目(第一读出数据与第二读出数据之间的差异的数目)(N)进行计数。
列解码器212、数据输入/输出缓冲器214、字线驱动器216和控制器217可以形成写入电路、读取电路和擦除电路。
图3示出了根据某些实施例的FRAM ROM字线的布置。如图3所示，存储器300可以包括多个扇区、比如扇区0以及扇区1等等。每个扇区都可以包括多个子阵列、比如子阵列0、子阵列1、子阵列2以及子阵列3。每个子阵列都可以包括预定数目的字线、比如512个字线。每个子阵列都可以包括一个ROM字线，其针对每512字线包含ROM熔丝数据310。尽管提供了1/512比率作为示例，但是其它比率也是允许的。
与图2的方案形成对比，在图3中，存储器300的给定子阵列可以包括128千比特(kb)，并且可以具有一个物理ROM字线(ROMWL)。每个ROMWL都可以具有1000个物理位线，并且能够存储512个熔丝数据(Fuse data)、即16×4字节熔丝位。
某些实施例可以提供使用160个熔丝数据、即5x4字节熔丝位的芯片测试数据。下面可以是160位的使用情况：1位用于ROMWL标志；3位用于器件用户配置；3位用于逻辑字线1使能(WLEN1)1ns延迟选项；88位用于模拟和阵列设计选项；64位用于冗余性内容可寻址存储器(CAM)；以及1位指定为未使用。即使在64位用于CAM的情况下，在实际中可以使用56位，其中完整的8字节(64位)被分配用于简单控制。通过这种方式，正好160位可以被用于或保留以用于每个ROMWL的测试芯片数据。
图4示出了根据某些实施例的上电复位(POR)过程。在POR过程期间，系统可以尝试读取记录在FRAM ROM字线中的ROM数据。在该示例中，可能存在相同信息的高达8个拷贝，它们分别记录在ROMWL 0、ROMWL 1、ROMWL 2、ROMWL 3、ROMWL 4、ROMWL 5、ROMWL 6以及ROMWL7。提供如此多的拷贝的一个原因可能是提供冗余性。因此，如参考图3所提到的那样，每个ROMWL的第一位都可以是ROMWL标志。该标志可以用作对ROMWL信息的有效性的指示。如果该标志是0，则随后的ROMWL信息将不被使用。如果该标志是1，则随后的ROMWL信息可以被使用。对于ROMWL的有效性标识而言，在本示例中可以使用一位，或者某个预定义的模式可以用作另一替代方案。
如图4所示，POR程序可以始于上电410。该上电410可以通过从诸如移动设备的电池之类的电源向存储器提供电能来实现。然后，在415，系统可以读取以检查ROMWL标志对于ROMWL 0是否为1。在多个冗余的配置字线中，这可以是存储器的第一配置字线。ROMWL标志可以处于ROMWL 0的第一位中。如果针对ROMWL 0的ROMWL标志是1，则方法可以进行到在460读取ROMWL 0。如果针对ROMWL 0的ROMWL标志不是1，则方法可以进行到下一字线。ROMWL中的每个都可以彼此类似地构造；并且每个都可以被认为是多个冗余性配置字线之一。
在420，系统可以读取以检查ROMWL标志对于ROMWL 1是否为1。如果是这样，则方法可以进行到在460读取ROMWL 1。如果不是，则方法可以进行到下一字线。相应地在425，系统可以读取以检查ROMWL标志对于ROMWL 2是否为1。如果是这样，则方法可以进行到在460读取ROMWL 2。如果不是，则方法可以进行到下一字线。相应地在430，系统可以读取以检查ROMWL标志对于ROMWL 3是否为1。如果是这样，则方法可以进行到在460读取ROMWL 3。如果不是，则方法可以进行到下一字线。相应地在435，系统可以读取以检查ROMWL标志对于ROMWL 4是否为1。如果是这样，则方法可以进行到在460读取ROMWL 4。如果不是，则方法可以进行到下一字线。相应地在440，系统可以读取以检查ROMWL标志对于ROMWL 5是否为1。如果是这样，则方法可以进行到在460读取ROMWL 5。如果不是，则方法可以进行到下一字线。相应地在445，系统可以读取以检查ROMWL标志对于ROMWL 6是否为1。如果是这样，则方法可以进行到在460读取ROMWL 6。如果不是，则方法可以进行到下一字线。相应地在450，系统可以读取以检查ROMWL标志对于ROMWL 7是否为1。如果是这样，则方法可以进行到在460读取ROMWL7。如果否，则在本示例中，最后的ROMWL已经被检查，并且全部已经具有否定指示。因此，在455，检查可以结束，其中失败标志被设置为1。最后，在485，方法可以退出以在485待机。因此，系统可以连续地读取所述标志中的每个，直到找到指示相应字线中的数据有效的标志。如果没有有效的，则该过程可以终止且不加载配置信息。
如上面所提到的那样，每当ROMWL标志为1时，该方法都可以进行到在460读取相应ROMWL，因为该系统可以隐式地或显式地确定：POR已经准备好进行ROMWL读取。因此，在465，读取ROMWL的四字节部分。然后在470，系统可以加载以锁存四字节部分。在475，系统可以确定：该部分是否第五个这样的四字节部分。如果否，则该系统可以使锁存计数器(未示出)递增，并且可以返回到465以读取下一个四字节部分。
之所以检查第五个四字节部分是否已经被读取的原因是，在某些实施例中，可能存在160位要读取，其对应于5x4个四字节部分，这如上面所说明的那样。当第五个四字节部分已经被读取时，系统可以在480确定：该读取已经被完成，其中失败标签被设置为0。该系统然后退出该过程以在485待机。
存储器的操作可以基于从ROMWL读取的二十字节来配置。例如，基于ROMWL的内容，各个选项可以被启用或禁用，并且内容可以被标识为可寻址或不能。宽泛地来说，存储器所需的任何配置信息都可以在期望时在ROMWL中来提供。所获得的数据可以被加载到寄存器中，这如上面参考图2所讨论的那样。
要实施某些实施例的系统可以被构造为各式各样的。例如，尽管存储器可以如图3中那样来配置，但是控制器和相关电路可以如图2所示那样来配置。其它实施方式也是可能的。例如，多个控制器可以以协作方式操作，并且所需寄存器可以存储在另一位置处。控制器可以是任何合适电路、比如专用集成电路(ASIC)。控制器可以是与存储器不同的芯片，并且可以通过到存储器的存储器芯片的互连和/或接口来读取ROMWL信息。可替代地，控制器可以与存储器处于同一芯片上。
在某些实施例中，ROM熔丝字线信息使用筛选测试来检查。因此，标志基于筛选测试的结果被设置。八个ROM熔丝字线可以提供冗余性以保证获取至少一组成功的POR信息。
在某些实施例中，如上面所说明的那样，设置为0的标志可以指示：该ROM熔丝字线中的POR不是有效的。因此，系统可以跳过对该字线的值的读取。另一方面，设置为1的ROMWL标志可以指示：合适的POR信息已经被编程到相应ROM熔丝WL中。可以执行当前ROM熔丝WL的直接读取以及外围配置寄存器的加载。
ROM熔丝WL的标志可以基于筛选测试来设置。具有八个ROM熔丝的原因可能是保障获取和成功的POR信息。在此处所述的示例中，具有零值的ROMWL标志是指，系统将绕过相应ROM熔丝WL，因为该信息不被认为是有效的。另一方面，在该示例中，为1的ROM熔丝标志可以是指，合适的POR信息被编程到当前ROM熔丝字线。可以执行当前ROM熔丝字线的直接读取以及外围配置寄存器的加载。在某些实施例中不需要附加的纠错码(ECC)，因为例如相同信息的多个拷贝的使用可以保证至少一个拷贝将是可读的。读取失败的唯一情况可以是：当信息的所有拷贝都无效时、比如当所有ROMWL标志被设置为0时。如果所有ROMWL标志都被设置为0，则芯片可以被认为是坏的管芯。否则，合适的配置信息应该能通过上述ROR方案被读取。
尽管上面的示例使用特定数目的位和字节，但是可以使用其它数目的位或字节。类似地，当使用每512个字线1个冗余配置字线这一比率时，其它比率也是允许的。
图5示出了根据某些实施例的用于运行POR过程的系统。如图5所示，子阵列1可以配备包含ROM熔丝数据310的ROM熔丝块，这也如上面在图3中所示。此外，子阵列1可以配备字线解码器510和位线解码器520。在POR过程期间，控制器540可以使用字线解码器510来选择包含ROM熔丝数据310的ROM熔丝块以进行读取。位线解码器520可以将来自包含ROM熔丝数据310的ROM熔丝块的一个或多个位或字节提供给控制器540的高速缓存530。
控制器540可以被实现为各式各样的。例如，控制器540可以被实现为数字逻辑电路。控制器540可以被配置为读取和写入到子阵列1、以及存储器的其它子阵列。控制器540也可以被配置为控制存储器的各种外围电路550。控制器540可以基于由包含ROM熔丝数据310的ROM熔丝块提供的配置信息来配置外围电路550。
图6示出了根据本发明某些实施例的方法。如图6所示，用于存储器的上电复位的方法600可以在610始于将存储器上电。方法也可以包括：在615，读取存储器的第一配置字线的第一位中的第一标志。第一配置字线可以是多个冗余的配置字线之一。第一配置字线可以为方便起见指定为ROMWL 0。第一标志可以通过为逻辑1而不是逻辑0来指示第一配置字线是有效的。配置字线可以包含ROM熔丝块中的ROM熔丝数据。图6中的步骤615可以对应于图4中的步骤415。
参考图6，方法600还可以包括：在660，当第一标志指示第一配置字线为有效时，读取该字线的预定数目的字节。在660的读取可以通过如下方式来实现：在665读取四字节部分；在670将该部分加载到锁存器；确定最后(例如第五)四字节部分是否已经被读取，并且如果否，则重复从665到675的四字节读取循环，直到全部预定数目的字节被读取。一旦所有字节被读取，则方法600可以结束于在680基于所述预定数目的字节来配置存储器的操作。该配置可以基于如下事实来执行：第一标志指示第一配置字线是有效的。
在另一选项中，当第一标志指示第一配置字线为无效时，方法600还可以包括：在620，读取存储器的第二配置字线的第一位中的第二标志。第二配置字线也可以是多个冗余的配置字线之一。为方便起见，第二配置字线可以被指定为ROMWL 1。
当第二标志指示第二配置字线为有效时，该方法可以进行到：在660，读取字线的预定数目的字节；以及最后在680，基于预定数目的字节配置存储器的操作。如在上一示例中那样，在本示例中，该配置可以基于指示第二配置字线为有效的第二标志。
在另一选项中，当第二标志指示第二配置字线为无效时，方法600可以包括：在625，读取存储器的第三配置字线的第一位中的第三标志。第三配置字线也可以是多个冗余的配置字线之一。为方便起见，第三配置字线可以被指定为ROMWL 2。
如在630所示，该方法可以包括：连续地读取第一标志之后的多个标志，直到某标志指示：相应配置字线是有效的。如果所有标志都被读取并且全部为无效的，则该过程可以如图4所示(但本附图中未示出)终止。该选项之所以未在本附图中示出的原因是，由包含存储在存储器的ROMWL中的ROM熔丝数据的多个ROM熔丝块提供的冗余性可以允许上电过程在几乎所有情况下起作用。
如上面所说明的那样，第一配置字线、第二配置字线、以及第三配置字线等等可以每个都是ROM熔丝字线。每个ROM熔丝字线都可以包含ROM熔丝块中的ROM熔丝数据。
如上面提到的那样，在660读取预定数目的字节可以包括：在665至675，一次读取四字节，读取五次。可以使用其它数目的字节，并且可以使用其它数量的同时读取。例如，可以四次读取五字节以读取相同数目的字节。类似地，可以两次读取十字节。选择四字节的一个原因是，其是2的乘方，并且可以被20字节整除。
预定数目的字节可以包括各种数据的位。例如，所述字节可以包括：1位用于该标志；3位用于器件用户配置；3位用于逻辑字线1使能1ns延迟选项；88位用于模拟和阵列设计选项；64位用于冗余性内容可寻址存储器；以及1位指定为未使用。位的其它用法也是允许的。
如图3所示，存储器可以包括多个扇区，每个扇区都具有多个子阵列。每个子阵列都可以包括多个冗余配置字线中的相应之一。这可以产生配置字线与总字线的预定比率。例如，存储器可以针对每512字线包括多个冗余配置字线之一。
前文对各种具体实施例的详细描述旨在公开本发明的概要性质，以使他人可以通过应用领域内的基本常识，在不进行过度实验且不背离本发明的基本概念的情况下，容易地修改/调整这些具体实施例以适应多种应用。因此，上述调整和修改基于本发明的教导和指导，旨在使这些修改和调整保持在本发明所描述的实施例的等同物的含义以及范围之内。能够理解，此处所用的词汇或术语均以描述为目的，从而使得具有专业知识的人在本发明的启示和指导下可以理解这些词汇和术语，而不应该被用来限定本发明的内容。
本发明通过借助功能模块来解释特定功能和特定关系，来实现对本发明中的实施案例的描述。为方便叙述，上述功能模块的界定是任意的。只要能实现所需的特定功能和特定关系，其它替代的界定也可被采用。
发明内容和摘要部分可能阐述了本发明的一个或多个实施方式，但并不包括发明人构思的所有示例性实施例，因此，不旨在以任何方式限定本发明和权利要求书的范围。
本发明的范围不受限于任一上述实施例，而应该依据权利要求书及其等同物来定义。

Claims (36)

1.一种用于对存储器进行上电复位的方法，包括：
使存储器上电；以及
读取存储器的第一配置字线的第一位中的第一标志，其中第一配置字线是多个冗余配置字线之一；
在第一标志指示第一配置字线为有效时，读取所述字线的预定数目的字节；以及
在第一标志指示第一配置字线为有效时，基于所述预定数目的字节配置存储器的操作。
2.根据权利要求1所述的方法，还包括：
在第一标志指示第一配置字线为无效时读取存储器的第二配置字线的第一位中的第二标志，其中第二配置字线也是所述多个冗余配置字线之一。
3.根据权利要求2所述的方法，还包括：
在第二标志指示第二配置字线为有效时，读取所述字线的预定数目的字节；以及
在第二标志指示第二配置字线为有效时，基于所述预定数目的字节配置存储器的操作。
4.根据权利要求3所述的方法，还包括：
在第二标志指示第二配置字线为无效时，读取存储器的第三配置字线的第一位中的第三标志，其中第三配置字线也是所述多个冗余配置字线之一。
5.根据权利要求1所述的方法，其中第一标志之后的多个标志被连续地读取，直到某标志指示：相应配置字线为有效的。
6.根据权利要求1所述的方法，其中第一配置字线包括ROM熔丝字线。
7.根据权利要求1所述的方法，其中读取所述预定数目的字节包括：一次读取四字节且读取五次。
8.根据权利要求1所述的方法，其中所述预定数目的字节包括：1位用于标志；3位用于器件用户配置；3位用于逻辑字线1使能1ns延迟选项；88位用于模拟和阵列设计选项；64位用于冗余性内容可寻址存储器；以及1位指定为未使用。
9.根据权利要求1所述的方法，其中存储器包括多个扇区，每个扇区都具有多个子阵列，其中每个子阵列都包括所述多个冗余配置字线中的相应一个冗余配置字线。
10.根据权利要求1所述的方法，其中存储器针对每512个字线包括所述多个冗余配置字线中的一个冗余配置字线。
11.根据权利要求1所述的方法，其中所述多个冗余配置字线分别包括用于存储器的操作的配置信息的八个相同拷贝。
12.根据权利要求1所述的方法，其中第一标志是基于筛选测试的结果设置的。
13.根据权利要求1所述的方法，还包括：
读取芯片的多个冗余配置字线中的每个的第一位中的相应标志；
确定：每个相应标志指示相应信息是无效的；以及
基于每个相应标志指示相应信息是无效的，将芯片标识为坏管芯。
14.一种存储器件，该器件包括：
控制器，其被配置为控制存储器的操作；以及
存储器，其包括多个冗余配置字线；
其中控制器被配置为：
读取存储器的第一配置字线的第一位中的第一标志，其中第一配置字线是所述多个冗余配置字线之一；
在第一标志指示第一配置字线为有效时，读取所述字线的预定数目的字节；以及
在第一标志指示第一配置字线为有效时，基于所述预定数目的字节配置存储器的操作。
15.根据权利要求14所述的存储器件，其中控制器还被配置为在第一标志指示第一配置字线为无效时读取存储器的第二配置字线的第一位中的第二标志，其中第二配置字线也是所述多个冗余配置字线之一。
16.根据权利要求15所述的存储器件，其中控制器还被配置为在第二标志指示第二配置字线为有效时读取该字线的预定数目的字节；以及
在第二标志指示第二配置字线为有效时，基于所述预定数目的字节配置存储器的操作。
17.根据权利要求16所述的存储器件，其中控制器还被配置为在第二标志指示第二配置字线为无效时读取存储器的第三配置字线的第一位中的第三标志，其中第三配置字线也是所述多个冗余配置字线之一。
18.根据权利要求14所述的存储器件，其中控制器被配置为连续地读取第一标志之后的多个标志，直到某标志指示：相应配置字线为有效的。
19.根据权利要求14所述的存储器件，其中第一配置字线包括ROM熔丝字线。
20.根据权利要求14所述的存储器件，其中控制器被配置为通过一次读取四字节且读取五次来读取所述预定数目的字节。
21.根据权利要求14所述的存储器件，其中所述预定数目的字节包括：1位用于标志；3位用于器件用户配置；3位用于逻辑字线1使能1ns延迟选项；88位用于模拟和阵列设计选项；64位用于冗余性内容可寻址存储器；以及1位指定为未使用。
22.根据权利要求14所述的存储器件，其中存储器包括多个扇区，每个扇区都具有多个子阵列，其中每个子阵列都包括所述多个冗余配置字线中的相应一个冗余配置字线。
23.根据权利要求14所述的存储器件，其中存储器针对每512个字线包括所述多个冗余配置字线中的一个冗余配置字线。
24.一种存储器控制器，包括：
数字逻辑电路，其被配置为控制存储器的操作；
其中所述数字逻辑电路被配置为：
读取存储器的第一配置字线的第一位中的第一标志，其中第一配置字线是所述多个冗余配置字线之一；
在第一标志指示第一配置字线为有效时读取所述字线的预定数目的字节；以及
在第一标志指示第一配置字线为有效时，基于所述预定数目的字节配置存储器的操作。
25.根据权利要求24所述的存储器控制器，其中数字逻辑电路还被配置为在第一标志指示第一配置字线为无效时，读取存储器的第二配置字线的第一位中的第二标志，其中第二配置字线也是所述多个冗余配置字线之一。
26.根据权利要求25所述的存储器控制器，其中数字逻辑电路还被配置为在第二标志指示第二配置字线为有效时，读取该字线的预定数目的字节；以及
在第二标志指示第一配置字线为有效时，基于所述预定数目的字节配置存储器的操作。
27.根据权利要求26所述的存储器控制器，其中数字逻辑电路还被配置为在第二标志指示第二配置字线为无效时读取存储器的第三配置字线的第一位中的第三标志，其中第三配置字线也是所述多个冗余配置字线之一。
28.根据权利要求24所述的存储器控制器，其中数字逻辑电路被配置为连续地读取第一标志之后的多个标志，直到某标志指示：相应配置字线为有效的。
29.根据权利要求24所述的存储器控制器，其中第一配置字线包括ROM熔丝字线。
30.根据权利要求24所述的存储器控制器，其中数字逻辑电路被配置为通过一次读取四字节且读取五次来读取所述预定数目的字节。
31.根据权利要求24所述的存储器控制器，其中所述预定数目的字节包括：1位用于标志；3位用于器件用户配置；3位用于逻辑字线1使能1ns延迟选项；88位用于模拟和阵列设计选项；64位用于冗余性内容可寻址存储器；以及1位指定为未使用。
32.一种包含在非暂时性计算机可读介质中的数据结构，该结构包括：
非暂时性计算机可读介质中的多个扇区；
其中所述多个扇区中的每个都包括相应扇区的多个子阵列；
其中所述多个子阵列中的每个子阵列都针对相应扇区包括多个冗余配置字线中的相应一个冗余配置字线。
33.根据权利要求32所述的数据结构，其中所述多个冗余配置字线包括针对每512字线的相应一个配置字线。
34.根据权利要求32所述的数据结构，所述多个冗余配置字线中的每个冗余配置字线都在预定数目的位中包括有效性标志。
35.根据权利要求34所述的数据结构，其中所述预定数目的字节包括：1位用于标志；3位用于器件用户配置；3位用于逻辑字线1使能1ns延迟选项；88位用于模拟和阵列设计选项；64位用于冗余性内容可寻址存储器；以及1位指定为未使用。
36.根据权利要求32所述的数据结构，其中所述多个冗余配置字线分别包括用于非暂时性计算机可读介质的操作的配置信息的八个相同拷贝。
CN202010611460.3A 2020-05-21 2020-06-30 铁电随机存取存储器只读存储器字线架构及上电复位方法 Active CN111833932B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/880,902 US11282558B2 (en) 2020-05-21 2020-05-21 Ferroelectric random-access memory with ROMFUSE area having redundant configuration wordlines
US16/880902 2020-05-21

Publications (2)

Publication Number Publication Date
CN111833932A true CN111833932A (zh) 2020-10-27
CN111833932B CN111833932B (zh) 2022-06-28

Family

ID=72899540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010611460.3A Active CN111833932B (zh) 2020-05-21 2020-06-30 铁电随机存取存储器只读存储器字线架构及上电复位方法

Country Status (3)

Country Link
US (1) US11282558B2 (zh)
CN (1) CN111833932B (zh)
TW (1) TWI743016B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115312104A (zh) * 2022-09-30 2022-11-08 芯天下技术股份有限公司 闪存芯片配置信息读取方法、装置、电子设备及存储介质

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1124876A (zh) * 1994-06-29 1996-06-19 株式会社日立制作所 一种半导体存贮器系统
CN1235353A (zh) * 1998-03-04 1999-11-17 日本电气株式会社 半导体存储器
US6081910A (en) * 1993-06-30 2000-06-27 International Business Machines Corporation Circuit for allowing a two-pass fuse blow to memory chips combining an array built-in self-test with redundancy capabilities
US20010054165A1 (en) * 2000-06-16 2001-12-20 Fujitsu Limited Memory device having redundant cells
CN1379410A (zh) * 2001-03-29 2002-11-13 富士通株式会社 半导体存储器件
US20040196702A1 (en) * 2003-04-04 2004-10-07 Infineon Technologies North America Corp. Use of redundant memory cells to manufacture cost efficient drams with reduced self refresh current capability
US20050128830A1 (en) * 2003-12-11 2005-06-16 Sony Corporation Semiconductor memory device
CN1647045A (zh) * 2002-04-16 2005-07-27 薄膜电子有限公司 在非易失性存储器中存储数据的方法
US20120195144A1 (en) * 2011-02-02 2012-08-02 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
US20140192583A1 (en) * 2005-06-24 2014-07-10 Suresh Natarajan Rajan Configurable memory circuit system and method
CN104303235A (zh) * 2012-05-16 2015-01-21 赛登斯公司 用于存储器设备的上电检测系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079138A (ja) * 2002-08-22 2004-03-11 Renesas Technology Corp 不揮発性半導体記憶装置
US7152942B2 (en) * 2002-12-02 2006-12-26 Silverbrook Research Pty Ltd Fixative compensation
US7515469B1 (en) * 2007-09-27 2009-04-07 Atmel Corporation Column redundancy RAM for dynamic bit replacement in FLASH memory
US20090248955A1 (en) 2008-03-31 2009-10-01 Satoru Tamada Redundancy for code in rom
JP2014186761A (ja) 2013-03-21 2014-10-02 Toshiba Corp 半導体記憶装置、コントローラ、及びメモリシステム
US10475493B2 (en) * 2017-08-22 2019-11-12 Sandisk Technologies Llc Word-line pre-charging in power-on read operation to reduce programming voltage leakage
KR20190029316A (ko) * 2017-09-12 2019-03-20 에스케이하이닉스 주식회사 마이크로 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작방법
US10559370B2 (en) 2018-03-22 2020-02-11 Sandisk Technologies Llc System and method for in-situ programming and read operation adjustments in a non-volatile memory

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081910A (en) * 1993-06-30 2000-06-27 International Business Machines Corporation Circuit for allowing a two-pass fuse blow to memory chips combining an array built-in self-test with redundancy capabilities
CN1124876A (zh) * 1994-06-29 1996-06-19 株式会社日立制作所 一种半导体存贮器系统
CN1235353A (zh) * 1998-03-04 1999-11-17 日本电气株式会社 半导体存储器
US20010054165A1 (en) * 2000-06-16 2001-12-20 Fujitsu Limited Memory device having redundant cells
CN1379410A (zh) * 2001-03-29 2002-11-13 富士通株式会社 半导体存储器件
CN1647045A (zh) * 2002-04-16 2005-07-27 薄膜电子有限公司 在非易失性存储器中存储数据的方法
US20040196702A1 (en) * 2003-04-04 2004-10-07 Infineon Technologies North America Corp. Use of redundant memory cells to manufacture cost efficient drams with reduced self refresh current capability
US20050128830A1 (en) * 2003-12-11 2005-06-16 Sony Corporation Semiconductor memory device
US20140192583A1 (en) * 2005-06-24 2014-07-10 Suresh Natarajan Rajan Configurable memory circuit system and method
US20120195144A1 (en) * 2011-02-02 2012-08-02 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
CN104303235A (zh) * 2012-05-16 2015-01-21 赛登斯公司 用于存储器设备的上电检测系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115312104A (zh) * 2022-09-30 2022-11-08 芯天下技术股份有限公司 闪存芯片配置信息读取方法、装置、电子设备及存储介质
CN115312104B (zh) * 2022-09-30 2022-12-13 芯天下技术股份有限公司 闪存芯片配置信息读取方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
US20210366530A1 (en) 2021-11-25
TW202145218A (zh) 2021-12-01
TWI743016B (zh) 2021-10-11
CN111833932B (zh) 2022-06-28
US11282558B2 (en) 2022-03-22

Similar Documents

Publication Publication Date Title
JP4761959B2 (ja) 半導体集積回路装置
KR100603671B1 (ko) 비휘발성 메모리에 데이터를 저장하기 위한 방법
US9177668B2 (en) Method and apparatus for bit cell repair
US9792175B2 (en) Bad column management in nonvolatile memory
TWI400713B (zh) 記憶體單元陣列之儲存操作資訊
JP2006521658A (ja) 不良ビットポインタを用いた余剰メモリ構造
CN112507398B (zh) 物理不可复制函数代码生成装置及其方法
KR20070117606A (ko) 데이터용과 에러 정정 코드용으로 전환가능한 부분을 갖는메모리
CN111833932B (zh) 铁电随机存取存储器只读存储器字线架构及上电复位方法
US7894262B2 (en) Nonvolatile semiconductor storage device having guaranteed and backup blocks
US11487613B2 (en) Method for accessing semiconductor memory module
US12001305B2 (en) Resource allocation for a memory built-in self-test
US9015463B2 (en) Memory device, memory system including a non-volatile memory configured to output a repair data in response to an initialization signal
US11437113B2 (en) Memory system
US11984180B2 (en) Enabling or disabling on-die error-correcting code for a memory built-in self-test
US12051477B2 (en) Indicating a status of a memory built-in self-test for multiple memory device ranks
US11929134B2 (en) Indicating a status of a memory built-in self-test
US20230395173A1 (en) Memory section selection for a memory built-in self-test
US12040037B2 (en) Interrupting a memory built-in self-test
US20240069764A1 (en) Single-bit error indication for a memory built-in self-test
US20240038320A1 (en) Indicating a status of a memory built-in self-test using a data mask inversion bit
US20230395174A1 (en) Refresh rate selection for a memory built-in self-test
US20220084618A1 (en) Systems and methods for using column redundancy for error bit detection and correction

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230508

Address after: Room A302-H36, Feiyu Building, Software Park, No. 111-2 Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province, 214000

Patentee after: Wuxi Shunming Storage Technology Co.,Ltd.

Address before: No.502, Jinbo block, Dongzhuang Power Electronic Science and Technology Park, No.8, Hongyi Road, Xinwu District, Wuxi City, Jiangsu Province, 214135

Patentee before: Wuxi paibyte Technology Co.,Ltd.

TR01 Transfer of patent right