CN111816708B - 一种抗浪涌SiC MOSFET器件及其制造方法 - Google Patents

一种抗浪涌SiC MOSFET器件及其制造方法 Download PDF

Info

Publication number
CN111816708B
CN111816708B CN202010904712.1A CN202010904712A CN111816708B CN 111816708 B CN111816708 B CN 111816708B CN 202010904712 A CN202010904712 A CN 202010904712A CN 111816708 B CN111816708 B CN 111816708B
Authority
CN
China
Prior art keywords
region
type
buffer layer
type buffer
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010904712.1A
Other languages
English (en)
Other versions
CN111816708A (zh
Inventor
许海东
谌容
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shengxin Shike Power Electronics Nanjing Co ltd
Original Assignee
Shengxin Shike Power Electronics Nanjing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shengxin Shike Power Electronics Nanjing Co ltd filed Critical Shengxin Shike Power Electronics Nanjing Co ltd
Priority to CN202010904712.1A priority Critical patent/CN111816708B/zh
Publication of CN111816708A publication Critical patent/CN111816708A/zh
Application granted granted Critical
Publication of CN111816708B publication Critical patent/CN111816708B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种抗浪涌SiC MOSFET器件及其制造方法，应用于半导体器件技术领域；所述SiC MOSFET器件包括设于该器件中心的n型漂移区，n型漂移区的上方设有p阱区、n+源区、p+接触区、栅氧化层、多晶硅栅、隔离介质层、源电极和漏电极；n型漂移区的下方设有n型缓冲层，n型缓冲层的下表面设有p+结区，n型缓冲层的下表面和p+结区的下表面设置有漏电极。本发明通过在漏电极一侧设置p+结区并向上延伸至n型缓冲层内，使得SiC MOSFET在遭遇浪涌时，p+结区向n型缓冲层注入空穴，空穴通过扩散运动输运至n型漂移区，在n型漂移区内产生电导调制效应，避免浪涌损坏SiC MOSFET。

Description

一种抗浪涌SiC MOSFET器件及其制造方法
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种抗浪涌SiC MOSFET器件及其制造方法。
背景技术
碳化硅(SiC)材料具有禁带宽度大，热导率高，临界雪崩击穿电场强度高，饱和载流子漂移速度大，热稳定性好等特点，使用SiC材料制造的金属氧化物半导体场效应晶体管（MOSFET）具有阻断电压高、导通电阻低以及开关速度快等优点，中高电压市场领域SiCMOSFET已成为硅（Si）IGBT的强劲竞争对手。然而，由于SiC MOSFET是多数载流子电子导电的单极型器件，SiC MOSFET存在抗浪涌能力差的问题，在实际应用中必须额外的浪涌抑制电路来保护SiC MOSFET的正常运行。SiC MOSFET抗浪涌能力差的问题造成了电路规模、成本、功耗的增加，同时降低了系统的寿命和可靠性。
发明内容
技术目的：针对现有技术中SiC MOSFET器件抗浪涌能力差的缺陷，本发明公开了一种抗浪涌SiC MOSFET器件及其制造方法，通过在漏电极一侧设置p+结区并向上延伸至n型缓冲层内，使得SiC MOSFET在遭遇浪涌时，p+结区向n型缓冲层注入空穴，空穴通过扩散运动输运至n型漂移区，在n型漂移区内产生电导调制效应，降低SiC MOSFET遭受浪涌时的电阻，减小SiC MOSFET的瞬时功耗，避免浪涌损坏SiC MOSFET。
技术方案：为实现上述技术目的，本发明采用以下技术方案。
一种抗浪涌SiC MOSFET器件，包括n型缓冲层、n型漂移区、p阱区、n+源区、p+接触区、p+结区、栅氧化层、多晶硅栅、隔离介质层、源电极和漏电极；其中n型漂移区设于所述SiC MOSFET器件的中心；
所述n型漂移区的下方设有n型缓冲层，n型缓冲层的下方间隔设置若干p+结区，n型缓冲层和p+结区接触，p+结区的下表面设置有漏电极；
所述n型漂移区的上表面内包裹设置若干p阱区，若干p阱区由芯片中央至芯片边缘依次间距递增规律嵌于述n型漂移区的上表面中，使电流密度分布由芯片中央至边缘呈非均匀分布规律；每个p阱区的上表面内包裹设置n+源区，n+源区上表面与p阱区上表面齐平，n+源区下表面高于p阱区的下表面；每个p阱区和n+源区中心嵌有p+接触区，p+接触区的上表面与n+源区的上表面齐平，p+接触区的下表面与p阱区的下表面齐平；若干p阱区之间裸露的n型漂移区、裸露的p阱区和部分n+源区上覆盖栅氧化层，栅氧化层的上方覆盖有多晶硅栅，多晶硅栅的左右两侧与栅氧化层齐平；多晶硅栅的上表面、多晶硅栅的侧壁、栅氧化层的侧壁和部分n+源区上覆盖隔离介质层；隔离介质层的上表面、隔离介质层的侧壁、n+源区的上表面和p+接触区的上表面覆盖源电极。
优选地，所述n型漂移区中杂质浓度自n型漂移区的下表面至n型漂移区的上表面呈梯度递减规律分布，电子在n型漂移区中存在自下而上的浓度梯度，使得电子发生自下而上的扩散，产生自下而上的感生电场，感生电场加速电子自上至下输运，降低所述器件的电阻。
优选地，所述p+结区覆盖于n型缓冲层的下表面，n型缓冲层的下表面与p+结区的上表面齐平；所述p+结区厚度范围为0.1~10μm，掺杂浓度范围为1×1018 cm-3~2×1019 cm-3。
优选地，所述p+结区设置于n型缓冲层的下表面，并向上延伸至n型缓冲层内，p+结区的上表面低于n型缓冲层的上表面，p+结区的下表面与n型缓冲层的下表面齐平，接触漏电极的上表面。
优选地，所述p+结区厚度范围为0.3~0.7μm，掺杂浓度范围为1×1018 cm-3~2×1019cm-3。
优选地，还包括n型衬底，所述n型衬底上表面接触n型缓冲层的下表面，下表面接触漏电极的上表面，侧壁接触p+结区的侧壁；p+结区的上表面高于n型衬底的上表面，低于n型缓冲层的上表面，p+结区的下表面与n型衬底齐平，接触漏电极的上表面。
优选地，所述p+结区厚度范围为0.5~0.7μm，掺杂浓度范围为1×1018 cm-3~2×1019cm-3。
本发明提供了一种抗浪涌SiC MOSFET器件的制造方法，包括以下步骤：
1）、选择4H-SiC衬底作为n型衬底；
2）、通过化学气相淀积的方法在n型衬底的一面依次外延n型缓冲层和n型漂移区；
3）、通过高温离子注入结合高温退火的方法在n型漂移区上表面依次制作p阱区、n+源区以及p+接触区；
4）、通过研磨、化学机械抛光及等离子体刻蚀的方法去除n型衬底；
5）、通过高温离子注入结合高温退火的方法在裸露的n型缓冲层下表面制作p+结区，使p+结区向上延伸至n型缓冲层内，即p+结区的上表面低于n型缓冲层的上表面，p+结区的下表面与n型缓冲层的下表面齐平；
6）、通过高温氧化与氮钝化的方法制作栅氧化层，通过化学气相淀积的方法制作多晶硅栅，通过PECVD的方法制作隔离介质层；
7）、通过真空蒸镀结合快速热退火的方法分别制作源电极与漏电极。
优选地，所述p+结区覆盖于n型缓冲层的下表面，n型缓冲层的下表面与p+结区的上表面齐平；其具体的制造过程为：
在步骤2）中，通过化学气相淀积的方法在n型衬底的一面依次外延n型缓冲层和n型漂移区之前，先在n型衬底的一面外延p+结区，之后在p+结区外依次外延n型缓冲层和n型漂移区；
在步骤5）中，通过光刻结合干法刻蚀的方法去除部分覆盖于n型缓冲层下表面的p+结区，使n型缓冲层的部分下表面裸露。
优选地，所述步骤4）中保留n型衬底，即通过研磨、化学机械抛光及等离子体刻蚀的方法减薄n型衬底，此时在步骤5）中，通过高温离子注入结合高温退火的方法在n型衬底下表面制作p+结区，使p+结区的上表面高于n型衬底的上表面，低于n型缓冲层的上表面，p+结区的下表面与n型衬底齐平。
有益效果：
1、本发明通过在漏电极一侧设置p+结区并向上延伸至n型缓冲层内，使得SiCMOSFET在遭遇浪涌时，p+结区向n型缓冲层注入空穴，空穴通过扩散运动输运至n型漂移区，在n型漂移区内产生电导调制效应，降低SiC MOSFET遭受浪涌时的电阻，减小SiC MOSFET的瞬时功耗，避免浪涌损坏SiC MOSFET；
2、本发明通过设置n型漂移区的杂质浓度分布由上表面至下表面呈梯度递增规律，SiC MOSFET内部引入纵向感生电场加速电子的输运，降低SiC MOSFET的电阻；
3、本发明通过设置相邻p阱区之间的间距递增规律使电流密度分布由芯片中央至边缘呈非均匀分布规律，优化芯片不同区域的热分布，实现了芯片的温度性能的提升；
4、本发明通过减薄甚至去除n型4H-SiC衬底，降低SiC MOSFET的导通电阻。
附图说明
图1是实施例一中的一种抗浪涌SiC MOSFET器件的结构示意图；
图2是图1的剖面截取线处的剖视图；
图3是图2的局部结构示意图；
图4是实施例二中的一种抗浪涌SiC MOSFET器件的结构示意图；
图5是图4的剖面截取线处的剖视图；
图6是图5的局部结构示意图；
图7是实施例三中的一种抗浪涌SiC MOSFET器件的结构示意图；
图8是图7的剖面截取线处的剖视图；
图9是图8的局部结构示意图；
图10是实施例一中的一种抗浪涌SiC MOSFET器件的元胞正向导通电流-电压特性数值仿真结果；
图中，1-n型衬底，2-n型缓冲层，3-n型漂移区，4-p阱区，5-n+源区，6-p+接触区，7-p+结区，8-栅氧化层，9-多晶硅栅，10-隔离介质层，11-源电极，12-漏电极。
具体实施方式
下面结合附图和实施例对本发明进行详细的说明和解释。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合说明书附图对本发明的具体实施方式做详细的说明，显然所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明的保护的范围。
实施例一：
如附图1和附图2所示，本实施例中提出的一种抗浪涌SiC MOSFET器件，增加了SiCMOSFET器件的抗浪涌能力，降低了SiC MOSFET的导通电阻，提升了现有SiC MOSFET的性能。具体的，如附图3所示，一种抗浪涌SiC MOSFET器件，包括材料为SiC的n型衬底1，n型衬底1一面上方依次设置的n型缓冲层2和n型漂移区3；p+结区7位于n型衬底1下表面并向上延伸至n型缓冲层2内，p+结区7下表面与n型衬底1下表面齐平，p+结区7上表面高于n型缓冲层2下表面且低于n型缓冲层2上表面；p+结区7在n型缓冲层2内间隔设置。
n型缓冲层2位于n型衬底1上方，位于n型漂移区3下方；所述n型漂移区3位于n型缓冲层2上方，n型漂移区3的杂质浓度自所述n型缓冲层2与所述n型漂移区3的接触界面至所述n型漂移区3的上表面呈梯度递减规律分布，电子在n型漂移区3中存在自下而上的浓度梯度，使得电子发生自下而上的扩散，产生自下而上的感生电场，感生电场加速电子自上至下输运，降低所述器件的电阻。
多个p阱区4被包裹设置于n型漂移区3的上表面，且由芯片中央至芯片边缘依次间距递增规律嵌于n型漂移区3中，在本实施例中，自芯片中央至芯片边缘共有p阱区116个，自芯片中央至芯片边缘相邻p阱区之间的距离以0.02μm等差数列增大，其中芯片中央位置第一个p阱区与第二个p阱区相邻距离为1.5μm，芯片边缘位置第115个p阱区与第116个p阱区相邻距离为3.8μm。位于芯片中央的p阱区之间间距较小，因此局部电阻较大，进一步造成局部电流较低，同理，位于芯片边缘的p阱区之间间距较大，因此局部电阻较小，进一步造成局部电流较高，使电流密度分布由芯片中央至边缘呈非均匀分布规律，当器件处于导通状态时，芯片处处具有相同的电压，因此芯片中央的区域的功耗即低于芯片边缘区域的功耗，继而使芯片中央的自热低于边缘的自热，弥补了芯片中央区域散热差而芯片边缘区域散热优所造成的不良影响。
每个p阱区4的上表面包裹设置一个n+源区5，n+源区5与p阱区4一一对应，n+源区5上表面边缘距离p阱区4上表面边缘各处尺寸一致；各p+接触区6分别设置于p阱区4和n+源区5中心，p+接触区6底部与p阱区4底部平齐；栅氧化层8覆盖于p阱区4之间裸露的n型漂移区3、裸露的p阱区4以及部分n+源区5的上表面；多晶硅栅9覆盖于栅氧化层8的上表面，边缘与栅氧化层8齐平；隔离介质层10覆盖于多晶硅栅9的上表面、多晶硅栅9的侧壁、栅氧化层8的侧壁以及部分n+源区5的上表面；源电极11覆盖于隔离介质层10的上表面、隔离介质层10的侧壁、裸露n+源区5的上表面以及p+接触区6的上表面；漏电极设置于n型衬底1与p+结区7的下表面。
如附图3所示，本实施例还提出一种抗浪涌SiC MOSFET器件的制造方法，包括以下步骤：
选择4H-SiC的n型衬底1；通过化学气相淀积的方法在n型衬底1的一面依次外延n型缓冲层2、n型漂移区3；通过高温离子注入结合高温退火的方法在n型漂移区3上表面依次制作p阱区4、n+源区5以及p+接触区6；通过研磨、化学机械抛光及等离子体刻蚀的方法减薄n型衬底1；通过高温离子注入结合高温退火的方法在n型衬底1下表面制作p+结区7；通过高温氧化与氮钝化的方法制作栅氧化层8，通过化学气相淀积的方法制作多晶硅栅9，通过PECVD的方法制作隔离介质层10；通过真空蒸镀结合快速热退火的方法分别制作源电极11与漏电极12。
本实施例中n型衬底1采用4H-SiC材质，其设置于n型缓冲层2的下方，并通过化学机械抛光工艺与等离子体刻蚀工艺进行减薄处理，减薄后的厚度范围为0.4μm~0.6μm。n型衬底1起到支撑作用，和外延层制作的基底作用，当外延层制作好之后，n型衬底1才可以被完全去除，如果直接省去n型衬底1制作，外延层将没有生长基底，就SiCMOS工艺，目前技术上是不可行的。
本实施例中n型缓冲层2设置于n型衬底1与n型漂移区3之间，厚度范围为0.5μm~3.0μm，掺杂浓度范围为1×1016cm-3~1×1018cm-3。
本实施例中p+结区7设置于n型衬底1中并上表面延伸至n型缓冲层2中，厚度范围为0.5~0.7μm，掺杂浓度范围为1×1018cm-3~2×1019cm-3。
本实施例中n型漂移区3设置于n型缓冲层2上方，杂质浓度自n型缓冲层2与n型漂移区3的接触界面至n型漂移区3的上表面呈梯度递减规律分布，n型缓冲层2与n型漂移区3的接触界面一侧掺杂浓度范围为1×1016cm-3~5×1016cm-3，n型漂移区3的上表面一侧掺杂浓度范围为1×1014cm-3~5×1014cm-3，n型漂移区3的厚度范围为100μm~300μm。
本实施例中p阱区4的掺杂浓度范围为5×1016cm-3~5×1017cm-3，结深范围为0.5μm~1.0μm，可选的，设置相邻p阱区4间的JFET区宽度为WJFET，该WJFET范围为0.5μm~10μm，自芯片中央至边缘呈增大规律，且WJFET增大速率大于0，自芯片中央至芯片边缘WJFET的数值呈递增规律，相邻两JFET区，靠近边缘一侧JFET区的WJFET大于靠近芯片中心一侧JFET的WJFET，因此表述为WJFET增大速率大于0，本实施例中JFET区为相邻p阱区4之间n漂移区3的代称。
本实施例中n+源区5的掺杂浓度范围为1×1018cm-3~2×1019cm-3，结深范围为0.2μm~0.5μm。
本实施例中p+接触区6的掺杂浓度范围为1×1018cm-3~2×1019cm-3，结深范围为0.5μm~1.0μm。
本实施例中栅氧化层8为SiO2、Al2O3、HfO2中的一种或多种组合，栅氧化层8厚度范围为10nm~100nm。
本实施例中，通过设置减薄的n型4H-SiC衬底，降低衬底层的串联电阻，降低SiCMOSFET导通电阻。
实施例二：
如附图4和附图5所示，本实施例中提出的一种抗浪涌SiC MOSFET器件，增加了SiCMOSFET器件的抗浪涌能力，降低了SiC MOSFET的导通电阻，提升了现有SiC MOSFET的性能。具体的，如附图6所示，一种抗浪涌SiC MOSFET器件，包括n型缓冲层2和n型漂移区3；p+结区7位于n型缓冲层2下表面并向上延伸至n型缓冲层2内，p+结区7下表面与n型缓冲层2下表面齐平，p+结区7上表面高于n型缓冲层2下表面且低于n型缓冲层2上表面；p+结区7在n型缓冲层2内间隔设置。
n型缓冲层2位于n型漂移区3下方；n型漂移区3位于n型缓冲层2上方，n型漂移区3的杂质浓度自n型缓冲层2与n型漂移区3的接触界面至n型漂移区3的上表面呈梯度递减规律分布，电子在n型漂移区3中存在自下而上的浓度梯度，使得电子发生自下而上的扩散，产生自下而上的感生电场，感生电场加速电子自上至下输运，降低所述器件的电阻。
各p阱区4被包裹设置于n型漂移区3的上表面，且由芯片中央至芯片边缘依次间距递增规律嵌于n型漂移区3中，在本实施例中，自芯片中央至芯片边缘共有p阱区116个，自芯片中央至芯片边缘相邻p阱区之间的距离以0.02μm等差数列增大，其中芯片中央位置第一个p阱区与第二个p阱区相邻距离为1.5μm，芯片边缘位置第115个p阱区与第116个p阱区相邻距离为3.8μm。位于芯片中央的p阱区之间间距较小，因此局部电阻较大，进一步造成局部电流较低，同理，位于芯片边缘的p阱区之间间距较大，因此局部电阻较小，进一步造成局部电流较高，使电流密度分布由芯片中央至边缘呈非均匀分布规律，当器件处于导通状态时，芯片处处具有相同的电压，因此芯片中央的区域的功耗即低于芯片边缘区域的功耗，继而使芯片中央的自热低于边缘的自热，弥补了芯片中央区域散热差而芯片边缘区域散热优所造成的不良影响。
每个p阱区4的上表面包裹设置一个n+源区5，n+源区5与p阱区4一一对应，n+源区5上表面边缘距离p阱区4上表面边缘各处尺寸一致；各p+接触区6分别设置于p阱区4和n+源区5中心，p+接触区6底部与p阱区4底部平齐；栅氧化层8覆盖于p阱区4之间裸露的n型漂移区3、裸露的p阱区4以及部分n+源区5的上表面；多晶硅栅9覆盖于栅氧化层8的上表面，边缘与栅氧化层8齐平；隔离介质层10覆盖于多晶硅栅9的上表面、多晶硅栅9的侧壁、栅氧化层8的侧壁以及部分n+源区5的上表面；源电极11覆盖于隔离介质层10的上表面、隔离介质层10的侧壁、裸露n+源区5的上表面以及p+接触区6的上表面；漏电极设置于n型缓冲层2与p+结区7的下表面。
如附图6所示，本实施例中提出一种抗浪涌SiC MOSFET器件的制造方法，包括以下步骤：
选择4H-SiC材质作为n型衬底1；通过化学气相淀积的方法在n型衬底1的一面依次外延n型缓冲层2、n型漂移区3；通过高温离子注入结合高温退火的方法在n型漂移区3上表面依次制作p阱区4、n+源区5以及p+接触区6；通过研磨、化学机械抛光及等离子体刻蚀的方法去除n型衬底1；通过高温离子注入结合高温退火的方法在裸露的n型缓冲层2下表面制作p+结区7；通过高温氧化与氮钝化的方法制作栅氧化层8，通过化学气相淀积的方法制作多晶硅栅9，通过PECVD的方法制作隔离介质层10；通过真空蒸镀结合快速热退火的方法分别制作源电极11与漏电极12。
本实施例中n型衬底1为4H-SiC材质，其设置于n型缓冲层2的下方，并通过化学机械抛光工艺与等离子体刻蚀工艺进行去除处理，厚度为0μm。
本实施例中n型缓冲层2，其设置于漏电极12与n型漂移区3之间，厚度范围为0.5μm~3.0μm，掺杂浓度范围为1×1016cm-3~1×1018cm-3。
本实施例中p+结区7设置于n型缓冲层2中，厚度范围为0.3~0.7μm，掺杂浓度范围为1×1018cm-3~2×1019cm-3。
本实施例中n型漂移区3设置于n型缓冲层2上方，杂质浓度自n型缓冲层2与n型漂移区3的接触界面至n型漂移区3的上表面呈梯度递减规律分布，所述n型缓冲层2与所述n型漂移区3的接触界面一侧掺杂浓度范围为1×1016cm-3~5×1016cm-3，所述n型漂移区3的上表面一侧掺杂浓度范围为1×1014cm-3~5×1014cm-3，n型漂移区3的厚度范围为100μm~300μm。
本实施例中p阱区4，掺杂浓度范围为5×1016cm-3~5×1017cm-3，结深范围为0.5μm~1.0μm，可选的，设置相邻p阱区4间的JFET区宽度为WJFET，该WJFET范围为0.5μm~10μm，自芯片中央至边缘呈增大规律，且WJFET增大速率大于0，自芯片中央至芯片边缘WJFET的数值呈递增规律，相邻两JFET区，靠近边缘一侧JFET区的WJFET大于靠近芯片中心一侧JFET的WJFET，因此表述为WJFET增大速率大于0，本实施例中JFET区为相邻p阱区4之间n漂移区3的代称。
本实施例中n+源区5的掺杂浓度范围为1×1018cm-3~2×1019cm-3，结深范围为0.2μm~0.5μm。
本实施例中p+接触区6的掺杂浓度范围为1×1018cm-3~2×1019cm-3，结深范围为0.5μm~1.0μm。
本实施例中栅氧化层8的为SiO2、Al2O3、HfO2中的一种或多种组合，栅氧化层8厚度范围为10nm~100nm。
本实施例中通过去除n型4H-SiC衬底，完全消除衬底层的串联电阻，减小SiCMOSFET导通电阻。
实施例三：
如附图7和附图8所示，本实施例中提出的一种抗浪涌SiC MOSFET器件，增加了SiCMOSFET器件的抗浪涌能力，降低了SiC MOSFET的导通电阻，提升了现有SiC MOSFET的性能。具体的，如附图9所示，一种抗浪涌SiC MOSFET器件，包括n型缓冲层2和n型漂移区3；所述p+结区7位于n型缓冲层2下方，并覆盖n型缓冲层2部分下表面，p+结区7上表面与n型缓冲层2下表面齐平；p+结区7在n型缓冲层2内间隔设置。
所述n型缓冲层2位于n型漂移区3下方；所述n型漂移区3位于n型缓冲层2上方，n型漂移区3的杂质浓度自所述n型缓冲层2与所述n型漂移区3的接触界面至所述n型漂移区3的上表面呈梯度递减规律分布，电子在n型漂移区3中存在自下而上的浓度梯度，使得电子发生自下而上的扩散，产生自下而上的感生电场，感生电场加速电子自上至下输运，降低所述器件的电阻。
各所述p阱区4被包裹设置于所述n型漂移区3的上表面，且由芯片中央至芯片边缘依次间距递增规律嵌于所述n型漂移区3中，在本实施例中，自芯片中央至芯片边缘共有p阱区116个，自芯片中央至芯片边缘相邻p阱区之间的距离以0.02μm等差数列增大，其中芯片中央位置第一个p阱区与第二个p阱区相邻距离为1.5μm，芯片边缘位置第115个p阱区与第116个p阱区相邻距离为3.8μm。位于芯片中央的p阱区之间间距较小，因此局部电阻较大，进一步造成局部电流较低，同理，位于芯片边缘的p阱区之间间距较大，因此局部电阻较小，进一步造成局部电流较高，使电流密度分布由芯片中央至边缘呈非均匀分布规律，当器件处于导通状态时，芯片处处具有相同的电压，因此芯片中央的区域的功耗即低于芯片边缘区域的功耗，继而使芯片中央的自热低于边缘的自热，弥补了芯片中央区域散热差而芯片边缘区域散热优所造成的不良影响。
每个p阱区4的上表面包裹设置一个n+源区5，n+源区5上表面边缘距离p阱区4上表面边缘各处尺寸一致；所述各p+接触区6分别设置于p阱区4和n+源区5中心，p+接触区6底部与p阱区4底部平齐；所述栅氧化层8覆盖于p阱区4之间裸露的n型漂移区3，裸露的p阱区4以及部分n+源区5的上表面；所述多晶硅栅9覆盖于栅氧化层8的上表面，边缘与栅氧化层8齐平；隔离介质层10，所述隔离介质层10覆盖于多晶硅栅9的上表面、多晶硅栅9的侧壁、栅氧化层8的侧壁以及部分n+源区5的上表面；所述源电极11覆盖于隔离介质层10的上表面、隔离介质层10的侧壁、裸露n+源区5的上表面以及p+接触区6的上表面；所述漏电极设置于n型缓冲层2与p+结区7的下表面。
如附图9所示，本实施例还提出一种抗浪涌SiC MOSFET器件的制造方法，包括以下步骤：
选择4H-SiC材质作为n型衬底1；通过化学气相淀积的方法在n型衬底1的一面依次外延p+结区7、n型缓冲层2和n型漂移区3；通过高温离子注入结合高温退火的方法在n型漂移区3上表面依次制作p阱区4、n+源区5以及p+接触区6；通过研磨、化学机械抛光及等离子体刻蚀的方法去除n型衬底1；通过光刻结合干法刻蚀的方法去除部分覆盖于n型缓冲层2下表面的p结区7，使n型缓冲层2的部分下表面裸露，所述裸露的n型缓冲层下表面图形可以为圆形、条形、三角形、四边形、五边形、六边形、八边形等任意多边形或上述两种或多种图形的组合；通过高温氧化与氮钝化的方法制作栅氧化层8，通过化学气相淀积的方法制作多晶硅栅9，通过PECVD的方法制作隔离介质层10；通过真空蒸镀结合快速热退火的方法分别制作源电极11与漏电极12。
本实施例中n型缓冲层2，其设置于p+结区7与n型漂移区3之间，厚度范围为0.5μm~3.0μm，掺杂浓度范围为1×1016cm-3~1×1018cm-3。
本实施例中包括p+结区7，其设置于n型缓冲层2下方，厚度范围为0.1~10μm，掺杂浓度范围为1×1018cm-3~2×1019cm-3。
本实施例中包括n型漂移区3，其设置于n型缓冲层2上方，杂质浓度自所述n型缓冲层2与所述n型漂移区3的接触界面至所述n型漂移区3的上表面呈梯度递减规律分布，所述n型缓冲层2与所述n型漂移区3的接触界面一侧掺杂浓度范围为1×1016cm-3~5×1016cm-3，所述n型漂移区3的上表面一侧掺杂浓度范围为1×1014cm-3~5×1014cm-3，厚度范围为100μm~300μm。
本实施例中包括p阱区4，掺杂浓度范围为5×1016cm-3~5×1017cm-3，结深范围为0.5μm~1.0μm，可选的，设置相邻p阱区4间的JFET区宽度为WJFET，该WJFET范围为0.5μm~10μm，自芯片中央至边缘呈增大规律，且WJFET增大速率大于0，自芯片中央至芯片边缘WJFET的数值呈递增规律，相邻两JFET区，靠近边缘一侧JFET区的WJFET大于靠近芯片中心一侧JFET的WJFET，因此表述为WJFET增大速率大于0，本实施例中JFET区为相邻p阱区4之间n漂移区3的代称。
本实施例中包括n+源区5，掺杂浓度范围为1×1018cm-3~2×1019cm-3，结深范围为0.2μm~0.5μm。
本实施例中包括p+接触区6，掺杂浓度范围为1×1018cm-3~2×1019cm-3，结深范围为0.5μm~1.0μm。
本实施例中包括栅氧化层8，为SiO2、Al2O3、HfO2中的一种或多种组合，栅氧化层8厚度范围为10nm~100nm。
本实施例中通过去除的n型4H-SiC衬底，完全消除衬底层的串联电阻，减小SiCMOSFET导通电阻。
以上三个实施例中，均通过在漏电极一侧n型衬底下表面设置p+结区并向上延伸至n型缓冲层内，当SiC MOSFET正常工作时，电流从p+结区之间的n型SiC区流过，仅当SiCMOSFET在遭遇浪涌时，p+结区才向n型缓冲层注入空穴，空穴通过扩散运动输运至n型漂移区，在n型漂移区内产生电导调制效应，降低SiC MOSFET遭受浪涌时的电阻，减小SiCMOSFET的瞬时功耗，避免浪涌损坏SiC MOSFET，同时不会产生SiC IGBT存在的开启电压较高的问题；通过设置n型漂移区的杂质浓度分布由上表面至下表面呈梯度递增规律，SiCMOSFET内部引入纵向感生电场加速电子的输运，降低SiC MOSFET的电阻；通过设置相邻p阱区之间的间距递增规律使电流密度分布由芯片中央至边缘呈非均匀分布规律，优化芯片不同区域的热分布；
为了说明本发明具有抗浪涌的性能，通过以下数值仿真进行证明。
使用Silvaco TCAD计算机仿真软件对上述实施例一中的一种抗浪涌SiC MOSFET器件进行了数值仿真。经数值仿真，上述实施例一中的一种抗浪涌SiC MOSFET器件的特性如附图10所示，从附图10中可以看出，本发明的一种抗浪涌SiC MOSFET器件比现有SiCMOSFET器件表现出更低的通态电阻，这是由于本发明设置非均匀掺杂n型漂移区、非均匀p阱区以及减薄n型4H-SiC衬底等的有益效果；从附图10中还可以看出，当漏源电压VDS增加至某一值后，本发明SiC MOSFET导通电阻出现进一步降低，导通电阻在高漏源电压时进一步降低这一性质能够显著增强了SiC MOSFET的抗浪涌能力，这是由于本发明在漏电极一侧设置p+结区的有益效果。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种抗浪涌SiC MOSFET器件，其特征在于，包括n型缓冲层（2）、n型漂移区（3）、p阱区（4）、n+源区（5）、p+接触区（6）、p+结区（7）、栅氧化层（8）、多晶硅栅（9）、隔离介质层（10）、源电极（11）和漏电极（12）；其中n型漂移区（3）设于所述SiC MOSFET器件的中心；
所述n型漂移区（3）的下方设有n型缓冲层（2），n型缓冲层（2）的下方间隔设置若干p+结区（7），n型缓冲层（2）和p+结区（7）接触，p+结区（7）的下表面设置有漏电极（12）；
所述n型漂移区（3）的上表面内包裹设置若干p阱区（4），若干p阱区（4）由芯片中央至芯片边缘依次间距递增规律嵌于述n型漂移区（3）的上表面中，使电流密度分布由芯片中央至边缘呈非均匀分布规律；每个p阱区（4）的上表面内包裹设置n+源区（5），n+源区（5）上表面与p阱区（4）上表面齐平，n+源区（5）下表面高于p阱区（4）的下表面；每个p阱区（4）和n+源区（5）的中心嵌有p+接触区（6），p+接触区（6）的上表面与n+源区（5）的上表面齐平，p+接触区（6）的下表面与p阱区（4）的下表面齐平；若干p阱区（4）之间裸露的n型漂移区（3）、裸露的p阱区（4）和部分n+源区（5）上覆盖栅氧化层（8），栅氧化层（8）的上方覆盖有多晶硅栅（9），多晶硅栅（9）的左右两侧与栅氧化层（8）齐平；多晶硅栅（9）的上表面、多晶硅栅（9）的侧壁、栅氧化层（8）的侧壁和部分n+源区（5）上覆盖隔离介质层（10）；隔离介质层（10）的上表面、隔离介质层（10）的侧壁、n+源区（5）的上表面和p+接触区（6）的上表面覆盖源电极（11）。
2.根据权利要求1所述的一种抗浪涌SiC MOSFET器件，其特征在于：所述n型漂移区（3）中杂质浓度自n型漂移区（3）的下表面至n型漂移区（3）的上表面呈梯度递减规律分布，电子在n型漂移区（3）中存在自下而上的浓度梯度，使得电子发生自下而上的扩散，产生自下而上的感生电场，感生电场加速电子自上至下输运，降低所述器件的电阻。
3.根据权利要求1所述的一种抗浪涌SiC MOSFET器件，其特征在于：所述p+结区（7）覆盖于n型缓冲层（2）的下表面，n型缓冲层（2）的下表面与p+结区（7）的上表面齐平；所述p+结区（7）厚度范围为0.1~10μm，掺杂浓度范围为1×1018 cm-3~2×1019 cm-3。
4.根据权利要求1所述的一种抗浪涌SiC MOSFET器件，其特征在于：所述p+结区（7）设置于n型缓冲层（2）的下表面，并向上延伸至n型缓冲层（2）内，p+结区（7）的上表面低于n型缓冲层（2）的上表面，p+结区（7）的下表面与n型缓冲层（2）的下表面齐平，接触漏电极（12）的上表面。
5.根据权利要求4所述的一种抗浪涌SiC MOSFET器件，其特征在于：所述p+结区（7）厚度范围为0.3~0.7μm，掺杂浓度范围为1×1018 cm-3~2×1019 cm-3。
6.根据权利要求1所述的一种抗浪涌SiC MOSFET器件，其特征在于：还包括n型衬底（1），所述n型衬底（1）上表面接触n型缓冲层（2）的下表面，下表面接触漏电极（12）的上表面，侧壁接触p+结区（7）的侧壁；p+结区（7）的上表面高于n型衬底（1）的上表面，低于n型缓冲层（2）的上表面，p+结区（7）的下表面与n型衬底（1）齐平，接触漏电极（12）的上表面。
7.根据权利要求6所述的一种抗浪涌SiC MOSFET器件，其特征在于：所述p+结区（7）厚度范围为0.5~0.7μm，掺杂浓度范围为1×1018 cm-3~2×1019 cm-3。
8.根据权利要求1所述的一种抗浪涌SiC MOSFET器件的制造方法，其特征在于，包括以下步骤：
1）、选择4H-SiC衬底作为n型衬底（1）；
2）、通过化学气相淀积的方法在n型衬底（1）的一面依次外延n型缓冲层（2）和n型漂移区（3）；
3）、通过高温离子注入结合高温退火的方法在n型漂移区（3）上表面依次制作p阱区（4）、n+源区（5）以及p+接触区（6）；
4）、通过研磨、化学机械抛光及等离子体刻蚀的方法去除n型衬底（1）；
5）、通过高温离子注入结合高温退火的方法在裸露的n型缓冲层（2）下表面制作p+结区（7），使p+结区（7）向上延伸至n型缓冲层（2）内，即p+结区（7）的上表面低于n型缓冲层（2）的上表面，p+结区（7）的下表面与n型缓冲层（2）的下表面齐平；
6）、通过高温氧化与氮钝化的方法制作栅氧化层（8），通过化学气相淀积的方法制作多晶硅栅（9），通过PECVD的方法制作隔离介质层（10）；
7）、通过真空蒸镀结合快速热退火的方法分别制作源电极（11）与漏电极（12）。
9.根据权利要求8所述的一种抗浪涌SiC MOSFET器件的制造方法，其特征在于，所述p+结区（7）覆盖于n型缓冲层（2）的下表面，n型缓冲层（2）的下表面与p+结区（7）的上表面齐平；其具体的制造过程为：
在步骤2）中，通过化学气相淀积的方法在n型衬底（1）的一面依次外延n型缓冲层（2）和n型漂移区（3）之前，先在n型衬底（1）的一面外延p+结区（7），之后在p+结区（7）外依次外延n型缓冲层（2）和n型漂移区（3）；
在步骤5）中，通过光刻结合干法刻蚀的方法去除部分覆盖于n型缓冲层（2）下表面的p+结区（7），使n型缓冲层（2）的部分下表面裸露。
10.根据权利要求8所述的一种抗浪涌SiC MOSFET器件的制造方法，其特征在于：所述步骤4）中保留n型衬底（1），即通过研磨、化学机械抛光及等离子体刻蚀的方法减薄n型衬底（1），此时在步骤5）中，通过高温离子注入结合高温退火的方法在n型衬底（1）下表面制作p+结区（7），使p+结区（7）的上表面高于n型衬底（1）的上表面，低于n型缓冲层（2）的上表面，p+结区（7）的下表面与n型衬底（1）齐平。
CN202010904712.1A 2020-09-01 2020-09-01 一种抗浪涌SiC MOSFET器件及其制造方法 Active CN111816708B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010904712.1A CN111816708B (zh) 2020-09-01 2020-09-01 一种抗浪涌SiC MOSFET器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010904712.1A CN111816708B (zh) 2020-09-01 2020-09-01 一种抗浪涌SiC MOSFET器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111816708A CN111816708A (zh) 2020-10-23
CN111816708B true CN111816708B (zh) 2020-11-27

Family

ID=72859920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010904712.1A Active CN111816708B (zh) 2020-09-01 2020-09-01 一种抗浪涌SiC MOSFET器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111816708B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113421927B (zh) * 2021-08-24 2021-11-02 南京晟芯半导体有限公司 一种逆导SiC MOSFET器件及其制造方法
CN117525117B (zh) * 2023-12-28 2024-04-19 长鑫集电(北京)存储技术有限公司 晶体管器件及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839992A (zh) * 2012-11-23 2014-06-04 中国科学院微电子研究所 一种功率器件—ti-igbt的结构及其制备方法
CN103855155A (zh) * 2012-12-06 2014-06-11 江苏物联网研究发展中心 一种三模式集成绝缘栅型双极晶体管及其形成方法
US9082629B2 (en) * 2013-09-30 2015-07-14 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
CN105830221B (zh) * 2013-12-23 2017-11-03 Abb 技术有限公司 反向传导半导体装置
US10374049B2 (en) * 2016-09-15 2019-08-06 Analog Devices, Inc. Heat management in a multi-finger FET
DE102016125879B3 (de) * 2016-12-29 2018-06-21 Infineon Technologies Ag Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
CN107221559B (zh) * 2017-06-07 2020-04-28 重庆中科渝芯电子有限公司 一种用于功率mosfet器件的变掺杂半导体材料片及其制造方法

Also Published As

Publication number Publication date
CN111816708A (zh) 2020-10-23

Similar Documents

Publication Publication Date Title
US9653599B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5372002B2 (ja) メサ構造とメサ段差を含むバッファ層とを備えた電力半導体デバイス
US9252211B2 (en) Semiconductor device and manufacturing method thereof
KR100937276B1 (ko) 반도체 디바이스 및 그 제조 방법
JP5177151B2 (ja) 炭化珪素半導体装置
US20210183995A1 (en) Superjunction silicon carbide semiconductor device and method of manufacturing superjunction silicon carbide semiconductor device
US10186610B2 (en) Semiconductor device and method of manufacturing the semiconductor device
KR100994185B1 (ko) 반도체 장치
US20180358463A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US8269262B2 (en) Vertical junction field effect transistor with mesa termination and method of making the same
US8653535B2 (en) Silicon carbide semiconductor device having a contact region that includes a first region and a second region, and process for production thereof
US20070221953A1 (en) Semiconductor device
CN107683530B (zh) 电力用半导体装置
JP2003101022A (ja) 電力用半導体素子
JP6653461B2 (ja) 半導体装置
CN111816708B (zh) 一种抗浪涌SiC MOSFET器件及其制造方法
US10692999B2 (en) High voltage MOSFET devices and methods of making the devices
KR101236498B1 (ko) 전력 반도체장치
US20160240608A1 (en) Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor
JP3826828B2 (ja) 炭化珪素半導体を用いた電界効果トランジスタ
US20160155831A1 (en) Mos-bipolar device
JP5985105B2 (ja) 半導体装置
CN113421927B (zh) 一种逆导SiC MOSFET器件及其制造方法
US10957685B2 (en) Multi-trench semiconductor device and method of manufacture thereof
CN113809145B (zh) 窄台面绝缘栅双极型晶体管器件及形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant