CN111801796A - 集成晶体管器件的硅化物结构及其提供方法 - Google Patents

集成晶体管器件的硅化物结构及其提供方法 Download PDF

Info

Publication number
CN111801796A
CN111801796A CN201880083627.4A CN201880083627A CN111801796A CN 111801796 A CN111801796 A CN 111801796A CN 201880083627 A CN201880083627 A CN 201880083627A CN 111801796 A CN111801796 A CN 111801796A
Authority
CN
China
Prior art keywords
group
layer
silicide
metals
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880083627.4A
Other languages
English (en)
Inventor
O·阿克顿
J·施泰格瓦尔德
A·默西
S·玛多克斯
J·胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN111801796A publication Critical patent/CN111801796A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

技术和机制用于提供包括栅极功函数硅化物的共形层的晶体管的功能。在实施例中，晶体管包括沟道区和延伸并邻接沟道区的栅极电介质。所述栅极电介质还邻接晶体管的层结构，所述层结构包括硅化物。所述硅化物包括硅和组分D，所述组分D包括来自IIIa族、IVa族或Va族中的一个的非金属元素。在另一个实施例中，硅化物还包括组分M，所述组分M包括来自IVb族、Vb族、VIb族、VIIB族或VIIIb族中的一个的过渡金属元素和/或包括来自IIIa族、IVa族或Va族中的一个的金属元素。

Description

集成晶体管器件的硅化物结构及其提供方法
背景技术
本发明的实施例一般涉及半导体技术，并且更具体地但不排他地，涉及晶体管的硅化物结构。
在半导体处理中，晶体管通常形成在半导体晶圆上。在CMOS(互补金属氧化物半导体)技术中，晶体管通常属于两个类型中的一个：NMOS(负沟道金属氧化物半导体)或PMOS(正沟道金属氧化物半导体)晶体管。晶体管和其他器件可以互连，以形成执行若干有用功能的集成电路(IC)。
这种IC的操作至少部分地取决于晶体管的性能，继而晶体管的性能易受工艺变化的影响。预期这种工艺变化——其可能影响对关于阈值电压、电阻率和/或其他性能特性的严格要求的符合性——会越来越多地约束下一代半导体制造技术的进一步缩放。
FinFET是围绕半导体材料的薄带状物(通常称为鳍状物)构建的晶体管。所述晶体管包括标准场效应晶体管(FET)节点，所述节点包括栅极、栅极电介质、源极区和漏极区。这种器件的导电沟道位于栅极电介质之下的鳍状物的外部侧面上。具体地，电流沿着鳍状物的两个侧壁(垂直于衬底表面的侧面)或在鳍状物的两个侧壁内以及沿着鳍状物的顶部(平行于衬底表面的侧面)流动。因为这种构造的导电沟道基本上沿着鳍状物的三个不同的外部平面区存在，所以这种FinFET设计有时被称为三栅极FinFET。其他类型的FinFET构造(诸如所谓的双栅极FinFET)也是可用的，其中，导电沟道主要仅沿着鳍状物的两个侧壁(而不沿着鳍状物的顶部)存在。存在与制造此类基于鳍状物的晶体管关联的许多重要的问题。
附图说明
在附图的图中以示例而非限制的方式示出了本发明的各种实施例，并且在附图中：
图1示出了根据实施例的包括硅化物栅极结构的晶体管结构的元件的各种视图。
图2是示出根据实施例的用于提供晶体管结构的功能的方法的要素的流程图。
图3A至图3D示出了根据实施例的在用于为晶体管结构提供功函数特性的处理的相应阶段的结构的各种视图。
图4示出了根据实施例的经由晶体管结构耦合的电路的元件的各种透视图。
图5是根据实施例的包括硅化物结构的集成电路器件的截面图。
图6是示出根据一个实施例的计算设备的功能框图。
图7是示出根据一个实施例的示例性计算机系统的功能框图。
具体实施方式
本文所讨论的实施例以各种方式提供了技术和机制，其中，晶体管结构(为了简洁，本文也简称为“晶体管”)将包括有助于一个或多个功函数特性的硅化物结构。例如，晶体管可以包括：沟道区，所述沟道区设置在掺杂的源极区与掺杂的漏极区之间；以及栅极电介质结构，所述栅极电介质结构沿着沟道区的侧面的至少一部分延伸，并且邻接沟道区的侧面的至少一部分。栅极电介质结构可以包括层，所述层包括电介质材料，以将沟道区与晶体管的一个或多个栅极结构绝缘。在这样的实施例中，一个或多个栅极结构可以包括第二层，所述第二层包括硅化物。该第二层的至少一部分可以邻接栅极电介质结构的至少一部分，并且基本上与栅极电介质结构的至少一部分共形，例如，其中，第二层和沟道区在栅极电介质结构的相对侧面上。
目前，使用各种金属(称为栅极功函数金属)以至少部分地促进晶体管的期望的带隙和/或其他性能特性。例如，各种钛-铝-碳化物(TiAlC)复合金属被用作这种栅极功函数金属。至少对于在较小规模和/或更功率高效的下一代技术中的使用，这些栅极功函数金属中的许多趋向于导致阈值电压(Vth)变得稍高。例如，在TiAlC金属薄膜的厚度在几纳米(nm)以下的情况下，阈值电压可能是不可接受的高。与各种栅极功函数金属关联的其他问题包括由于在较高温度下的后续制造处理所导致的退化、随着膜厚度减小而较差的导电率特性、以及对非均质的金属组成(例如，跨越给定的薄膜和/或在不同薄膜之间)的灵敏度。结果，一些常见的栅极功函数金属不能用于各种当前或即将出现的亚10nm技术。
一些实施例基于发明人的如下认识，即与传统的栅极功函数金属(包括金属化合物)相比，各种硅化物化合物能够实现较低的阈值电压，例如，即使在硅化物薄膜的厚度在几纳米以下的情况下。此外，这些硅化物化合物可以对在随后的制造处理期间经常发生的大的热变化相对更耐受。此外，在各种实施例中的硅化物化合物可以另外或替代地提供相对高的导电率和低的RC延迟。
本文中参考诸如FinFET器件的晶体管来描述各种实施例的某些特征，所述FinFET器件包括第一层、第二层和鳍状物结构，其中，第一层设置在第二层与鳍状物结构之间，并且其中，第一层和第二层分别包括电介质材料和硅化物。本文中更具体地参考N型金属氧化物(NMOS)晶体管的结构来描述一些实施例。然而，这样的描述可以被扩展以另外或替代地涉及各种其他晶体管中的任一个，所述其他晶体管包括沟道区和设置在沟道区与包括硅化物的栅极功函数层之间(并且例如邻接沟道区和包括硅化物的栅极功函数层中的每一个)的栅极电介质结构。
本文描述的技术可以在一个或多个电子设备中实施。可以利用本文描述的技术的电子设备的非限制性示例包括任何种类的移动设备和/或固定设备，例如相机、蜂窝电话、计算机终端、台式计算机、电子阅读器、传真机、信息亭、膝上型计算机、上网本计算机、笔记本计算机、互联网设备、支付终端、个人数字助理、媒体播放器和/或记录器、服务器(例如，刀片服务器、机架安装服务器及其组合等)、机顶盒、智能电话、平板个人计算机、超移动个人计算机、有线电话及其组合等。更一般地，在包括集成电路的各种电子设备中的任一个中可以采用本文描述的技术，所述集成电路包括晶体管，所述晶体管包括功函数硅化物结构。
图1以透视图示出了根据实施例的集成电路(IC)器件100的一些特征，所述集成电路(IC)器件100包括硅化物结构，以促进晶体管的阈值电压、导电率和/或其他性能特性。图1还(分别地)示出了IC器件100在所示的xyz坐标系的y-z平面和x-z平面中的截面侧视图102、104。
IC器件100是实施例的一个示例，其中，晶体管(例如，NMOS晶体管)包括在沟道区的相对的相应侧面上的掺杂的源极区和掺杂的漏极区。栅极电介质可以在沟道区的表面部分之上延伸，其中，包括硅化物的另一层沿着栅极电介质的至少一部分延伸。这种晶体管可以包括鳍状物结构的掺杂的源极区或漏极区，其中，例如包括栅极电介质、硅化物和栅电极的结构在鳍状物结构之上延伸。鳍状物结构可以由第一半导体主体形成，所述第一半导体主体设置在第二半导体主体(这里称为“缓冲层”)上，所述第二半导体主体例如可以促进在NMOS晶体管上强加拉伸应力。在一些实施例中，鳍状物结构的材料与缓冲层的至少顶部部分的材料相同并且相接相邻。在其他实施例中，沟道结构是平面晶体管而不是任何鳍状物类型晶体管的沟道结构。
在所示的示例性实施例中，IC器件100包括具有侧面112的缓冲层110。缓冲层110可以包括一个或多个外延的单晶半导体层(例如，硅、锗、硅锗、砷化镓、磷化铟、砷化铟镓、砷化铝镓等)，所述一个或多个外延的单晶半导体层例如可以生长在不同的体半导体衬底(例如所示的说明性的硅衬底116)的顶上。
尽管一些实施例不限于此，但缓冲层110可以包括例如具有不同晶格常数的各种外延生长的半导体子层。这种半导体子层可以用来使晶格常数沿着所示的xyz坐标系的z轴渐变。例如，SiGe缓冲层110的锗浓度可以从最底部缓冲层处的30％锗增加到最顶部缓冲层处的70％锗，从而逐渐增加晶格常数。
IC器件100还可以在缓冲层110上包括第一半导体主体，所述第一半导体主体形成鳍状物结构(诸如所示的说明性的鳍状物结构120)。例如，第一半导体主体可以部分地由外延生长的单晶半导体(例如但不限于Si、Ge、GeSn、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb、GaN、GaP和InP)形成。在一些实施例中，鳍状物结构120可以延伸到侧面112。在其他实施例中，第一半导体主体还可以包括下面的子层部分，鳍状物结构120从下面的子层部分延伸(例如，其中下面的子层部分设置在侧面112与鳍状物结构120之间，并且邻接侧面112与鳍状物结构120中的每一个)。
如本文所使用的，“源极或漏极区”(或替代地，“源极/漏极区”)指代被配置为充当晶体管的源极或晶体管的漏极中的一个的结构。鳍状物结构120的掺杂部分可以提供NMOS晶体管的源极和NMOS晶体管的漏极(例如所示的说明性的源极/漏极区124、126)。NMOS晶体管的沟道区128可以设置在源极/漏极区124、126之间，其中，栅极电介质130至少部分地沿着鳍状物结构120的一个或多个侧面延伸，并且与鳍状物结构120的一个或多个侧面邻接。在所示的示例性实施例中，栅极电介质130包括在鳍状物结构120的顶侧122之上延伸的电介质材料层。这种电介质材料层还可以沿着鳍状物结构120的两个相对的垂直侧壁中的一个或两个延伸，例如，其中，栅极电介质130延伸到侧面112。
为了提供晶体管栅极的功函数特性，IC器件100还可以包括至少部分地沿着栅极电介质130的一部分延伸的层140(包括硅化物)。沟道区128可以包括例如适合于常规NMOS(或其他)晶体管设计的各种半导体材料中的任一种。这种半导体材料的一些示例包括但不限于硅(Si)、锗(Ge)、硅锗(SiGe)以及各种合适的III-V族半导体材料(例如各种InAs材料、InGaAs材料、GaAs材料、InP材料等)中的任一种。根据一些实施例，将被包括在层140中的特定硅化物可以适应沟道区128的特定半导体材料的操作，例如，其中，将由该硅化物提供的功函数促进利用沟道区128的半导体材料获得期望的阈值电压。这种沟道材料与硅化物的特定组合可以取决于实施方式的特定细节，并且可以不限制一些实施例。
在一些实施例中，层140包括例如可以表示为MxSiyDz的硅化物，其中，硅化物包括(以化学计量比x、y和z的)硅(Si)、组分D和另一组分M。MxSiyDz硅化物制剂可以为具有硅沟道的NMOS晶体管实施例提供有利的低阈值电压(Vt)。如本文参考硅化物的组成所使用的，“组分”指代已经或将要以某种形式被包括作为硅化物的一部分的化合物的元素。应注意，标记“x”、“x1”、“x2”、“y”和/或“z”在本文中以各种方式用于代表给定硅化物的化学计量比。然而，针对本文所述的一种硅化物的这些标记的含义与针对本文所述的另一种硅化物的这些标记的含义被区分开，并且可以不限于此。
组分D可以包括在化学上能够与硅形成固体的各种元素或化合物中的任一种。作为说明而非限制，组分D可以包括一种或多种元素，每种元素来自IIIa族、IVa族或Va族中的相应的一个(例如，其中，一种或多种元素为非金属元素)。在一些实施例中，使用一种或多种Si前体(诸如，硅烷、乙硅烷、丙硅烷、丁硅烷和二氯硅烷)来执行沉积以形成第一材料(例如，SiyDz)。组分M可以包括各种金属元素，所述金属元素在化学上能够与包括硅和组分D的材料(例如，SiyDz)形成固体。作为说明而非限制，组分M可以包括一种或多种过渡金属元素，每种过渡金属元素来自IVb族、Vb族、VIb族、VIIB族或VIIIb族中的相应的一个。替代地或另外，组分M可以包括一种或多种金属元素，每种金属元素来自IIIa族、IVa族或Va族中的相应的一个。在一些实施例中，组分M是包括金属Ml以及具有与金属M1不同的金属类型的另一种金属M2两者的化合物。例如，金属Ml可以是来自IIIa族、IVa族、Va族、IVb族、Vb族、VIb族、VIIB族或VIIIb族中的一个的元素，例如，其中金属M2是来自IIIa族、IVa族、Va族、IVb族、Vb族、VIb族、VIIB族或VIIIb族中的另一个的(或替代地，来自其相同的一个的)不同的元素。在一些实施例中，组分M的一种或多种金属(例如，包括两种不同金属Ml、M2中的一种或每一种)可以均为Al、Ga、Hf、In、Nb、Os、Ru、Ta、Ti、W、Y或Zr中的相应的一种，例如，其中，组分D包括As、Ga、Ge、N、P或Sb中的一种。在其他实施例中，组分D省略任何金属元素。包括硅、组分M和组分D的栅极功函数硅化物的一些特定示例是TaxSiyPz、TixSiyGez、Tax1Alx2Siy、Tax1Tix2Siy、Hfx1Gax2SiySbz、Tix1Alx2SiyGez或Wx1Yx2SiyAsz。在其他实施例中，栅极功函数硅化物包括硅和组分M，但省略了任何组分D，例如，其中，铝(Al)、铪(Hf)、钽(Ta)、钛(Ti)或钨(W)。例如，这样的硅化物可以包括AlxSiy、HfxSiy、TaxSiy、TixSiy或WxSiy。
层140的硅化物可以基本上与层140在其之上延伸(例如，并且层140与其邻接)的弯曲或成角度的表面共形。如本文所使用的，“基本上共形”、“基本上共形的”等以各种方式指代层的共形性，其中，该层的至少第一部分在表面的弯曲和/或成角度的部分之上延伸，其中，第一部分具有最小的厚度，并且其中，第一部分的厚度相对该最小厚度的任何变化小于该最小厚度的一半。例如，任何这种的厚度变化可以小于最小厚度的四分之一(25％)，并且在一些实施例中，小于最小厚度的五分之一(20％)。
硅化物层(例如，层140)的最小厚度可以等于或小于20nm，例如，其中，最小厚度等于或小于10nm，并且在一些实施例中，等于或小于7nm。替代地或另外，表面的弯曲和/或成角度的部分可以跨越是层的第一部分的最小厚度的至少三倍的距离(例如，z轴或“垂直”距离)。这种共形性可以是形成硅化物的操作的结果，例如，其中，这种操作包括自对准工艺和/或如本文所述的两部分的沉积和反应工艺。在所示的示例实施例中，层140沿着栅极电介质130的表面132的至少一部分延伸，例如，其中，层140设置在侧面122上的栅极电介质130之上，并且其中，(在一些实施例中)层140还沿着栅极电介质130的在鳍状物结构120的相对侧面上的垂直侧壁延伸。层140在层140的顶侧和层140的底侧的范围内可以是共形的，所述层140的顶侧和层140的底侧两者的弯曲和角度与层140在其之上延伸的表面132(或一些其他表面)的对应弯曲或角度在相同的方向上。表面132的特定形状仅仅是说明性的，并且在其他实施例中，层140可以与各种一个或多个额外或替代的弯曲和/或角度中的任一个共形。
晶体管的一个或多个附加的栅极结构(例如，包括所示的说明性栅电极150)可以在鳍状物结构120的包括沟道区128的一部分之上延伸。例如，源极/漏极区124、126可以延伸到栅电极150的横向相对侧，并且在一些实施例中，可以在栅电极150的横向相对侧下方延伸。在其他实施例中，晶体管的栅极结构额外或替代地包括例如堆叠在层140上和栅电极材料(例如栅电极150的栅电极材料)下方的一种或多种其他功函数金属。
源极/漏极区124、126和沟道区128可以被配置为在IC器件100的操作期间传导电流，例如，使用栅电极150控制的电流。例如，源极/漏极区124、126可以设置在用鳍状物结构120形成的源极/漏极阱中。源极/漏极区124、126中的一个或两个可以包括SiGe化合物，例如，其中，鳍状物结构120的其他部分具有与SiGe化合物不同的化合物。源极/漏极区124、126可以包括各种合适的n型掺杂剂中的任一种，例如磷或砷中的一种。
缓冲层110的结构和/或鳍状物结构120的结构可以通过绝缘结构114(例如)至少部分地与IC器件100的其他电路结构电隔离。绝缘结构114可以包括二氧化硅或其他例如适合于常规隔离技术的各种其他电介质材料中的任一种。绝缘结构114的尺寸、形状、数目及相对结构仅为说明性的，并且在其他实施例中，IC器件100可以包括各种额外或替代的绝缘结构中的任一个。
栅极电介质130可以包括诸如氧化铪的高k栅极电介质。在各种其他实施例中，栅极电介质130可以包括氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽或铌酸铅锌。在另一实施例中，栅极电介质130包括二氧化硅。
栅电极150可以由任何合适的栅电极材料形成。在实施例中，栅电极150包括掺杂的多晶硅。替代地或另外，栅电极150可以包括金属材料，例如但不限于钨、钽、钛及其氮化物。应当理解，栅电极150不必是单一材料，并且可以是薄膜的复合堆叠体，例如但不限于多晶硅/金属电极或金属/多晶硅电极。
晶体管还可以包括电介质侧壁间隔物(未示出)，所述电介质侧壁间隔物各自沿着栅电极150的这些横向相对的侧面中的相应的一个侧面延伸，例如，其中，这种侧壁间隔物包括氮化硅、氧化硅、氮氧化硅或其组合。这种侧壁间隔物的相应厚度可以在形成源极/漏极区124、126的工艺期间促进层140和/或栅电极150的隔离。
尽管一些实施例不限于此，但是NMOS晶体管可以包括各自在源极/漏极区124、126之间的多个不同的沟道区，例如，包括一个或多个纳米线结构的多个沟道区。这样的一个或多个纳米线可以例如由各种合适的材料中的任一种形成，所述材料例如但不限于Si、Ge、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb、InP和碳纳米管。
在实施例中，形成鳍状物结构120的第一半导体主体具有的晶体结构可以不同于邻接的缓冲层110的晶体结构。鳍状物结构120与侧面112之间的失配(例如，晶格常数失配)可以导致在源极/漏极区124、126之间的沟道区128中强加拉伸应力。例如，侧面112的晶格常数可以不同于鳍状物结构120的晶格常数。在一个这样的实施例中，侧面112和鳍状物结构120中的一个包括具有第一硅锗组分比的硅锗，其中侧面112和鳍状物结构120中的另一个包括纯硅或具有不同于第一硅锗组分比的第二硅锗组分比的硅锗。然而，在不同的实施例中，可以为缓冲层110和鳍状物结构120提供各种其他晶格失配中的任一种。
图2示出了根据实施例的用于提供包括功函数硅化物的晶体管结构(即，被配置为提供晶体管功能的结构)的功能的方法200的特征。方法200可以包括用于制造、互连和/或操作结构(例如，IC器件100的结构)的工艺。为了说明各种实施例的某些特征，本文参考图3A到图3D中所示的结构来描述方法200。然而，在不同的实施例中，可以根据方法200制造各种额外或替代的结构中的任一个。
如图2所示，方法200可以包括操作205，以至少部分地制造晶体管结构。这样的操作205可以包括形成沟道区(即，在晶体管结构的操作期间将用作沟道的区)、形成包括电介质的第一层、以及形成包括硅化物的第二层。第一层的一部分可以设置在沟道区和第二层之间，并且以各种方式邻接沟道区和第二层中的每一个，例如，其中，第一层将提供晶体管结构的栅极电介质，并且其中，第二层将提供晶体管结构的栅极功函数硅化物。
作为说明而非限制，操作205可以包括(在210处)形成包括半导体的沟道区以及(在220处)在鳍状物结构之上沉积包括电介质材料的第一层。第一层的最小厚度可以等于或小于3nm(例如，2nm或更小)。在一个实施例中，第一层的最小厚度在5埃
Figure BDA0002553550030000091
到
Figure BDA0002553550030000092
的范围内。然而，在不同实施例中，此类尺寸可以根据实施方式的特定细节而变化。
第一层可以用作栅极电介质，所述栅极电介质将在晶体管结构的沟道区与晶体管结构的一个或多个栅极结构之间提供至少一些电绝缘。例如，操作205也可以随后处理鳍状物结构(或在平面晶体管的情况下，处理半导体衬底区)，以在其中提供两个源极区或漏极区，其中至少一个沟道区设置在其间。在210处形成沟道区和/或在220处沉积第一层可以包括适合于常规半导体制造技术的一种或多种工艺。这种技术可以包括例如各种加法工艺(例如化学气相沉积、原子层沉积等)和/或减法工艺(例如图案化掩模、光刻、湿法蚀刻、等离子体蚀刻等)中的任一种。
在210处形成的沟道区可以设置在第一鳍状物结构中，所述第一鳍状物结构将为晶体管结构的一部分，例如，其中，该方法还包括形成第二鳍状物结构(用于相同的晶体管结构或不同的晶体管结构)，所述第二鳍状物结构也设置在缓冲层上。现在参考图3A到图3C，示出了根据实施例的用于制造晶体管结构的处理的相应阶段300-305的截面图。图3A至图3C中所示的截面图对应于诸如图1中所示的y-z平面106的截面平面。如阶段300处所示，一个或多个鳍状物结构(例如所示的说明性鳍状物结构320)可以直接或间接地设置在缓冲层310的侧面312上，例如，其中鳍状物结构320和缓冲层310分别在功能上对应于鳍状物结构120和缓冲层110。绝缘结构314(例如绝缘结构114)可以实现缓冲层310和鳍状物结构320的至少一些电隔离。尽管所示的鳍状物结构320具有直线截面轮廓，但是在其他实施例中，给定鳍状物结构的一个或多个侧面、拐角和/或边缘可以形成各种锥形、弯曲和/或在其他情况下非直线形状中的任一个。在一个示例性实施例中，鳍状物结构320的高度(z轴尺寸)在10nm至200nm的范围内。然而，在不同的实施例中，这种尺寸可以根据实施方式的特定细节而变化。
在阶段300之前或在阶段300处，(例如在220处)可以形成包括电介质材料的层330，以至少部分地围绕鳍状物结构320延伸。在一些实施例中，可以在阶段300之前或在阶段300处形成一个或多个其他绝缘体、图案化掩模和/或其他结构。在阶段300处，通过所示的说明性结构316代表这种其他结构的示例。结构316中的一个或每一个可以包括各种相应的子结构，例如，其中，层330的一部分延伸到结构316中的一个或两个中，并且部分地形成结构316中的一个或两个。在阶段301-305的随后处理期间，可以执行选择性蚀刻，以防止在这种结构316的至少一部分上形成硅化物。在阶段300-305期间，可以使用一个或多个操作来形成鳍状物结构320、电介质层330和/或诸如结构316的其他结构，所述一个或多个操作例如适合于常规半导体制造技术(例如包括掩模、光刻、沉积(例如，化学气相沉积)、蚀刻和/或其他工艺)。这些常规技术中的一些在本文中未详细说明，以避免使各种实施例的某些特征难以理解。
方法200还可以包括(在230处)在第一层上形成包括硅化物的第二层，其中，第二层与第二层在其之上延伸的弯曲或成角度的表面基本上共形。作为说明而非限制，层140的第一部分可以至少沿着表面132的垂直或以其他方式成角度的侧壁延伸(例如，其中，第一部分还延伸到靠近鳍状物结构120的底部的表面132的局部最小值和/或延伸到鳍状物结构120上方的表面132的局部最大值)。在这样的实施例中，第一部分的z轴跨度可以是第一部分的最小厚度的至少三倍，例如，其中，z轴跨度是最小厚度的至少五倍(并且在一些实施例中，至少八倍)。第一部分的厚度相对最小厚度的任何变化可以小于最小厚度的一半，例如，其中，最大厚度变化等于或小于最小厚度的三分之一(并且在一些实施例中，等于或小于五分之一)。
例如，层140的第一部分可以沿着鳍状物结构120的垂直跨度的底部10％以及沿着鳍状物结构120的垂直跨度的顶部10％延伸。在这样的实施例中，最小厚度中相对该第一部分的最小厚度的任何变化可以小于该最小厚度的一半(例如，小于三分之一)。例如，任何这样的变化可以小于最小厚度的五分之一(并且在一些实施例中，小于八分之一)。在一个示例性实施例中，第二层的最小厚度等于或小于20nm。在这样的实施例中，第一部分的最小厚度的任何变化的最大值可以小于10nm。
第二层的硅化物可以包括硅、组分M(其包括一种或多种金属元素)以及(在一些实施例中)组分D。组分D可以包括一种或多种元素，每种元素来自IIIa族、IVa族或Va族中的相应的一个。替代地或另外，组分M可以包括来自IVb族、Vb族、VIb族、VIIB族或VIIIb族中的一个的过渡金属元素，和/或可以包括来自IIIa族、IVa族或Va族中的一个的金属元素。例如，组分M可以包括至少两种金属Ml、M2，金属Ml、M2各自具有不同的相应金属类型。在一个实施例中，金属Ml是来自IIIa族、IVa族、Va族、IVb族、Vb族、VIb族、VIIB族或VIIIb族中的一个的元素，例如，其中金属M2是来自IIIa族、IVa族、Va族、IVb族、Vb族、VIb族、VIIB族或VIIIb族中的另一个的(或替代地，来自其相同的一个的)不同的元素。在230的形成之后，第一层的一部分可以设置在沟道区与第二层之间，并且邻接沟道区与第二层中的每一个。第二层的最小厚度可以等于或小于6纳米，例如，其中，第二层的最小厚度等于或小于3纳米。然而，在不同的实施例中，这种厚度尺寸可以根据实施方式特定的细节而变化。
第二层可以用作功函数材料，所述功函数材料有助于晶体管结构的阈值电压、晶体管结构的导电率特性等。第二层可以沿着鳍状物结构的至少第一侧面(例如，在鳍状物结构的至少第一侧面之上)延伸，其中，第一层的一部分设置在第二层的一部分与鳍状物结构的表面部分之间。例如，第一层的部分可以邻接鳍状物结构的表面部分，并且还邻接第二层的部分。在一些实施例中，第一层还可以在鳍状物结构的一个或多个其他侧面之上延伸。例如，第一层的一部分可以沿着鳍状物结构的第二侧面延伸，例如，其中，第一层的另一部分沿着鳍状物结构的第三侧面延伸，其中第三侧面与第一侧面和第二侧面中的一个相对。
如阶段301至304所示，在230处形成第二层可以包括相继地沉积不同的材料，所述材料随后彼此反应以形成硅化物。例如，在230处的形成可以包括在第一层上沉积第一材料，并且随后在第一层的至少一部分上沉积第二材料。第一材料和第二材料中的一个可以包括组分M，例如，其中，第一材料和第二材料中的另一个包括硅和组分D两者。在这样的实施例中，在230处形成第二层还可以包括使第一材料和第二材料的相应部分反应，以形成硅化物。在一些实施例中，形成第二层还可以包括在沉积第二材料之前蚀刻掉第一材料的一部分。
作为说明而非限制，如阶段301处所示，包括这种第一材料的层340可以例如使用原子层沉积(ALD)、化学气相沉积(CVD)、快速热化学气相沉积(RTCVD)等共形地沉积在层330的表面332上。在一个示例性实施例中，层340包括化合物SiyDz，所述化合物SiyDz包括硅和组分D，例如，其中，层340被共形地沉积，以提供具有例如等于或小于3nm(例如，2nm或更小)的厚度的均匀、连续的膜。例如，层340的最小厚度可以在5埃
Figure BDA0002553550030000121
到
Figure BDA0002553550030000122
的范围内。
在一些实施例中，可以选择性地蚀刻或以其他方式去除层340的一个或多个部分。例如，除了鳍状物结构320之外的一个或多个结构(例如包括结构316的至少一些部分)可以被层340的部分覆盖。在一些应用中，结构316的一些或所有这样的表面部分可能至少在制造处理的某个稍后阶段需要被暴露。然而，如果在层340的邻接部分与另一材料化学反应以形成硅化物结构之后发生这样的刻蚀，蚀刻以暴露结构316的这种表面部分可能是不可行的。一些实施例通过提供蚀刻工艺以去除层340的在鳍状物结构320的顶部部分上方的部分来防止形成这种不想要的硅化物结构。
例如，如阶段302所示，蚀刻停止结构380(例如，包括碳硬掩模材料)可以至少沉积在鳍状物结构320之上以及层340的在鳍状物结构320之上延伸的该部分之上。例如，蚀刻停止结构380可以至少垂直延伸(沿着所示的z轴尺寸)到层340的在鳍状物结构320之上延伸的部分的高度z1，例如，其中蚀刻停止结构380进一步延伸到高度z1上方的高度z2。在这样的实施例中，随后可以执行蚀刻以去除层340的部分，例如由此暴露结构316的一个或多个表面区318，同时在鳍状物结构320和电介质层330上保留层340的剩余部分342。
在阶段303处，包括第二材料的层350可以共形地沉积在层340的剩余部分342的至少一些上。层350(例如，包括金属Ml和M2的组合)可以例如通过ALD、诸如等离子体增强化学气相沉积(PECVD)的CVD或其他这样的处理而沉积，以形成在鳍状物结构320之上延伸的均匀、共形的且连续的膜。层350可以设置在剩余部分342中的一些或全部上，例如，其中，层350的最小厚度等于或小于3nm(例如，2nm或更小)。在一个实施例中，层350的最小厚度在
Figure BDA0002553550030000131
到
Figure BDA0002553550030000132
的范围内。在一个实施例中，第二材料包括将与层340的化合物SiyDz反应的组分M。组分M的沉积可以促进一个或多个自对准结构的形成。例如，部分342与层350的重叠部分之间的随后反应可能导致在部分342的化合物SiyDz所位于的不同位置处形成硅化物MxSiyDz，例如双金属硅化物Mlx1M2x2SiyDz。
作为说明而非限制，如阶段304所示，包括硅化物的结构360可以通过部分342与层350的邻接部分的化学反应来形成。例如，结构360的最小厚度可以等于或小于20nm(在一些实施例中，10nm或更小)。在一些实施例中，通过使部分342与层350的邻接部分反应来实现结构360的形成，例如，其中，在没有或有诸如退火的进一步处理的情况下，在将层350沉积到部分342上时发生这种反应。基于在沉积层350之前形成部分342的工艺顺序，所得到的结构360可以是自对准的。例如，结构360可以至少部分地由层350的不邻接部分342的剩余未反应的部分352界定。在这样的实施例中，结构360可以用作多鳍状物晶体管的栅极功函数硅化物层的至少一部分，其中，结构360与例如由表面332和结构316的相应表面中的一些或全部以各种方式形成的一个或多个弯曲和/或一个或多个角度共形。结构360例如可以位于结构316之间的凹陷区的下部部分中，例如其中，结构360与下部部分的底表面共形，并且不延伸超过高度z2到达凹陷区的上部边缘。所得到的结构360的硅化物可以有助于优于常规NMOS功函数金属(WFM)材料的性能特性的性能特性。
虽然一些实施例不限于此，但是操作205可以包括制造晶体管结构的其他特征的一个或多个其他工艺，所述晶体管结构将至少包括第一层和第二层的相应部分。如阶段305所示，这种额外的工艺可以包括例如使用适合于用于制造栅极堆叠体、栅电极等的常规技术的操作在层360上形成一个或多个其他栅极结构370以。这种一个或多个其他栅极结构370的特定形状和尺寸仅是说明性的，并且不限制一些实施例。
结构360可以包括基本共形层，其中，一个或多个边缘结构(例如包括所示的说明性边缘结构362中的一个或两个)由基本共形层的周界形成。示出了阶段305处的结构的剖面透视图的图3D示出了：至少一个边缘结构362可以平行于鳍状物结构320的长度(x轴尺寸)(例如沿着侧壁结构)延伸。这种边缘结构362可以(沿着y轴并且沿着z轴)从结构360的沿着鳍状物结构320的侧壁延伸或在鳍状物结构320的宽度之上延伸的任何部分偏移。例如，这种边缘结构362的高度z3可以大于结构360的在鳍状物结构320上或沿着鳍状物结构320的侧壁延伸的任何部分的高度。在该特定的上下文中，“高度”是指沿着z轴与某一参考高度(例如，侧面312的高度)的距离，所述参考高度例如位于鳍状物结构320的顶部或顶部下方。栅电极370的至少一些可以设置在(并且在一些实施例中，可以填充)凹陷区，所述凹陷区至少部分地由结构360的与鳍状物结构320的侧壁共形的一个部分以及由结构360的与结构316中的一个的侧壁共形的另一部分两者来限定。在所示的示例实施例中，栅电极370延伸到两个这样的凹陷区中，每个凹陷区在鳍状物结构320的相对的相应侧面上。在其他实施例中，结构360的周界可以形成更多、更少和/或不同的边缘结构，每个边缘结构在沿着或跨过鳍状物结构320延伸的任何硅化物上方的相应高度处平行于鳍状物结构320的长度延伸。
替代地或另外，这样的额外的工艺可以形成源极/漏极区，每个源极/漏极区在鳍状物结构的相应区处，其中，晶体管结构的沟道区将设置在所述源极/漏极区之间。作为说明而非限制，一个或多个凹陷结构可以被湿法蚀刻或以其他方式形成在鳍状物结构320中。这种一个或多个凹陷可以允许随后在其中沉积掺杂的SiGe材料，所述掺杂的SiGe材料将提供源极/漏极区的至少一部分。例如，SiGe化合物可以(例如，通过化学气相沉积(CVD)或其他这样的加法工艺)外延生长，以形成至少一个SiGe主体。SiGe化合物在其沉积期间可以包括掺杂剂，或者替代地，可以在之后使用离子注入、等离子体注入或其他这样的掺杂工艺随后对SiGe化合物进行掺杂。在一些实施例中，操作205的额外的处理包括在晶体管结构之上图案化一个或多个金属化层，所述一个或多个金属化层将促进晶体管结构与同一IC芯片(或晶圆)的其他集成电路和/或与将耦合到包括晶体管结构的IC芯片的电路的互联。
在一些实施例中，方法200可以额外地或替代地包括用于连接和/或操作集成电路的操作，所述集成电路例如是由操作205产生的集成电路。例如，方法200可以包括(在240处)经由包括第一层和第二层的晶体管结构将第一电路耦合到第二电路。替代地或另外，方法200可以包括(在250处)经由晶体管结构在第一电路与第二电路之间传递信号。
作为说明而非限制，图4中的系统400示出了一个示例性实施例，其中，IC芯片被耦合，以促进经由包括栅极功函数硅化物结构的晶体管在第一电路和第二电路(例如所示的说明性供应电路480和排放电路482)之间的通信。例如，系统400可以包括IC器件100的特征中的一些或全部，并且可以根据方法200的一些或全部操作来制造、耦合和/或操作。
在所示的示例实施例中，系统400的IC芯片包括衬底410，所述衬底410包括例如缓冲层、硅衬底、隔离结构等。IC芯片的鳍状物结构420可以从由衬底410形成的侧面(例如，侧面112、312中的一个)延伸，其中，一个或多个晶体管的相应结构以各种方式设置在鳍状物结构420中或鳍状物结构420上。例如，IC芯片的第一晶体管可以包括在沟道区的相对的相应侧面上的两个掺杂的源极区或漏极区424a、426a，其中，源极区或漏极区424a、426a和沟道区各自延伸到鳍状物结构420的表面。源电极或漏电极425a、427a可以分别设置在掺杂的源极区或漏极区424a、426a上。第一晶体管还可以包括邻接沟道区的表面的栅极电介质430a，以及沿着栅极电介质430a的表面延伸并邻接栅极电介质430a的表面的栅极功函数层440a。栅极功函数层440a包括硅化物，例如，可以通过两部分沉积工艺(例如阶段301至304所示的沉积工艺)形成所述硅化物。在实施例中，第一晶体管的一个或多个其他栅极结构(例如如所示的说明性栅电极450a)可以堆叠在或以其他方式设置在栅极功函数层440a上，例如，其中，侧壁间隔物452a在制造处理的一个或多个阶段期间提供栅电极450a的电绝缘和/或栅电极450a的保护。
为了促进与第一晶体管的信号通信，IC管芯还可以包括金属化堆叠体460，所述金属化堆叠体460包括绝缘电介质材料和以各种方式延伸通过金属化堆叠体460的图案化导体(包括迹线、过孔等)。作为说明而非限制，金属化堆叠体460可以包括过孔462a、464a、466a，所述过孔462a、464a、466a以各种方式延伸以(分别)耦合到源电极或漏电极425a、栅电极450a以及源电极或漏电极427a。过孔462a、464a、466a可以以各种方式实现与供应电路480和排放电路482的耦合，例如，其中，供应电路480将向第一晶体管提供输入信号，并且其中，排放电路482将接收基于输入信号的输出信号。供应电路480和排放电路482中的一个或两个可以与包括第一晶体管的IC芯片集成。在一些实施例中，供应电路480和排放电路482中的一个或每一个与另一相应的IC芯片集成，例如，所述另一相应的IC芯片可以与包括第一晶体管的IC芯片一起封装。在其他实施例中，供应电路480和排放电路482中的一个或每一个在包括第一晶体管的封装器件的外部。作为说明而非限制，排放电路482可以包括或耦合到输入/输出(I/O)设备(诸如天线、触摸屏、显示器等)，所述输入/输出(I/O)设备将输出信号、显示图像或以其他方式提供基于经由第一晶体管传递的信号的一些输出。然而，一些实施例不限于可以由供应电路480和排放电路482中的一个或两个提供的特定功能。
鳍状物结构420(和/或IC芯片的一个或多个其他鳍状物结构)还可以具有设置在其中或其上的一个或多个其他晶体管的相应结构，所述一个或多个其他晶体管的相应结构中的一些或全部可以各自包括相应的栅极功函数硅化物结构。例如，IC管芯的第二晶体管可以包括掺杂的源极区或漏极区424b、426b、栅极电介质430b、栅极功函数层440b、源电极或漏电极425b、427b、栅电极450b和侧壁间隔物452b，它们(分别)在功能上对应于掺杂的源极区或漏极区424b、426b、栅极电介质430b、栅极功函数层440b、源电极或漏电极425b、427b、栅电极450b和侧壁间隔物452b。在这样的实施例中，鳍状物结构420可以具有设置在其中的电介质结构470，所述电介质结构470在第一晶体管与第二晶体管之间提供至少部分的电绝缘。替代地或另外，金属化堆叠体460还可以包括过孔462b、464b、466b，所述过孔462b、464b、466b以各种方式延伸以(分别)耦合到源电极或漏电极425b、栅电极450b以及源电极或漏电极427b。这种耦合可以促进第二晶体管与其他电路之间的信号通信。
图5示出了根据实施例的包括共形的功函数硅化物结构的IC器件500的截面图。例如，IC器件500可以包括器件100的一个或多个结构。用于制造IC器件500的处理可以包括方法200中的一些或全部，例如，其中，这种处理形成在阶段300-305处示出的一个或多个特征。图5中所示的截面图对应于诸如图1中所示的y-z平面106的截面平面。
如图5中所示，IC器件500包括一个或多个鳍状物结构(例如所示的说明性鳍状物结构520、522)以及形成一个或多个沟槽的绝缘结构514，一个或多个鳍状物结构以各种方式延伸穿过所述一个或多个沟槽。鳍状物结构520、522和绝缘结构514可以以各种方式设置在缓冲层、半导体衬底和/或其他结构(未示出)之上，例如，其中，鳍状物结构520、522中的一个或每一个在功能上对应于鳍状物结构120，并且其中，绝缘结构514在功能上对应于绝缘结构114。
在所示的示例性实施例中，IC器件500包括多个鳍状物NMOS晶体管结构，其中，栅极结构545(例如，包括栅电极，并且在一些实施例中，包括栅极堆叠体的额外的层)在鳍状物结构520、522之上和之间延伸。然而，一些实施例不限于此，并且IC器件500可以额外地或替代地包括各种其他单个鳍状物或多个鳍状物NMOS晶体管结构中的任一个。栅极电介质结构530从绝缘结构514的下面的部分延伸，并且在鳍状物结构520之上延伸，例如，其中，栅极电介质结构530在鳍状物结构520与栅极结构545之间提供电绝缘。替代地或另外，栅极电介质结构535可以从绝缘结构514的下面的部分延伸，并且在鳍状物结构522之上延伸。例如，栅极电介质结构530、535可以以各种方式具有栅极电介质130的一个或多个特征。
在这样的实施例中，包括本文描述的各种硅化物材料中的任一种的层540可以至少部分地在栅极电介质结构530、535和绝缘结构514中的一个或多个之上延伸。层540的至少一部分可以在由栅极电介质结构530、535和绝缘结构514中的一个或多个形成的表面532的至少一些弯曲和/或成角度的部分之上延伸，并且与由栅极电介质结构530、535和绝缘结构514中的一个或多个形成的至少一些弯曲和/或成角度的部分基本上共形。作为说明而非限制，层540的一些部分可以具有从局部最小高度Zb到局部最大高度Zt的跨度z0。跨度z0(或是z0的一部分的某一较小的跨度)可以至少是层540的在Zb和Zt之间延伸的那部分的最小厚度的三倍，例如，其中，跨度z0至少是最小厚度的五倍(并且在一些实施例中，至少八倍)。图5示出了层540的各种厚度t0至t5，每个厚度在表面532上的不同的相应位置处。
在一个实施例中，层540的在Zb与Zt之间延伸的部分具有等于或小于20nm的最小厚度，例如，其中，最小厚度小于或等于10nm(并且在一些实施例中，小于或等于7nm)。额外地或替代地，层540的最小厚度相对最小厚度的任何变化可以等于或小于最小厚度的一半。例如，层540的在鳍状物结构520、522之上延伸的一部分的最小厚度可以具有最小厚度tmin，其中，对于层540沿着该部分的任何厚度tx(例如，包括所示的厚度t0、tl、t2、t3、t4、t5中的任一个)，绝对值|(tmin-tx)|小于或等于乘积(0.5)(tmin)。
图6示出了根据一个实施例的计算设备600。计算设备600容纳板602。板602可以包括若干组件，包括但不限于处理器604和至少一个通信芯片606。处理器604物理耦合且电耦合到板602。在一些实施方式中，至少一个通信芯片606也物理耦合且电耦合到板602。在另外的实施方式中，通信芯片606是处理器604的一部分。
取决于计算设备600的应用，计算设备600可以包括其他组件，所述其他组件可以或不可以物理耦合且电耦合到板602。这些其他组件包括但不限于，易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存存储器、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、相机和大容量存储设备(例如，硬盘驱动器、紧凑盘(CD)、数字通用盘(DVD)等)。
通信芯片606实现了用于向和从计算设备600传送数据的无线通信。术语“无线”及其派生词可以用于描述可以通过非固体介质通过使用调制的电磁辐射传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并非暗示关联的设备不包含任何线，尽管在一些实施例中它们可能不包含任何线。通信芯片606可以实施若干无线标准或协议中的任一个，包括但不限于，Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物、以及被指定为3G、4G、5G及更高版本的任何其他无线协议。计算设备600可以包括多个通信芯片606。例如，第一通信芯片606可以专用于短距离无线通信，例如如Wi-Fi和蓝牙，而第二通信芯片606可以专用于远距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备600的处理器604包括封装在处理器604内的集成电路管芯。术语“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的部分。通信芯片606也包括封装在通信芯片606内的集成电路管芯。
在各种实施方式中，计算设备600可以是膝上型电脑、上网本电脑、笔记本电脑、超级本电脑、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数字视频录像机。在另外的实施方式中，计算设备600可以是处理数据的任何其他电子设备。
一些实施例可以作为可以包括其上存储有指令的机器可读介质的计算机程序产品或软件来提供，所述指令可以用于对计算机系统(或其他电子设备)进行编程，以执行根据实施例的过程。机器可读介质包括用于以机器(例如，计算机)可读的形式存储或传输信息的任何机制。例如，机器可读(例如，计算机可读)介质包括机器(例如，计算机)可读存储介质(例如，只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光存储介质、闪存存储器设备等)、机器(例如，计算机)可读传输介质(电、光、声或其他形式的传播信号(例如，红外信号、数字信号等))等。
图7示出了以计算机系统700的示例性形式的机器的图解图示，在所述计算机系统700内可以执行一组指令以用于引起机器执行本文描述的方法中的任何一个或多个。在替代的实施例中，机器可以连接(例如，联网)到局域网(LAN)、内联网、外联网或因特网中的其他机器。机器可以在客户端-服务器网络环境中以服务器或客户端机器的能力操作，或者在端对端(或分布式)网络环境中作为对等机器操作。机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、互联网装置、服务器、网络路由器、交换机或桥、或者能够执行指定该机器要采取的动作的一组指令(顺序的或以其他方式)的任何机器。此外，虽然仅示出单个机器，但是术语“机器”还应被理解为包括单独地或联合地执行一组(或多组)指令以执行本文描述的方法中的任何一个或多个的机器(例如，计算机)的任何集合。
示例性计算机系统700包括经由总线730彼此通信的处理器702、主存储器704(例如，只读存储器(ROM)、闪存存储器、诸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)的动态随机存取存储器(DRAM)等)、静态存储器706(例如，闪存存储器、静态随机存取存储器(SRAM)等)以及辅助存储器718(例如，数据存储设备)。
处理器702代表一个或多个通用处理设备，例如微处理器、中央处理单元等。更具体地，处理器702可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、实施其他指令集的处理器、或实施指令集的组合的处理器。处理器702还可以是一个或多个专用处理设备，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理器702被配置为执行用于执行本文所述的操作的处理逻辑726。
计算机系统700还可以包括网络接口设备708。计算机系统700还可以包括视频显示单元710(例如，液晶显示器(LCD)、发光二极管显示器(LED)或阴极射线管(CRT))、字母数字输入设备712(例如，键盘)、光标控制设备714(例如，鼠标)和信号生成设备716(例如，扬声器)。
辅助存储器718可以包括机器可存取存储介质(或更具体地，计算机可读存储介质)732，在机器可存取存储介质732上存储了体现本文描述的方法或功能中的任何一个或多个的一组或多组指令(例如，软件722)。软件722在其由计算机系统700执行期间还可以完全或至少部分地位于主存储器704内和/或处理器702内，主存储器704和处理器702也构成机器可读存储介质。还可以经由网络接口设备708在网络720之上传送或接收软件722。
虽然机器可存取存储介质732在示例性实施例中被示为单个介质，但是术语“机器可读存储介质”应当被理解为包括存储一组或多组指令的单个介质或多个介质(例如，集中式或分布式数据库、和/或关联的高速缓存和服务器)。术语“机器可读存储介质”还应被理解为包括能够存储或编码用于由机器执行并引起机器执行一个或多个实施例中的任一个的一组指令的任何介质。术语“机器可读存储介质”因此应当被理解为包括但不限于固态存储器以及光和磁介质。
示例1是包括晶体管结构的集成电路(IC)器件，所述晶体管结构包括：沟道区，所述沟道区包括半导体；沿着沟道区的侧面的第一层，所述第一层包括电介质材料；以及沿着第一层的侧面的第二层。第二层包括硅化物，其中，第二层与弯曲或成角度的表面基本上共形，其中，第二层的平均最小厚度等于或小于20纳米(nm)，并且其中，第二层沿着弯曲或成角度的表面的高度的跨度大于或等于与第二层的平均最小厚度的三倍相等的距离。
在示例2中，示例1中的任何一个或多个的主题可选地包括：其中，硅化物包括：硅；一种或多种元素，每种元素来自IIIa族、IVa族或Va族中的相应的一个；以及至少两种金属，其中，至少两种金属中的第一种来自IIIa族、IVa族、Va族、IVb族、Vb族、VIb族、VIIB族或VIIIb族。
在示例3中，示例2中的任何一个或多个的主题可选地包括：其中，至少两种金属包括铝(Al)、镓(Ga)、铪(Hf)、铟(In)、铌(Nb)、锇(Os)、钌(Ru)、钽(Ta)、钛(Ti)、钨(W)、钇(Y)或锆(Zr)。
在示例4中，示例2中的任何一个或多个的主题可选地包括：其中，至少两种金属中的第二种来自IIIa族、IVa族、Va族、IVb族、Vb族、VIb族、VIIB族或VIIIb族。
在示例5中，示例1中的任何一个或多个的主题可选地包括：其中，硅化物包括硅和组分D，所述组分D包括一种或多种元素，每种元素来自IIIa族、IVa族或Va族中的相应的一个。
在示例6中，示例5中的任何一个或多个的主题可选地包括：其中，组分D包括砷(As)、镓(Ga)、锗(Ge)、氮(N)、磷(P)或锑(Sb)中的一个。
在示例7中，示例5中的任何一个或多个的主题可选地包括：其中，硅化物还包括组分M，所述组分M包括：一种或多种过渡金属元素，每种过渡金属元素来自IVb族、Vb族、VIb族、VIIB族或VIIIb族中的相应的一个；或一种或多种金属元素，每种金属元素来自IIIa族、IVa族或Va族中的相应的一个。
在示例8中，示例7中的任何一个或多个的主题可选地包括：其中，组分M包括铝(Al)、镓(Ga)、铪(Hf)、铟(In)、铌(Nb)、锇(Os)、钌(Ru)、钽(Ta)、钛(Ti)、钨(W)、钇(Y)或锆(Zr)。
在示例9中，示例1中的任何一个或多个的主题可选地包括：其中，硅化物包括硅和组分M，所述组分M包括：一种或多种过渡金属元素，每种过渡金属元素来自IVb族、Vb族、VIb族、VIIB族或VIIIb族中的相应的一个；或一种或多种金属元素，每种金属元素来自IIIa族、IVa族或Va族中的相应的一个。
在示例10中，示例9中的任何一个或多个的主题可选地包括：其中，组分M包括金属Ml、M2，所述金属M1、M2各自具有不同的相应金属类型。
在示例11中，示例9中的任何一个或多个的主题可选地包括：其中，组分M包括铝(Al)、铪(Hf)、钽(Ta)、钛(Ti)或钨(W)。
在示例12中，示例1、2、5和9中的任何一个或多个的主题可选地包括：其中，IC器件包括鳍状物结构，所述鳍状物结构包括在晶体管结构的源极区与晶体管结构的漏极区之间沿着鳍状物结构的长度延伸的沟道区，其中，第二层的周界形成平行于鳍状物结构的长度延伸的边缘结构。
在示例13中，示例12中的任何一个或多个的主题可选地包括：其中，边缘结构的高度大于第二层的在鳍状物结构上或沿着鳍状物结构的侧壁的任何部分的高度。
示例14是用于制造晶体管结构的方法，所述方法包括：形成包括半导体的沟道区；在沟道区之上沉积包括电介质材料的第一层；以及在第一层上形成包括硅化物的第二层，其中，第二层与弯曲或成角度的表面基本上共形。第二层的平均最小厚度等于或小于20纳米(nm)，其中，第二层沿着弯曲或成角度的表面的高度的跨度大于或等于与第二层的平均最小厚度的三倍相等的距离。
在示例15中，示例14中的任何一个或多个的主题可选地包括：其中，形成第二层包括：在第一层上沉积第一材料；在沉积第一材料之后，在第一材料的一部分上沉积第二材料；以及使第一材料的一部分与第二材料的一部分反应以形成硅化物。
在示例16中，示例15中的任何一个或多个的主题可选地包括：其中，形成第二层包括在沉积第二材料之前蚀刻掉第一材料的另一部分。
在示例17中，示例15中的任何一个或多个的主题可选地包括：其中，第一材料和第二材料中的一个包括组分M，所述组分M包括一个或多个金属元素，并且其中，第一材料和第二材料中的另一个包括硅和组分D两者，所述组分D包括一种或多种元素，每种元素来自IIIa族、IVa族或Va族中的相应的一个。
在示例18中，示例14中的任何一个或多个的主题可选地包括：其中，硅化物包括：硅；一种或多种元素，每种元素来自IIIa族、IVa族或Va族中的相应的一个；以及至少两种金属，其中，至少两种金属中的第一种来自IIIa族、IVa族、Va族、IVb族、Vb族、VIb族、VIIB族或VIIIb族。
在示例19中，示例18中的任何一个或多个的主题可选地包括：其中，至少两种金属包括铝(Al)、镓(Ga)、铪(Hf)、铟(In)、铌(Nb)、锇(Os)、钌(Ru)、钽(Ta)、钛(Ti)、钨(W)、钇(Y)或锆(Zr)。
在示例20中，示例18中的任何一个或多个的主题可选地包括：其中，至少两种金属中的第二种来自IIIa族、IVa族、Va族、IVb族、Vb族、VIb族、VIIB族或VIIIb族。
在示例21中，示例14中的任何一个或多个的主题可选地包括：其中，硅化物包括硅和组分D，所述组分D包括一种或多种元素，每种元素来自IIIa族、IVa族或Va族中的相应的一个。
在示例22中，示例21中的何任一个或多个的主题可选地包括：其中，组分D包括砷(As)、镓(Ga)、锗(Ge)、氮(N)、磷(P)或锑(Sb)中的一个。
在示例23中，示例21中的任何一个或多个的主题可选地包括：其中，硅化物还包括组分M，所述组分M包括：一种或多种过渡金属元素，每种过渡金属元素来自IVb族、Vb族、VIb族、VIIB族或VIIIb族中的相应的一个；或一种或多种金属元素，每种金属元素来自IIIa族、IVa族或Va族中的相应的一个。
在示例24中，示例23中的任何一个或多个的主题可选地包括：其中，组分M包括铝(Al)、镓(Ga)、铪(Hf)、铟(In)、铌(Nb)、锇(Os)、钌(Ru)、钽(Ta)、钛(Ti)、钨(W)、钇(Y)或锆(Zr)。
在示例25中，示例14中的任何一个或多个的主题可选地包括：其中，硅化物包括硅和组分M，所述组分M包括：一种或多种过渡金属元素，每种过渡金属元素来自IVb族、Vb族、VIb族、VIIB族或VIIIb族中的相应的一个；或一种或多种金属元素，每种金属元素来自IIIa族、IVa族或Va族中的相应的一个。
在示例26中，示例25中的任何一个或多个的主题可选地包括：其中，组分M包括金属M1、M2，所述金属M1、M2各自具有不同的相应金属类型。
在示例27中，示例25中的任何一个或多个的主题可选地包括：其中，组分M包括铝(Al)、铪(Hf)、钽(Ta)、钛(Ti)或钨(W)。
在示例28中，示例14、15、18、21和25中的任何一个或多个的主题可选地包括：其中，形成沟道区包括形成鳍状物结构，其中，沟道区在晶体管结构的源极区与晶体管结构的漏极区之间沿着鳍状物结构的长度延伸，并且其中，在形成第二层之后，第二层的周界形成平行于鳍状物结构的长度延伸的边缘结构。
在示例29中，示例28中的任何一个或多个的主题可选地包括：其中，边缘结构的高度大于第二层的在鳍状物结构上或沿着鳍状物结构的侧壁的任何部分的高度。
示例30是包括集成电路(IC)器件的系统，所述集成电路(IC)器件包括晶体管结构，所述晶体管结构包括：沟道区，所述沟道区包括半导体；沿着沟道区的侧面的第一层，所述第一层包括电介质材料；以及沿着第一层的侧面的第二层，所述第二层包括硅化物，其中，第二层与弯曲或成角度的表面基本上共形。第二层的平均最小厚度等于或小于20纳米(nm)，其中，第二层沿着弯曲或成角度的表面的高度的跨度大于或等于与第二层的平均最小厚度的三倍相等的距离。系统还包括耦合到IC器件的显示设备，所述显示设备显示基于信号的图像。
在示例31中，示例30中的任何一个或多个的主题可选地包括：其中，硅化物包括：硅；一种或多种元素，每种元素来自IIIa族、IVa族或Va族中的相应的一个；以及至少两种金属，其中，至少两种金属中的第一种来自IIIa族、IVa族、Va族、IVb族、Vb族、VIb族、VIIB族或VIIIb族。
在示例32中，示例31中的任何一个或多个的主题可选地包括：其中，至少两种金属包括铝(Al)、镓(Ga)、铪(Hf)、铟(In)、铌(Nb)、锇(Os)、钌(Ru)、钽(Ta)、钛(Ti)、钨(W)、钇(Y)或锆(Zr)。
在示例33中，示例31中的任何一个或多个的主题可选地包括：其中，至少两种金属中的第二种来自IIIa族、IVa族、Va族、IVb族、Vb族、VIb族、VIIB族或VIIIb族。
在示例34中，示例30中的任何一个或多个的主题可选地包括：其中，硅化物包括硅和组分D，所述组分D包括一种或多种元素，每种元素来自IIIa族、IVa族或Va族中的相应的一个。
在示例35中，示例34中的任何一个或多个的主题可选地包括：其中，组分D包括砷(As)、镓(Ga)、锗(Ge)、氮(N)、磷(P)或锑(Sb)中的一个。
在示例36中，示例34中的任何一个或多个的主题可选地包括：其中，硅化物还包括组分M，所述组分M包括：一种或多种过渡金属元素，每种过渡金属元素来自IVb族、Vb族、VIb族、VIIB族或VIIIb族中的相应的一个；或一种或多种金属元素，每种金属元素来自IIIa族、IVa族或Va族中的相应的一个。
在示例37中，示例36中的任何一个或多个的主题可选地包括：其中，组分M包括铝(Al)、镓(Ga)、铪(Hf)、铟(In)、铌(Nb)、锇(Os)、钌(Ru)、钽(Ta)、钛(Ti)、钨(W)、钇(Y)或锆(Zr)。
在示例38中，示例30中的任何一个或多个的主题可选地包括：其中，硅化物包括硅和组分M，所述组分M包括：一种或多种过渡金属元素，每种过渡金属元素来自IVb族、Vb族、VIb族、VIIB族或VIIIb族中的相应的一个；或一种或多种金属元素，每种金属元素来自IIIa族、IVa族或Va族中的相应的一个。
在示例39中，示例38中的任何一个或多个的主题可选地包括：其中，组分M包括金属Ml、M2，所述金属M1、M2各自具有不同的相应金属类型。
在示例40中，示例38中的任何一个或多个的主题可选地包括：其中，组分M包括铝(Al)、铪(Hf)、钽(Ta)、钛(Ti)或钨(W)。
在示例41中，示例30、31、34和38中的任何一个或多个的主题可选地包括：其中，IC器件包括鳍状物结构，所述鳍状物结构包括在晶体管结构的源极区与晶体管结构的漏极区之间沿着鳍状物结构的长度延伸的沟道区，其中，第二层的周界形成平行于鳍状物结构的长度延伸的边缘结构。
在示例42中，示例41中的任何一个或多个的主题可选地包括：其中，边缘结构的高度大于第二层的在鳍状物结构上或沿着鳍状物结构的侧壁的任何部分的高度。
本文描述了用于提供集成电路的晶体管功能的技术和架构。在以上描述中，出于解释的目的，阐述了若干特定细节，以便提供对某些实施例的透彻理解。然而，对于本领域中的技术人员显而易见的是，可以在没有这些特定细节的情况下实践某些实施例。在其他实例中，以框图形式示出结构和设备以避免使描述难以理解。
说明书中对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。在说明书中的各种地方出现的短语“在一个实施例中”不一定全部指同一实施例。
本文详细描述的一些部分是根据对计算机存储器内的数据位的操作的算法和符号表示来呈现的。这些算法描述和表示是计算领域中的技术人员用于最有效地将其工作的实质传达给本领域中的其他技术人员的手段。算法在这里并且通常被认为是导致期望结果的步骤的自洽序列。所述步骤是需要对物理量进行物理操纵的步骤。通常，尽管不是必须的，但是这些量采用能够被存储、传送、组合、比较和以其他方式操纵的电或磁信号的形式。主要出于通用的原因，将这些信号称为位、值、元素、符号、字符、项、数字等已被证明有时是方便的。
然而，应当记住，所有这些和类似的术语都与适当的物理量关联，并且仅仅是应用于这些量的方便的标记。除非特别声明，否则如从本文的讨论中显而易见的，应当理解，贯穿说明书，利用诸如“处理”或“计算”或“运算”或“确定”或“显示”等术语的讨论是指计算机系统或类似的电子计算设备的动作和处理，所述计算机系统或类似的电子计算设备操纵计算机系统的寄存器和存储器内的表示为物理(电子)量的数据，并且将所述数据转换为计算机系统存储器或寄存器或其他这种信息存储、传输或显示设备内的类似地表示为物理量的其他数据。
某些实施例还涉及用于执行本文的操作的装置。所述装置可以是为所需目的而专门构造的，或者它可以包括由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这样的计算机程序可以存储在计算机可读存储介质中，例如但不限于，任何类型的盘(包括软盘、光盘、CD-ROM和磁光盘)、只读存储器(ROM)、随机存取存储器(RAM)(诸如动态RAM(DRAM)、EPROM、EEPROM)、磁卡或光卡、或者适合于存储电子指令并耦合到计算机系统总线的任何类型的介质。
本文提出的算法和显示不是固有地与任何特定的计算机或其他装置相关。各种通用系统可以根据本文的指导与程序一起使用，或者可以证明构造更专用的装置来执行所需的方法步骤是方便的。用于各种这些系统所需的结构将从本文的描述中显现。另外，某些实施例不是参考任何特定的编程语言来描述的。应当理解，可以使用各种编程语言以实施如本文所描述的这种实施例的指导。
除了本文所描述的内容之外，在不脱离他们范围的情况下，可以对所公开的实施例及其实施方式进行各种修改。因此，本文的说明和示例应当以说明性而非限制性的意义来解释。本发明的范围应当仅通过参考所附权利要求来衡量。

Claims (25)

1.一种集成电路(IC)器件，所述IC器件包括：
晶体管结构，所述晶体管结构包括：
沟道区，所述沟道区包括半导体；
沿着所述沟道区的侧面的第一层，所述第一层包括电介质材料；以及
沿着所述第一层的侧面的第二层，所述第二层包括硅化物，其中，所述第二层与弯曲或成角度的表面基本上共形，其中，所述第二层的平均最小厚度等于或小于20纳米(nm)，并且其中，所述第二层沿着所述弯曲或成角度的所述表面的高度的跨度大于或等于与所述第二层的所述平均最小厚度的三倍相等的距离。
2.根据权利要求1所述的IC器件，其中，所述硅化物包括：
硅；
一种或多种元素，所述一种或多种元素中的每种元素来自IIIa族、IVa族或Va族中的相应的一个；以及
至少两种金属，其中，所述至少两种金属中的第一种来自IIIa族、IVa族、Va族、IVb族、Vb族、VIb族、VIIB族或VIIIb族。
3.根据权利要求2所述的IC器件，其中，所述至少两种金属包括铝(Al)、镓(Ga)、铪(Hf)、铟(In)、铌(Nb)、锇(Os)、钌(Ru)、钽(Ta)、钛(Ti)、钨(W)、钇(Y)或锆(Zr)。
4.根据权利要求2所述的IC器件，其中，所述至少两种金属中的第二种来自IIIa族、IVa族、Va族、IVb族、Vb族、VIb族、VIIB族或VIIIb族。
5.根据权利要求1所述的IC器件，其中，所述硅化物包括硅和组分M，所述组分M包括：
一种或多种过渡金属元素，所述一种或多种过渡金属元素中的每种过渡金属元素来自IVb族、Vb族、VIb族、VIIB族或VIIIb族中的相应的一个；或者
一种或多种金属元素，所述一种或多种金属元素中的每种金属元素来自IIIa族、IVa族或Va族中的相应的一个。
6.根据权利要求5所述的IC器件，其中，所述组分M包括金属Ml、M2，所述金属M1、M2各自具有不同的相应金属类型。
7.根据权利要求5所述的IC器件，其中，所述组分M包括铝(Al)、铪(Hf)、钽(Ta)、钛(Ti)或钨(W)。
8.根据权利要求1所述的IC器件，其中，所述IC器件包括鳍状物结构，所述鳍状物结构包括在所述晶体管结构的源极区与所述晶体管结构的漏极区之间沿着所述鳍状物结构的长度延伸的所述沟道区，其中，所述第二层的周界形成平行于所述鳍状物结构的所述长度延伸的边缘结构。
9.一种用于制造晶体管结构的方法，所述方法包括：
形成包括半导体的沟道区；
在所述沟道区之上沉积包括电介质材料的第一层；以及
在所述第一层上形成包括硅化物的第二层，其中，所述第二层与弯曲或成角度的表面基本上共形，其中，所述第二层的平均最小厚度等于或小于20纳米(nm)，并且其中，所述第二层沿着所述弯曲或成角度的所述表面的高度的跨度大于或等于与所述第二层的所述平均最小厚度的三倍相等的距离。
10.根据权利要求9所述的方法，其中，形成所述第二层包括：
在所述第一层上沉积第一材料；
在沉积所述第一材料之后，在所述第一材料的一部分上沉积第二材料；以及
使所述第一材料的所述部分与所述第二材料的一部分反应，以形成所述硅化物。
11.根据权利要求10所述的方法，其中，形成所述第二层包括在沉积所述第二材料之前蚀刻掉所述第一材料的另一部分。
12.根据权利要求10所述的方法，其中，所述第一材料和所述第二材料中的一个包括组分M，所述组分M包括一种或多种金属元素，并且其中，所述第一材料和所述第二材料中的另一个包括硅和组分D两者，所述组分D包括一种或多种元素，所述一种或多种元素中的每种元素来自IIIa族、IVa族或Va族中的相应的一个。
13.根据权利要求9所述的方法，其中，所述硅化物包括：
硅；
一种或多种元素，所述一种或多种元素中的每种元素来自IIIa族、IVa族或Va族中的相应的一个；以及
至少两种金属，其中，所述至少两种金属中的第一种来自IIIa族、IVa族、Va族、IVb族、Vb族、VIb族、VIIB族或VIIIb族。
14.根据权利要求13所述的方法，其中，所述至少两种金属包括铝(Al)、镓(Ga)、铪(Hf)、铟(In)、铌(Nb)、锇(Os)、钌(Ru)、钽(Ta)、钛(Ti)、钨(W)、钇(Y)或锆(Zr)。
15.根据权利要求13所述的方法，其中，所述至少两种金属中的第二种来自IIIa族、IVa族、Va族、IVb族、Vb族、VIb族、VIIB族或VIIIb族。
16.根据权利要求9所述的方法，其中，所述硅化物包括硅和组分D，所述组分D包括一种或多种元素，所述一种或多种元素中的每种元素来自IIIa族、IVa族或Va族中的相应的一个。
17.根据权利要求16所述的方法，其中，所述硅化物还包括组分M，所述组分M包括：
一种或多种过渡金属元素，所述一种或多种过渡金属元素中的每种过渡金属元素来自IVb族、Vb族、VIb族、VIIB族或VIIIb族中的相应的一个；或者
一种或多种金属元素，所述一种或多种金属元素中的每种金属元素来自IIIa族、IVa族或Va族中的相应的一个。
18.根据权利要求9所述的方法，其中，所述硅化物包括硅和组分M，所述组分M包括：
一种或多种过渡金属元素，所述一种或多种过渡金属元素中的每种过渡金属元素来自IVb族、Vb族、VIb族、VIIB族或VIIIb族中的相应的一个；或者
一种或多种金属元素，所述一种或多种金属元素中的每种金属元素来自IIIa族、IVa族或Va族中的相应的一个。
19.根据权利要求18所述的方法，其中，所述组分M包括金属M1、M2，所述金属M1、M2各自具有不同的相应金属类型。
20.根据权利要求9所述的方法，其中，形成所述沟道区包括形成鳍状物结构，其中，所述沟道区在所述晶体管结构的源极区与所述晶体管结构的漏极区之间沿着所述鳍状物结构的长度延伸，并且其中，在形成所述第二层之后，所述第二层的周界形成平行于所述鳍状物结构的所述长度延伸的边缘结构。
21.一种系统，所述系统包括：
集成电路(IC)器件，所述集成电路(IC)器件包括：
晶体管结构，所述晶体管结构包括：
沟道区，所述沟道区包括半导体；
沿着所述沟道区的侧面的第一层，所述第一层包括电介质材料；以及
沿着所述第一层的侧面的第二层，所述第二层包括硅化物，其中，所述第二层与弯曲或成角度的表面基本上共形，其中，所述第二层的平均最小厚度等于或小于20纳米(nm)，并且其中，所述第二层沿着所述弯曲或成角度的所述表面的高度的跨度大于或等于与所述第二层的所述平均最小厚度的三倍相等的距离；以及
显示设备，所述显示设备耦合到所述IC器件，所述显示设备显示基于所述信号的图像。
22.根据权利要求21所述的系统，其中，所述硅化物包括：
硅；
一种或多种元素，所述一种或多种元素中的每种元素来自IIIa族、IVa族或Va族中的相应的一个；以及
至少两种金属，其中，所述至少两种金属中的第一种来自IIIa族、IVa族、Va族、IVb族、Vb族、VIb族、VIIB族或VIIIb族。
23.根据权利要求22所述的系统，其中，所述至少两种金属包括铝(Al)、镓(Ga)、铪(Hf)、铟(In)、铌(Nb)、锇(Os)、钌(Ru)、钽(Ta)、钛(Ti)、钨(W)、钇(Y)或锆(Zr)。
24.根据权利要求21所述的系统，其中，所述硅化物包括硅和组分M，所述组分M包括：
一种或多种过渡金属元素，所述一种或多种过渡金属元素中的每种过渡金属元素来自IVb族、Vb族、VIb族、VIIB族或VIIIb族中的相应的一个；或
一种或多种金属元素，所述一种或多种金属元素中的每种金属元素来自IIIa族、IVa族或Va族中的相应的一个。
25.根据权利要求24所述的系统，其中，所述组分M包括金属Ml、M2，所述金属M1、M2各自具有不同的相应金属类型。
CN201880083627.4A 2018-02-08 2018-02-08 集成晶体管器件的硅化物结构及其提供方法 Pending CN111801796A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2018/017411 WO2019156673A1 (en) 2018-02-08 2018-02-08 Silicide structure of an integrated transistor device and method of providing same

Publications (1)

Publication Number Publication Date
CN111801796A true CN111801796A (zh) 2020-10-20

Family

ID=67549493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880083627.4A Pending CN111801796A (zh) 2018-02-08 2018-02-08 集成晶体管器件的硅化物结构及其提供方法

Country Status (4)

Country Link
US (1) US11476334B2 (zh)
JP (1) JP7268939B2 (zh)
CN (1) CN111801796A (zh)
WO (1) WO2019156673A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11695051B2 (en) * 2019-03-29 2023-07-04 Intel Corporation Gate stacks for FinFET transistors
US20210408235A1 (en) * 2020-06-25 2021-12-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with silicide gate fill structure
WO2022044797A1 (ja) * 2020-08-24 2022-03-03 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置及び電子機器
CN115442722B (zh) * 2021-06-03 2024-10-18 深圳市盛佳丽电子有限公司 鳍片结构扬声器及其形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086024A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
KR100545863B1 (ko) * 2004-07-30 2006-01-24 삼성전자주식회사 핀 구조물을 갖는 반도체 장치 및 이를 제조하는 방법
US7173312B2 (en) 2004-12-15 2007-02-06 International Business Machines Corporation Structure and method to generate local mechanical gate stress for MOSFET channel mobility modification
US8188551B2 (en) * 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
JP2007207837A (ja) 2006-01-31 2007-08-16 Toshiba Corp 半導体装置および半導体装置の製造方法
JP5216204B2 (ja) * 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
US20080237743A1 (en) * 2007-03-30 2008-10-02 Texas Instruments Incorporated Integration Scheme for Dual Work Function Metal Gates
JP5368584B2 (ja) * 2009-12-24 2013-12-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9012963B2 (en) 2011-08-22 2015-04-21 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device
US9018054B2 (en) * 2013-03-15 2015-04-28 Applied Materials, Inc. Metal gate structures for field effect transistors and method of fabrication
US9401432B2 (en) * 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9972541B2 (en) * 2014-08-29 2018-05-15 Intel Corporation Technique for filling high aspect ratio, narrow structures with multiple metal layers and associated configurations
US9397159B2 (en) * 2014-09-12 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide region of gate-all-around transistor
US9331074B1 (en) * 2015-01-30 2016-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9876074B2 (en) * 2015-05-22 2018-01-23 International Business Machines Corporation Structure and process to tuck fin tips self-aligned to gates
US10181426B1 (en) * 2017-08-30 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Etch profile control of polysilicon structures of semiconductor devices

Also Published As

Publication number Publication date
US20200343343A1 (en) 2020-10-29
US11476334B2 (en) 2022-10-18
JP7268939B2 (ja) 2023-05-08
WO2019156673A1 (en) 2019-08-15
JP2021518050A (ja) 2021-07-29

Similar Documents

Publication Publication Date Title
US9514990B2 (en) Methods for manufacturing semiconductor devices having different threshold voltages
CN106170867B (zh) 用于垂直型半导体器件的选择性再生长顶部接触部
US11476334B2 (en) Silicide structure of an integrated transistor device and method of providing same
US20160104705A1 (en) Semiconductor device including finfets having different gate structures and method of manufacturing the semiconductor device
US11139296B2 (en) CMOS circuit with vertically oriented n-type transistor and method of providing same
US9966375B2 (en) Semiconductor device
US20160190319A1 (en) Non-Planar Semiconductor Devices having Multi-Layered Compliant Substrates
US11640984B2 (en) Transistor device with (anti)ferroelectric spacer structures
US20170162668A1 (en) Semiconductor device and method of manufacturing the same
TWI816689B (zh) 用於增進ｎｍｏｓ電晶體中通道應力的裝置、方法及系統
US11081570B2 (en) Transistors with lattice matched gate structure
US11101377B2 (en) Transistor device with heterogeneous channel structure bodies and method of providing same
US11444204B2 (en) Transistor device with channel recess structure and method of providing same
US11616130B2 (en) Transistor device with variously conformal gate dielectric layers
US20230111329A1 (en) Device, method and system to provide a stressed channel of a transistor
US20200227556A1 (en) Device, method and system for imposing transistor channel stress with an insulation structure
US20240006499A1 (en) Gate spacer in stacked gate-all-around (gaa) device architecture
US11355621B2 (en) Non-planar semiconductor device including a replacement channel structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination