CN111786669A - 用来进行决策反馈均衡器自适应控制的装置 - Google Patents

用来进行决策反馈均衡器自适应控制的装置 Download PDF

Info

Publication number
CN111786669A
CN111786669A CN201910270456.2A CN201910270456A CN111786669A CN 111786669 A CN111786669 A CN 111786669A CN 201910270456 A CN201910270456 A CN 201910270456A CN 111786669 A CN111786669 A CN 111786669A
Authority
CN
China
Prior art keywords
value
parameter
data
sample
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910270456.2A
Other languages
English (en)
Other versions
CN111786669B (zh
Inventor
蔡馥谦
林颖甫
陈玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faraday Micro Electronics Suzhou Co ltd
Faraday Technology Corp
Original Assignee
Faraday Micro Electronics Suzhou Co ltd
Faraday Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Faraday Micro Electronics Suzhou Co ltd, Faraday Technology Corp filed Critical Faraday Micro Electronics Suzhou Co ltd
Priority to CN201910270456.2A priority Critical patent/CN111786669B/zh
Priority to TW108126456A priority patent/TWI722506B/zh
Priority to US16/575,359 priority patent/US10637690B1/en
Publication of CN111786669A publication Critical patent/CN111786669A/zh
Application granted granted Critical
Publication of CN111786669B publication Critical patent/CN111786669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供一种用来进行决策反馈均衡器自适应控制的装置。该装置包含运算电路、判决器、采样保持电路、相位检测器及控制电路，以供进行相关操作。控制电路可至少依据一误差采样值以及数据采样值产生参数值，基于至少一预定规则动态更新上述参数以进行决策反馈均衡器自适应控制。上述参数包含一第一参数与另一参数以及比例调节参数。针对至少一数据模式，控制电路依据误差采样值的暂存值是否符合一预定条件来选择性地将该误差采样值取代为预定值以控制该另一参数与该第一参数，以避免触发一不稳定效应，藉此避免异常操作。该装置可通过采样值修改或代换来自动地引导接收器中的时钟及数据恢复电路达到最优稳定状态。

Description

用来进行决策反馈均衡器自适应控制的装置
技术领域
本发明涉及数据传输，尤其涉及一种用来进行决策反馈均衡器(DecisionFeedback Equalizer，可简称为“DFE”)自适应(adaptation)控制的装置。
背景技术
传统的DFE架构在信道频带受限的高速通信中可发挥着关键作用，但是传统的DFE架构并不完美。相关技术中提出了一些方案以尝试解决传统DFE架构中存在的问题。然而，这些方案可能发生额外的问题。因此，需要一种新颖的架构，以便在避免引入额外问题的情况下，提升电子装置的效能。
发明内容
本发明的目的之一在于提供一种用来进行决策反馈均衡器(Decision FeedbackEqualizer，简称“DFE”)自适应控制的装置，以解决传统DFE架构中存在的问题。
本发明的另一目的在于提供一种用来进行DFE自适应控制的装置，以在不引入额外问题的情况下，提升接收器及相关电子装置的效能。
本发明在至少一优选实施例中提供一种用来进行DFE自适应控制的装置，其中所述装置可应用于(applicable to)接收器。所述装置可包含多个运算(arithmetic)电路、多个判决器(slicer)、多个采样保持(sample and hold)电路、一相位检测器(phasedetector)以及一控制电路，其中所述多个运算电路可包含一第一运算电路与一第二运算电路，所述判决器包含一数据判决器、一组边沿(edge)判决器以及一误差判决器。所述数据判决器以及所述误差判决器可耦接至所述第一运算电路，所述组边沿判决器可耦接至所述第二运算电路，所述多个采样保持电路可耦接至所述数据判决器，所述相位检测器可耦接至所述组边沿判决器、且耦接至所述多个采样保持电路的其中之一，并且所述控制电路可耦接至所述第一运算电路、所述数据判决器、所述误差判决器以及所述多个采样保持电路。举例来说，所述第一算数电路可将所述接收器的一数据信号减去一第一反馈信号以产生一第一信号，以及所述第二运算电路可将所述数据信号减去一第二反馈信号以产生一第二信号。另外，所述多个判决器可用来产生多个采样值。尤其，所述数据判决器可判决所述第一信号以产生一第一数据采样值，所述组边沿判决器可依据至少一参数判决所述第二信号以产生一组边沿采样信号，所述误差判决器可依据另一参数判决所述第一信号以产生一误差采样值。此外，所述多个采样保持电路可依据所述第一数据采样值进行采样保持操作以产生多个第二数据采样值，其中所述第一反馈信号代表所述多个第二数据采样值的一第一线性组合，以及所述第二反馈信号代表所述多个第二数据采样值中的一部分第二数据采样值的一第二线性组合。所述相位检测器可依据所述组边沿采样信号中的至少一个、以及所述多个第二数据采样值中的一第二数据采样值来进行相位检测，以产生一相位调整信号，以供对一组时钟信号中的至少一个进行相位调整，其中所述组时钟信号用来进行关于判决操作的采样控制。更进一步，所述控制电路可至少依据所述误差采样值以及所述多个第二数据采样值产生多个参数值，且基于至少一预定规则动态地更新所述多个参数以进行所述DFE自适应控制，其中所述多个参数包含一误差调节另一参数、所述至少一一数据调节参数、一边沿调节第一参数以及一比例调节参数。例如，所述至少一边沿调节参数中的任一个的绝对值等于所述比例调节参数与所述数据调节第一参数的乘积。针对至少一数据模式(pattern)，所述控制电路可依据所述误差采样值的一暂存值是否符合一预定条件来选择性地将所述误差采样值取代为一预定值以控制所述另一误差调节参数与所述数据调节第一参数，以避免触发一不稳定效应，藉此避免所述接收器的异常操作。
本发明的好处之一是，本发明的装置可在较少副作用、或不造成副作用的状况下，妥善地解决既有的问题。另外，本发明的装置可在DFE自适应控制的过程中避免可能发生不稳定效应如雪球效应；另外本发明可进一步通过采样值修改或代换来自动地引导所述接收器中的时钟及数据恢复电路(clock and data recovery，简称“CDR”)达到最优稳定状态。因此，本发明的装置可有效提高相关电子装置的整体效能。
附图说明
图1为依据本发明一实施的一种用来进行DFE自适应控制的装置。
图2为依据本发明实施例的一种用来进行DFE自适应控制的方案。
图3绘示依据本发明一实施的一α调整方案。
图4绘示依据本发明另一实施例的一α调整方案。
图5绘示依据本发明一实施例的一h0调整方案。
图6绘示一不稳定效应的例子。
图7绘示依据本发明一实施例的一混和(hybrid)调整方案。
图8绘示依据本发明另一实施例的另一混和调整方案。
图9绘示依据本发明一实施例的一效能改善方案。
其中，附图标记说明如下：
101 装置
110 控制电路
112 模式检测器
114 参数调整模块
122 多工器
124 相位检测器
A11、A12、A1、A2 运算电路
CMP(0)、CMP(+h0.5)、
CMP(-h0.5)、CMP(h0) 判决器
SH1、SH2、…SHN 采样保持电路
M1、M2、…MN 乘法器
SW1、SW2、SW3、SW4 开关
CLK_Data、CLK_Edge 时钟信号
DATA 数据信号
Din 输入信号
SS(DK-1＝0)、SS(DK-1＝1) 边沿采样信号
PADJ 相位调整信号
h0、h0.5、h1、h2、h3、…hN、…、
+h0.5、-h0.5、h-1、…、α、αini 参数
EK、XK、DK、DK-1、DK-2、…DK-N 采样值
{0，1，1}、{1，0，0}、
{1，1，0}、{0，1，0}、
{1，0，1}、{0，0，1} 数据模式
Vdata 数据电压值
Vref 参考电压
EK(h0.5) 误差数据暂存值
具体实施方式
图1为依据本发明一实施例的一种用来进行DFE自适应控制的装置101，其中装置101可应用于(applicable to)一接收器。举例来说，装置101可以实施成一CDR装置，但本发明不限于此。装置101可包含多个运算电路诸如算数电路A11、A12、A1、A2等，多个开关诸如开关SW1、SW2、SW3、SW4等，多个判决器诸如判决器CMP(0)、CMP(+h0.5)、CMP(-h0.5)与CMP(h0)，多个采样保持(sample and hold)电路(在图1标示为“S/H”，以求简明)诸如采样保持电路SH1、SH2、…SHN等，多个乘法器诸如乘法器M1、M2、…MN等，一控制电路110以及一相位检测模块，其中控制电路110可包含一模式检测器112与一参数调整模块114，而所述相位检测模块可包含一多工器(multiplexer)122(在图1标示为“MUX”，以求简明)与一相位检测器124。由于判决器CMP(0)、{CMP(+h0.5)，CMP(-h0.5)}与CMP(h0)可分别对应于一数据采样路径、一组边沿采样路径以及一误差采样路径，故这些判决器可分别称为一数据判决器CMP(0)、一组边沿判决器{CMP(+h0.5)，CMP(-h0.5)}以及一误差判决器CMP(h0)。尤其，数据判决器CMP(0)和误差判决器CMP(h0)可耦接至运算电路A11(举例来说，通过开关SW2)，所述组边沿判决器{CMP(+h0.5)，CMP(-h0.5)}可耦接至运算电路A12，采样保持电路SH1、SH2、…与SHN可耦接至数据判决器电路CMP(0)，相位检测器124可耦接至所述组边沿判决器电路{CMP(+h0.5)，CMP(-h0.5)}(通过多工器122，如图1所示)、多工器控制端可耦接至采样保持电路SH1、SH2、…与SHN的其中之一(例如采样保持电路SH1)，控制电路110可耦接至数据判决器CMP(0)、误差判决器CMP(h0)以及采样保持电路SH1、SH2、…与SHN。
依据本实施例，运算电路A11可将所述接收器接收的之一数据信号DATA减去一第一反馈信号(例如通过其反相(inverted)输入端子“-”接收的信号)以产生一第一信号(例如通过其右侧端子输出的信号)，运算电路A12可将数据信号DATA减去一第二反馈信号(例如通过其反相输入端子“-”接收的信号)以产生一第二信号(例如通过其右侧端子输出的信号Din)。另外，上述判决器CMP(0)、CMP(+h0.5)、CMP(-h0.5)与CMP(h0)可用来产生多个采样值DK、DK-1、DK-2、…DK-N，XK以及EK。由于采样值DK、DK-1、DK-2、…DK-N对应于所述数据采样路径，且采样值XK以及EK分别对应于所述边沿采样路径以及所述误差采样路径，故这些采样值可分别称为数据采样值DK、DK-1、DK-2、…DK-N、边沿采样值XK以及误差采样值EK。举例来说，数据判决器CMP(0)可依据一预定参数(例如一预定参数值诸如0)判决所述第一信号以产生一第一数据采样值(例如数据采样值DK)。所述组边沿判决器{CMP(+h0.5)，CMP(-h0.5)}可依据至少一参数(例如边沿调节参数{+h0.5，-h0.5})判决所述第二信号如信号Din以产生一组边沿采样信号{SS(DK-1＝0)，SS(DK-1＝1)}。误差判决器CMP(h0)可依据另一参数(例如一数据调节参数h0)判决所述第一信号以产生误差采样值EK。此外，采样保持电路SH1、SH2、…与SHN可依据所述第一数据采样值(例如数据采样值DK)进行采样保持操作以产生多个第二数据采样值诸如数据采样值DK-1、DK-2、…与DK-N。请注意，数据采样值DK、DK-1、DK-2、…DK-N分别代表不同时间点的数据采样值，其中数据采样值DK、DK-1、DK-2、…DK-N具有相同的来源即判决器CMP(0)，且属于该所述多个采样值。
基于图1所示架构(例如由诸如乘法器M1、M2、…与MN和运算电路A11、A12、A1与A2构成反馈路径)，所述第一反馈信号可代表所述多个第二数据采样值的一第一线性组合，诸如数据采样值DK-1、DK-2、…与DK-N的线性组合((h1*DK-1)+(h2*DK-2)+…+(hN*DK-N))，以及所述第二反馈信号可代表所述多个第二数据采样值中的一部分第二数据采样值(例如数据采样值DK-2、…与DK-N)的一第二线性组合，诸如数据采样值DK-2、…与DK-N的线性组合((h2*DK-2)+…+(hN*DK-N))。相位检测器124可依据所述组边沿采样值{SS(DK-1＝0)，SS(DK-1＝1)}中的至少一个(例如边沿采样信号SS(DK-1＝0)和/或SS(DK-1＝1))、以及该所述多个第二数据采样值中的一第二数据采样值(例如数据采样值DK-1)来进行相位检测，以产生一相位调整信号PADJ，以供对一组时钟信号CLK_Data与CLK_Edge中的至少一个(例如时钟信号CLK_Data和/或CLK_Edge)进行相位调整，其中所述组时钟信号CLK_Data与CLK_Edge可用来进行判决器(例如数据判决器CMP(0)、所述组边沿判决器{CMP(+h0.5)，CMP(-h0.5)}以及误差判决器CMP(h0)中的一个或多个)的采样控制。
在本实施例中，控制电路110可至少依据一误差采样值EK以及所述多个第二数据采样值诸如数据采样值DK-1、DK-2、…与DK-N产生多个参数值，且可基于至少一预定规则(例如一或多个预定规则)动态地更新所述多个参数以进行所述DFE自适应控制，其中所述多个参数可包含所述误差调节另一参数(例如参数h0)、边沿调节一参数(例如参数{+h0.5，-h0.5})、数据调节一第一参数(例如一参数h1)以及比例调节一参数(例如一参数α)。例如，上述边沿调节参数至少一参数中的任一个的绝对值(即|+h0.5|、|-h0.5|)等于所述比例调节参数与所述第一数据调节参数的乘积(诸如乘积(α*h1)或αh1)。在指定模式下，控制电路110可依据误差采样值EK的一暂存值EK(h0.5)是否符合一预定条件来选择性地将误差采样值EK取代为一预定值以控制所述误差调节参数与数据调节所述第一参数(例如参数h0与h1)，以避免触发一不稳定效应，藉此避免所述接收器的异常操作。相关方案在后续实施例中进一步说明，这些方案可应用于图1所示架构的接收器，尤其，装置101及其内的各个元件。
图2为依据本发明一实施例的一种用来进行DFE自适应控制的方案。举例来说，方案控制的所述多个参数可包含对应于多个数据采样时间点的一系列参数，诸如对应于目前时间点的参数h0、对应于正方向时间点的参数h1、h2、h3、…hN、…等以及对应于负方向中的时间点的参数h-1、…等，但本发明不限于此。如图2所示，参数-h0.5与h0.5可分别对应于两个边沿采样时间点，而这两个边沿采样时间点位于两个相邻的数据采样时间点的中间。通过调整某一参数诸如参数h0.5，控制电路110可修正一通过通信通道(communications channel)的信号，例如增加或减少所述信号。其中所述接收器的一前端电路(front-end circuit)可通过所述通信通道从一传送器接收一有线或无线信号，以在图1所示架构的输入端子产生数据信号DATA。在某些实施例中，参数h-1、h0与h1可分别视为前标(pre-cursor)参数、主标(main cursor)参数与后标(post-cursor)参数，但本发明不限于此。
为了便于理解，对图1所示架构的某些实施细节另说明如下。依据某些实施例，运算电路A11与A12中的每一运算电路可包含一加法器、一减法器以及一反相器(inverter)中的任意组合。例如，上述每一运算电路可包含所述加法器以及所述反相器，，所述加法器可具有一第一输入端子(例如非反相输入端子“+”)、一第二输入端子与一输出端子，所述反相器可具有一输入端子(例如反相输入端子(“-”)与一输出端子，其中所述加法器的所述第二输入端子耦接至所述反相器的所述输出端子，且所述加法器的所述输出端子可用来作为上述每一算数电路的输出端子。又例如，上述每一运算电路可包含所述减法器，所述减法器可具有一第一输入端子(例如非反相输入端子“+”)、一第二输入端子(例如反相输入端子(“-”)与一输出端子，其中所述减法器的所述输出端子可用来作为上述每一运算电路的输出端子。请注意，在这些实施例中，运算电路A1与A2可实施成加法器。另外，控制电路110可耦接至相位检测器124，且依据相位调整信号PADJ对所述组时钟信号CLK_Data与CLK_Edge中的至少一个(例如时钟信号CLK_Data和/或CLK_Edge)进行所述相位调整。装置101可包含耦接至算数电路A11的多个采样控制开关(例如一或多个开关，诸如开关SW2可用来依据时钟信号CLK_Data为数据判决器CMP(0)进行采样控制，开关SW1可用来依据时钟信号CLK_Data为误差比较器CMP(h0)进行采样控制。装置101可包含耦接至运算电路A12的至少一第二开关(例如一或多个开关，诸如开关SW3与SW4)，其可用来依据时钟信号CLK_Edge为所述组边沿判决器{CMP(+h0.5)，CMP(-h0.5)}进行采样控制。此外，多工器122可耦接至所述组边沿剖析器电路{CMP(+h0.5)，CMP(-h0.5)}，且可依据所述第二数据采样值(例如数据采样值DK-1)来选择所述边沿采样信号{SS(DK-1＝0)，SS(DK-1＝1)}中的一个，以取得所述边沿采样信号所载(carry)的边沿采样值XK，其中相位检测器124可依据所述边沿采样值进行所述相位检测。例如，当数据采样值DK-1等于逻辑值0(DK-1＝0)时，所述边沿采样信号可代表边沿采样信号SS(DK-1＝0)。又例如，当数据采样值DK-1等于逻辑值1(DK-1＝1)时，所述边沿采样信号可代表边沿采样信号SS(DK-1＝1)。
依据某些实施例，模式检测器112可进行模式检测以判断数据信号DATA目前所载的数据是否符合特定数据模式。为了便于理解，上述至少一数据模式可包含数据模式{0，1，1}与{1，0，0}，但本发明不限于此。基于上述至少一预定规则，参数调整模块114可动态地更新所述多个参数以进行所述DFE自适应控制。举例来说，因应所述目前数据模式符合所述特定数据模式(例如数据模式{0，1，1}与{1，0，0}中的任何一个)的触发，参数调整模块114可依据误差采样值EK的暂存值EK(h0.5)是否符合所述预定条件来选择性地将误差采样值EK取代为所述预定值(例如某一逻辑值，诸如逻辑值0与1中的某一数值)以控制所述另一误差调节参数与所述第一数据调节参数(例如参数h0与h1)。例如若误差采样值EK的暂存值EK(h0.5)符合所述预定条件，控制电路110可将误差采样值EK取代为所述预定值(例如这个逻辑值)进而依据所述预定值控制所述误差调节另一参数与所述第一数据调节参数，否则，控制电路110可依据误差采样值EK控制所述另一误差调节参数与所述第一数据调节参数。
图3绘示依据本发明一实施例的一α调整方案。图3上半部所示的数据信号DATA可载有数据模式{0，1，1}。针对数据模式{0，1，1}，控制电路110(尤其，其内的参数调整模块114)可依据误差采样值EK调整参数α。例如，当误差采样值EK等于逻辑值0时(对应于时钟信号CLK_Data早的状况)，控制电路110可减少参数α。又例如，当误差采样值EK等于逻辑值1时(对应于时钟信号CLK_Data晚的状况)，控制电路110可增加参数α。再例如，当误差采样值EK在逻辑值0与1之间切换或跳动时(对应于时钟信号CLK_Data最佳化的状况)，控制电路110可固定参数α。这只是为了说明的目的而已，并非对本发明的限制。依据某些实施例，针对数据模式{0，1，1}，控制电路110(尤其，其内的参数调整模块114)可依据误差采样值EK的暂存值EK(h0.5)调整参数α。例如，当误差采样值EK的暂存值EK(h0.5)等于逻辑值0时(对应于时钟信号CLK_Data早的状况)，控制电路110可减少参数α。又例如，当误差采样值EK的暂存值EK(h0.5)等于逻辑值1时(对应于时钟信号CLK_Data晚的状况)，控制电路110可增加参数α。再例如，当误差采样值EK的暂存值EK(h0.5)在逻辑值0与1之间切换或跳动时(对应于时钟信号CLK_Data最佳化的状况)，控制电路110可固定参数α。
图4绘示依据本发明另一实施例的另一α调整方案。图4上半部所示的数据信号DATA可载有数据模式{1，0，0}。针对数据模式{1，0，0}，控制电路110(尤其，其内的参数调整模块114)可依据误差采样值EK调整参数α。例如，当误差采样值EK等于逻辑值1时(对应于时钟信号CLK_Data早的状况)，控制电路110可减少参数α。又例如，当误差采样值EK等于逻辑值0时(对应于时钟信号CLK_Data晚的状况)，控制电路110可增加参数α。再例如，当误差采样值EK在逻辑值0与1之间切换或跳动时(对应于时钟信号CLK_Data最佳化的状况)，控制电路110可固定参数α。这只是为了说明的目的而已，并非对本发明的限制。依据某些实施例，针对数据模式{1，0，0}，控制电路110(尤其，其内的参数调整模块114)可依据误差采样值EK的暂存值EK(h0.5)调整参数α。例如，当误差采样值EK的暂存值EK(h0.5)等于逻辑值1时(对应于时钟信号CLK_Data早的状况)，控制电路110可减少参数α。又例如，当误差采样值EK的暂存值EK(h0.5)等于逻辑值0时(对应于时钟信号CLK_Data晚的状况)，控制电路110可增加参数α。再例如，当误差采样值EK的暂存值EK(h0.5)在逻辑值0与1之间切换或跳动时(对应于时钟信号CLK_Data最佳化的状况)，控制电路110可固定参数α。
图5绘示依据本发明实施的一h0调整方案。为了便于理解，数据模式{0，1，1}可以作为所述目前数据模式的例子，但本发明不限于此。控制电路110(尤其，其内的参数调整模块114)可依据错误采样值EK调整参数h0。例如，当误差采样值EK在一时期内维持等于逻辑值1时(对应于数据信号DATA的电压值Vdata大于参数h0的状况)，控制电路110可增加参数h0。又例如，当误差采样值EK在一时期内维持等于逻辑值0时(对应于数据信号DATA的电压值Vdata小于参数h0的状况)，控制电路110可减少参数h0。再例如，当误差采样值EK切换，例如从逻辑值0转变至逻辑值1时(对应于参数h0找到、或数据信号DATA的电压值Vdata趋近参数h0的状况)，控制电路110可固定参数h0。
依据某些实施例，数据信号DATA的电压值Vdata可代表数据信号DATA的振幅在一时期内的平均值，但本发明不限于此。
图6绘示所述不稳定效应(诸如一雪球效应)的例子。为了便于理解，假设控制电路110的一特定功能不生效(例如被暂时禁用(disable)或没有实施)，但本发明不限于此。图6最左侧所示状况可以和图5最左侧所示状况相同。在参数h0找到的状况下，控制电路110可依据错误采样值EK调整参数α。例如，当误差采样值EK等于逻辑值1时(对应于时钟信号CLK_Data晚的状况)，控制电路110可增加参数α。这个调整(增加参数α)可能导致Vdata<h0。如图6正中央所示，当误差采样值EK在逻辑值0与1之间切换或跳动时(对应于时钟信号CLK_Data找到或最佳化的状况)，控制电路110可固定参数α。由于Vdata<h0，故控制电路110可藉由减少对应于参数h0的参考电压Vref来减少参数h0，以尝试使数据信号DATA的电压值Vdata趋近参数h0。于是，如图6最右侧所示，达到参数h0找到的状况。这个调整(减少参数h0)可能导致时钟信号CLK_Data晚的状况。图6正中央所示的状况以及图6最右侧所示状况之间的连续切换可称为雪球效应。
依据某些实施例，在所述特定功能生效(例如被启用(enable)或有实施)的状况下，控制电路110能避免触发所述不稳定效应如所述雪球效应，藉此避免异常操作。控制电路110可暂时地存储误差采样值EK的暂存值EK(h0.5)作为一第一误差采样值。暂时地存储误差采样值EK的暂存值EK(h0.5)或所述预定值作为一第二误差采样值。针对上述至少一数据模式，若误差采样值EK的暂存值EK(h0.5)符合所述预定条件，控制电路110可暂时地将存储的所述预定值作为所述第二误差采样值，否则，控制电路110可暂时地将采样值EK的暂存值EK(h0.5)作为所述第二误差采样值。举例来说，上述至少一预定规则可包含一第一预定规则、一第二预定规则与一第三预定规则。基于所述第一预定规则，控制电路110可依据所述第一误差采样值(例如暂存值EK(h0.5))动态地更新所述自适应参数如比例调节参数α，例如依据所述第一误差采样值进行图3所示α调整方案中的操作、以及依据所述第一误差采样值进行图4所示α调整方案中的操作。另外，基于所述第二预定规则，控制电路110可依据所述第二误差采样值(例如所述预定值或暂存值EK(h0.5))动态地更新所述误差调节参数h0，例如依据所述第二错误采样值进行图5所示h0调整方案中的操作。此外，基于所述第三预定规则，控制电路110可依据所述第二误差采样值(例如所述预定值或暂存值EK(h0.5))动态地更新所述第一数据调节参数h1。
关于所述第一预定规则的某些实施细节另说明如下。针对数据模式{0，1，1}，控制电路110(尤其，其内的参数调整模块114)可依据所述第一误差采样值(例如暂存值EK(h0.5))调整参数α。例如，当所述第一误差采样值等于逻辑值0时(对应于时钟信号CLK_Data早的状况)，控制电路110可减少参数α。又例如，当所述第一误差采样值等于逻辑值1时(对应于时钟信号CLK_Data晚的状况)，控制电路110可增加参数α。再例如，当所述第一误差采样值在逻辑值0与1之间切换或跳动时(对应于时钟信号CLK_Data最佳化的状况)，控制电路110可固定参数α。另外，针对数据模式{1，0，0}，控制电路110(尤其，其内的参数调整模块114)可依据所述第一误差采样值(例如暂存值EK(h0.5))调整参数α。例如，当所述第一误差采样值等于逻辑值1时(对应于时钟信号CLK_Data早的状况)，控制电路110可减少参数α。又例如，当所述第一误差采样值等于逻辑值0时(对应于时钟信号CLK_Data晚的状况)，控制电路110可增加参数α。再例如，当所述第一误差采样值在逻辑值0与1之间切换或跳动时(对应于时钟信号CLK_Data最佳化的状况)，控制电路110可固定参数α。
图7绘示依据本发明实施的一混和(hybrid)调整方案。在图7的左半部与右半部中的任何一个中，标示“EK(h0.5)”的第二行(row)逻辑值可作为所述第一误差采样值的例子，且标示“EK”的第一行逻辑值可作为所述第二误差采样值的例子。如图7左半部所示，由于检测到数据模式{0，1，1}，故控制电路110可依据所述第一误差采样值(例如暂存值EK(h0.5))，如所述第二行逻辑值中的逻辑值1，来调整参数α，其中所述第二行逻辑值中的其它逻辑值可被视为“不予理会”(Don’t care；以短线(dash)表示)。例如，当所述第一误差采样值等于逻辑值1时(对应于时钟信号CLK_Data晚的状况)，控制电路110可增加参数α。另外，假设参数αini可代表参数α的一先前值。依据本实施例，在α＝αini的状况下，由于误差采样值EK的暂存值EK(h0.5)不符合所述预定条件，故控制电路110可暂时地存储误差采样值EK的暂存值EK(h0.5)作为所述第二错误采样值，而不需要进行上述取代操作，诸如在所述第一行逻辑值中进行所述取代操作(例如将所述第一行逻辑值{0，0，1，1}中的某一个逻辑值取代为所述预定值)。于是，控制电路110不取代所述第一行逻辑值(诸如逻辑值{0，0，1，1})中的任何一个逻辑值。
如图7右半部所示，由于检测到数据模式{0，1，1}，故控制电路110可依据所述第一误差采样值(例如暂存值EK(h0.5))，诸如所述第二行逻辑值中的逻辑值0/1，来决定是否调整参数α，其中所述第二行逻辑值中的其它逻辑值可被视为“不予理会”(以短线表示)。例如，当所述第一误差采样值在逻辑值0与1之间切换或跳动时(对应于时钟信号CLK_Data最佳化的状况)，控制电路110可固定参数α。依据本实施例，在α>αini的状况下，由于误差采样值EK的暂存值EK(h0.5)符合所述预定条件，故控制电路110可暂时地存储所述预定值(如逻辑值1)作为所述第二错误采样值，而非利用可能在于逻辑值0与1之间切换或跳动的暂存值EK(h0.5)作为所述第二误差采样值。于是，在所述第一行逻辑值(如逻辑值{0，0，1，1})中，控制电路110已经将第三个逻辑值(虚线所指出的逻辑值)取代所述预定值(如逻辑值1)。因此，控制电路110能避免触发所述不稳定效应诸如所述雪球效应，藉此避免异常操作。
图8绘示依据本发明另一实施例的一混和调整方案。在图8的左半部与右半部中的任何一个中，标示“EK(h0.5)”的第二行逻辑值可作为所述第一误差采样值的例子，且标示“EK”的第一行逻辑值可作为所述第二误差采样值的例子。如图8左半部所示，由于检测到数据模式{0，1，1}，故控制电路110可依据所述第一误差采样值(例如暂存值EK(h0.5))，如所述第二行逻辑值中的逻辑值0，来调整参数α，其中所述第二行逻辑值中的其它逻辑值可被视为“不予理会”(Don’t care；以短线(dash)表示)。例如，当所述第一误差采样值等于逻辑值0时(对应于时钟信号CLK_Data早的状况)，控制电路110可减少参数α。另外，假设参数αini可代表参数α的一先前值。依据本实施例，在α＝αini的状况下，由于误差采样值EK的暂存值EK(h0.5)不符合所述预定条件，故控制电路110可暂时地存储误差采样值EK的暂存值EK(h0.5)作为所述第二误差采样值，而不需要进行上述取代操作，如在所述第一行逻辑值中进行所述取代操作(例如将所述第一行逻辑值{1，1，0，0}中的某一个逻辑值取代为所述预定值)。于是，控制电路110不取代所述第一行逻辑值(诸如逻辑值{1，1，0，0})中的任何一个逻辑值。
如图8右半部所示，由于检测到数据模式{0，1，1}，故控制电路110可依据所述第一误差采样值(例如暂存值EK(h0.5))，诸如所述第二行逻辑值中的逻辑值0/1，来决定是否调整参数α，其中所述第二行逻辑值中的其它逻辑值可被视为“不予理会”(以短线表示)。例如，当所述第一错误采样值在逻辑值0与1之间切换或跳动时(对应于时钟信号CLK_Data最佳化的状况)，控制电路110可固定参数α。依据本实施例，在α<αini的状况下，由于误差采样值EK的暂存值EK(h0.5)符合所述预定条件，故控制电路110可暂时地存储所述预定值(如逻辑值0)作为所述第二误差采样值，而非利用可能在于逻辑值0与1之间切换或跳动的暂存值EK(h0.5)作为所述第二误差采样值。于是，在所述第一行逻辑值(诸如逻辑值{1，1，0，0})中，控制电路110已经将第三个逻辑值(虚线所指出的逻辑值)取代所述预定值(诸如逻辑值0)。因此，控制电路110能避免触发所述不稳定效应诸如所述雪球效应，藉此避免异常操作。
图9绘示依据本发明一实施例的一效能改善方案。如图9最左侧所示，四组线分别对应于数据模式{1，1，0}、{0，1，0}、{1，0，1}与{0，0，1}。所述四组线中的每一组包含一虚线与一非虚线，其分别代表改善前的状况与改善后的状况，其中时钟信号CLK_Data与CLK_Edge分别对准理想的数据采样时间点与理想的边沿采样时间点。例如，针对数据模式{1，1，0}、{0，1，0}、{1，0，1}与{0，0，1}，控制电路110可将相关参数(1+h1)、(1-h1)、(-1+h1)与(-1-h1)分别调整为(1+h1-0.5h1)、(1-h1-0.5h1)、(-1+h1+0.5h1)与(-1-h1+0.5h1)，以提升CDR效能，但本发明不限于此。本实施例与前述实施例相仿的内容在此不重复赘述。
依据某些实施例，上述至少一数据模式可包含一第一数据模式与一第二数据模式，其中所述第一数据模式可包含一系列逻辑值，且所述第二数据模式可包含另一系列逻辑值。所述另一系列逻辑值可以分别是所述系列逻辑值的反相值。举例来说，在所述第一数据模式与所述第二数据模式分别代表数据模式{0，1，1}与{1，0，0}的状况下，数据模式{1，0，0}中的逻辑值分别是数据模式{0，1，1}中的逻辑值的反相值，但本发明不限于此。在某些实施例中，上述至少一数据模式可予以变化。尤其，所述第一数据模式中的所述系列逻辑值的数量可大于或等于三、和/或所述第二数据模式中的所述系列逻辑值的数量可大于或等于三。举例来说，所述第一数据模式与所述第二数据模式可分别代表数据模式诸如{1，0，1，0，…，1，0，0，1，1}与{1，0，1，0，…，1，0，1，0，0}。这些实施例与前述实施例相仿的内容在此不重复赘述。
依据某些实施例，控制电路110可通过模式检测器112进行模式检测，以利用图1所示架构针对上述至少一数据模式进行MM型(Mueller-Muller)相位检测。这些实施例与前述实施例相仿的内容在此不重复赘述。
依据某些实施例，装置101可包含至少一时钟源(例如一或多个时钟源)，其可产生所述组时钟信号诸如时钟信号CLK_Data与CLK_Edge。例如，上述至少一时钟源可设置在控制电路110以内或以外。这些实施例与前述实施例相仿的内容在此不重复赘述。
以上所述仅为本发明的优选实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (14)

1.一种用来进行决策反馈均衡器自适应控制的装置，应用于接收器，其特征在于，所述装置包含有：
多个运算电路，包含：
第一运算电路，用来将所述接收器的数据信号减去第一反馈信号以产生第一信号；以及
第二运算电路，用来将所述数据信号减去第二反馈信号以产生第二信号；
多个判决器，用来产生多个采样值，所述多个判决器包含：
数据判决器，耦接至所述第一运算电路，用来判决所述第一信号以产生第一数据采样值；
一组边沿判决器，耦接至所述第二运算电路，用来依据至少一参数判决所述第二信号以产生一组边沿采样信号；以及
误差判决器，耦接至所述第一运算电路，用来依据另一参数判决所述第一信号以产生误差采样值；
多个采样保持电路，耦接至所述数据判决器，用来依据所述第一数据采样值进行采样保持操作以产生多个第二数据采样值，其中所述第一反馈信号代表所述多个第二数据采样值的第一线性组合，以及所述第二反馈信号代表所述多个第二数据采样值中的部分第二数据采样值的第二线性组合；
相位检测器，耦接至所述组边沿判决器、且耦接至所述多个采样保持电路的其中之一，用来依据所述组边沿采样信号中的至少一个、以及所述多个第二数据采样值中的第二数据采样值来进行相位检测，以产生相位调整信号，以供对一组时钟信号中的至少一个进行相位调整，其中所述组时钟信号用来进行关于判决操作的采样控制；以及
控制电路，耦接至所述第一运算电路、所述数据判决器、所述误差判决器以及所述多个采样保持电路，用来依据至少一所述误差采样值以及所述多个第二数据采样值产生多个参数值，且基于至少一预定规则动态地更新所述多个参数以进行所述决策反馈均衡器自适应控制，其中所述多个参数包含所述另一参数、所述至少一参数、第一参数以及比例调节参数，所述至少一参数中的任一个的绝对值等于所述比例调节参数与所述第一参数的乘积，以及针对至少一数据模式，所述控制电路依据所述误差采样值的暂存值是否符合预定条件来选择性地将所述误差采样值取代为预定值以控制所述另一参数与所述第一参数，以避免触发不稳定效应，藉此避免所述接收器的异常操作。
2.如权利要求1所述的装置，其特征在于，所述第一运算电路以及所述第二运算电路中的每一运算电路包含加法器、减法器以及反相器的其中之一或组合。
3.如权利要求1所述的装置，其特征在于，所述组时钟信号包含第一时钟信号与第二时钟信号；以及所述装置还包含：
至少一第一开关，耦接至所述第一运算电路，用来依据所述第一时钟信号为所述数据判决器电路进行采样控制；以及
至少一第二开关，耦接至所述第二运算电路，用来依据所述第二时钟信号为所述组边沿判决器电路进行采样控制。
4.如权利要求3所述的装置，其特征在于，所述至少一第一开关的其中之一依据所述第一时钟信号为所述误差判决器进行采样控制。
5.如权利要求3所述的装置，其特征在于，所述控制电路耦接至所述至少一第一开关的其中之一，以取得所述第一信号的一或多个采样值。
6.如权利要求1所述的装置，其特征在于，还包含：
多工器，耦接至所述组边沿判决器，用来依据所述第二数据采样值来选择所述组边沿采样信号中的边沿采样信号，以取得所述边沿采样信号所载的边沿采样值，其中所述相位检测器依据所述边沿采样值进行所述相位检测。
7.如权利要求1所述的装置，其特征在于，所述控制电路包含：
模式检测器，用来进行模式检测以判断所述数据信号目前所载的数据模式符合所述至少一特定数据模式；以及
参数调整模块，用来基于所述至少一预定规则动态地更新所述多个参数以进行所述决策反馈均衡器自适应控制，其中因应所述目前数据模式符合所述特定数据模式的触发，所述参数调整模块依据所述误差采样值的所述暂存值是否符合所述预定条件来选择性地将所述误差采样值取代为所述预定值以控制所述另一参数与第一参数。
8.如权利要求1所述的装置，其特征在于，针对所述至少一数据模式，若所述误差采样值的所述暂存值符合所述预定条件，所述控制电路将所述误差采样值取代为所述预定值以依据所述预定值控制所述另一参数与所述第一参数，否则，所述控制电路依据所述误差采样值控制所述另一参数与所述第一参数。
9.如权利要求1所述的装置，其特征在于，所述控制电路暂时地存储所述误差采样值的所述暂存值作为第一误差采样值，且暂时地存储所述误差采样值的所述暂存值或所述预定值作为第二错误采样值；以及针对所述至少一数据模式，若所述误差采样值的所述暂存值符合所述预定条件，所述控制电路暂时地存储所述预定值作为所述第二误差采样值，否则，所述控制电路暂时地存储所述误差采样值的所述暂存值作为所述第二误差采样值。
10.如权利要求9所述的装置，其特征在于，基于所述至少一预定规则中的第一预定规则，所述控制电路依据所述第一误差采样值动态地更新所述比例调节参数。
11.如权利要求9所述的装置，其特征在于，基于所述至少一预定规则中的第二预定规则，所述控制电路依据所述第二误差采样值动态地更新所述另一参数。
12.如权利要求9所述的装置，其特征在于，基于所述至少一预定规则中的第三预定规则，所述控制电路依据所述第二误差采样值动态地更新所述第一参数。
13.如权利要求1所述的装置，其特征在于，所述至少一数据模式包含第一数据模式与第二数据模式，所述第一数据模式包含系列逻辑值，所述第二数据模式包含另一系列逻辑值，以及所述另一系列逻辑值分别是所述系列逻辑值的反相值。
14.如权利要求1所述的装置，其特征在于，所述至少一数据模式包含第一数据模式，所述第一数据模式包含系列逻辑值，且所述系列逻辑值的数量大于或等于三。
CN201910270456.2A 2019-04-04 2019-04-04 用来进行决策反馈均衡器自适应控制的装置 Active CN111786669B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910270456.2A CN111786669B (zh) 2019-04-04 2019-04-04 用来进行决策反馈均衡器自适应控制的装置
TW108126456A TWI722506B (zh) 2019-04-04 2019-07-26 用來進行決策反饋等化器自適應控制之裝置
US16/575,359 US10637690B1 (en) 2019-04-04 2019-09-18 Apparatus for performing decision feedback equalizer adaptation control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910270456.2A CN111786669B (zh) 2019-04-04 2019-04-04 用来进行决策反馈均衡器自适应控制的装置

Publications (2)

Publication Number Publication Date
CN111786669A true CN111786669A (zh) 2020-10-16
CN111786669B CN111786669B (zh) 2023-09-12

Family

ID=70332569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910270456.2A Active CN111786669B (zh) 2019-04-04 2019-04-04 用来进行决策反馈均衡器自适应控制的装置

Country Status (3)

Country Link
US (1) US10637690B1 (zh)
CN (1) CN111786669B (zh)
TW (1) TWI722506B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751017B (zh) * 2020-12-21 2021-12-21 智原科技股份有限公司 動態模組與決策回饋等化器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11240073B2 (en) * 2019-10-31 2022-02-01 Oracle International Corporation Adapative receiver with pre-cursor cancelation
TWI782694B (zh) * 2021-09-06 2022-11-01 智原科技股份有限公司 時序調整電路、時序不對稱消除方法及接收電路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179341A (zh) * 2006-08-25 2008-05-14 美国博通公司 信道识别系统和方法及电子色散补偿的系统
US20090232196A1 (en) * 2008-03-14 2009-09-17 Nec Coropration Apparatus and method for decision feedback equalization
US20120207204A1 (en) * 2011-02-14 2012-08-16 Fujitsu Limited Clock Recovery Circuit for Receiver Using Decision Feedback Equalizer
CN203434996U (zh) * 2012-04-19 2014-02-12 英特尔公司 输入/输出接收机和相关联的系统
US9438450B1 (en) * 2015-07-02 2016-09-06 Global Unichip Corporation Receiver and associated control method
CN106533646A (zh) * 2015-09-09 2017-03-22 创意电子股份有限公司 序列器/解序列器中的时钟数据恢复系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5259005A (en) * 1992-03-26 1993-11-02 Motorola, Inc. Apparatus for and method of synchronizing a clock signal
US7746969B2 (en) * 2006-03-28 2010-06-29 Entropic Communications, Inc. High definition multi-media interface
US20080069198A1 (en) * 2006-08-25 2008-03-20 Broadcom Corporation Sequence decision feedback equalizer
EP2115929B1 (en) * 2007-01-09 2014-05-21 Rambus Inc. Receiver with clock recovery circuit and adaptive sample and equalizer timing
US9166774B2 (en) * 2010-12-21 2015-10-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Decoupling bang-bang CDR and DFE
US8711919B2 (en) * 2012-03-29 2014-04-29 Rajendra Kumar Systems and methods for adaptive blind mode equalization
US9231802B2 (en) * 2012-12-26 2016-01-05 Nvidia Corporation Influence clock data recovery settling point by applying decision feedback equalization to a crossing sample
US9762381B2 (en) * 2013-07-03 2017-09-12 Nvidia Corporation Adaptation of crossing DFE tap weight
US9374250B1 (en) * 2014-12-17 2016-06-21 Intel Corporation Wireline receiver circuitry having collaborative timing recovery
US9313017B1 (en) * 2015-06-11 2016-04-12 Xilinx, Inc. Baud-rate CDR circuit and method for low power applications
US9350572B1 (en) * 2015-11-06 2016-05-24 Global Unichip Corporation Apparatus for clock and data recovery
TWI635713B (zh) * 2017-07-25 2018-09-11 創意電子股份有限公司 接收裝置以及訊號轉換方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179341A (zh) * 2006-08-25 2008-05-14 美国博通公司 信道识别系统和方法及电子色散补偿的系统
US20090232196A1 (en) * 2008-03-14 2009-09-17 Nec Coropration Apparatus and method for decision feedback equalization
US20120207204A1 (en) * 2011-02-14 2012-08-16 Fujitsu Limited Clock Recovery Circuit for Receiver Using Decision Feedback Equalizer
CN203434996U (zh) * 2012-04-19 2014-02-12 英特尔公司 输入/输出接收机和相关联的系统
US9438450B1 (en) * 2015-07-02 2016-09-06 Global Unichip Corporation Receiver and associated control method
CN106533646A (zh) * 2015-09-09 2017-03-22 创意电子股份有限公司 序列器/解序列器中的时钟数据恢复系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ALI MOTAFAKKER-FARD, SHALABH GUPTA, BAHRAM JALALI: "Digital Equalization of Ultrafast Data Using Real-time Burst Sampling", ARXIV *
侯箫剑；许华；曾乐雅；: "带有误差反馈结构的多天线变步长均衡算法", 西安电子科技大学学报 *
展永政；胡庆生；: "采用0.18μm CMOS工艺的高速模拟自适应判决反馈均衡器", 浙江大学学报(工学版) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751017B (zh) * 2020-12-21 2021-12-21 智原科技股份有限公司 動態模組與決策回饋等化器

Also Published As

Publication number Publication date
TW202107852A (zh) 2021-02-16
US10637690B1 (en) 2020-04-28
TWI722506B (zh) 2021-03-21
CN111786669B (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
CN111786669A (zh) 用来进行决策反馈均衡器自适应控制的装置
US9571309B1 (en) Decision feedback equalizer and receiver circuit
US9166771B2 (en) Reception circuit
KR20210143907A (ko) 작동 중의 샘플러 오프셋 캘리브레이션
US20180227162A1 (en) Pam reception circuit and reception apparatus
JP6597295B2 (ja) 受信器及びその制御方法
US9455046B2 (en) Adaptive analog-to-digital conversion based on signal prediction
KR20090080919A (ko) 소프트 출력 채널 검출기, ｍａｐ 검출기, 수신 신호 처리 방법 및 ｍａｐ 검출기를 사용한 수신 신호 처리 방법
JP2009077188A (ja) 半導体装置
US9378843B1 (en) Collaborative analog-to-digital and time-to-delay conversion based on signal prediction
CN112789834A (zh) 用于多路复用发射机的误差检测和补偿
WO2018142848A1 (ja) 判定帰還型等化器及びインターコネクト回路
AU671781B2 (en) Demodulator logic unit adaptable to multiple data protocols
US10523229B2 (en) Phase adjustment for interleaved analog to digital converters
JP2018133760A (ja) 判定帰還型等化器及びインターコネクト回路
US7046747B2 (en) Viterbi decoder and decoding method using rescaled branch metrics in add-compare-select operations
JP2008182332A (ja) Ｍアルゴリズム処理方法及びｍアルゴリズム処理装置
JPH11340841A (ja) Ｔｃｍ復号器及びその復号方法
CN112187256A (zh) 时钟数据恢复装置及其操作方法
US8923466B2 (en) Multi-phase clock switching device and method thereof
US20160277220A1 (en) Pattern-based coefficient adaptation operation for decision feedback equalization
KR20200021300A (ko) 수신장치 및 그 동작 방법
CN110710113B (zh) 序列检测器中的路径度量单元及路径度量的方法
US11095487B1 (en) Operating a wireline receiver with a tunable timing characteristic
US10892923B2 (en) Signal output circuit, transmission circuit and integrated circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant