CN111785786A - 一种共振隧穿二极管及其制作方法 - Google Patents

一种共振隧穿二极管及其制作方法 Download PDF

Info

Publication number
CN111785786A
CN111785786A CN202010878088.2A CN202010878088A CN111785786A CN 111785786 A CN111785786 A CN 111785786A CN 202010878088 A CN202010878088 A CN 202010878088A CN 111785786 A CN111785786 A CN 111785786A
Authority
CN
China
Prior art keywords
layer
ohmic contact
barrier layer
contact layer
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010878088.2A
Other languages
English (en)
Inventor
邱海兵
杨文献
边历峰
陆书龙
周祥鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN202010878088.2A priority Critical patent/CN111785786A/zh
Publication of CN111785786A publication Critical patent/CN111785786A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/882—Resonant tunneling diodes, i.e. RTD, RTBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66151—Tunnel diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种共振隧穿二极管，包括衬底以及在衬底上形成的外延部，外延部包括依序层叠在衬底上的第一势垒层、势阱层和第二势垒层，第一势垒层和第二势垒层均由AlN材料制成，势阱层由GaN材料制成。本发明还公开了一种共振隧穿二极管的制作方法。本发明解决了现有的共振隧穿二极管的功率较低的问题。

Description

一种共振隧穿二极管及其制作方法
技术领域
本发明涉及纳米半导体器件技术领域，尤其涉及一种共振隧穿二极管及其制作方法。
背景技术
以GaN(氮化镓)为代表的第三代半导体材料，具有较大的禁带宽度、较高的导带断续以及高热导率、高临界场强、高载流子饱和速率和高异质结界面二维电子气浓度等优良特性，因而备受关注。
采用GaN材料的GaN基共振隧穿二极管(势阱层由GaN材料制成)，继承了GaN基化合物半导体材料异质结的优点，具有高工作频率、大功率及耐高温等特性，成为了纳米器件领域的研究热点。
目前，GaN基共振隧穿二极管中常用的材料有AlGaN材料和InAlN材料。在晶格匹配度来看的话，在GaN材料的势阱层上最容易生长的势垒材料确实是AlGaN材料和InAlN材料。但是AlGaN材料的禁带宽度是随着Al组分的变化而变化的，这会导致共振隧穿二极管的共振隧穿效应不稳定，进而导致共振隧穿二极管的功率不足。而InAlN材料由于In原子与其原子相比具有较大的原子半径，而且其活性差异较大，因此在InAlN材料中容易出现相分离等问题，这会直接导致共振隧穿二极管的性能缺陷。
发明内容
鉴于现有技术存在的不足，在本发明的一方面提供了一种共振隧穿二极管，该共振隧穿二极管包括衬底以及在所述衬底上形成的外延部，所述外延部包括依序层叠在所述衬底上的第一势垒层、势阱层和第二势垒层，所述第一势垒层和所述第二势垒层均由AlN材料制成，所述势阱层由GaN材料制成。
优选地，所述外延部还包括第一欧姆接触层和第二欧姆接触层，所述第一欧姆接触层设置于所述衬底与所述第一势垒层之间，所述第二欧姆接触层设置于所述第二势垒层背向所述势阱层的表面上；其中，所述第一欧姆接触层和所述第二欧姆接触层均由GaN材料制成。
优选地，所述外延部还包括第一隔离层和第二隔离层，所述第一隔离层设置于所述第一欧姆接触层与所述第一势垒层之间，所述第二隔离层设置于所述第二欧姆接触层与所述第二势垒层之间；其中，所述第一隔离层由AlGaN材料制成，所述第二隔离层由GaN材料制成。
优选地，所述第一隔离层、所述第一势垒层、所述势阱层、所述第二势垒层、所述第二隔离层和所述第二欧姆接触层在所述衬底上的正投影均位于所述第一欧姆接触层在所述衬底上的正投影内。
优选地，所述外延部的表面上包覆有钝化膜，位于所述第一欧姆接触层面向所述第一隔离层的表面上的所述钝化膜上设有第一通孔，所述第一通孔内设置有第一电极，位于所述第二欧姆接触层上的所述钝化膜上设有第二通孔，所述第二通孔内设置有第二电极。
在本发明的另一方面提供了一种共振隧穿二极管的制作方法，该制作方法包括：
采用分子束外延工艺在衬底上依序层叠形成第一势垒层、势阱层和第二势垒层；
其中，所述第一势垒层和所述第二势垒层的生长材料为AlN材料，所述势阱层的生长材料为GaN材料。
优选地，在形成所述第一势垒层之前，所述制作方法还包括：在所述衬底上形成第一欧姆接触层；其中，所述第一势垒层在所述第一欧姆接触层形成之后，形成在所述第一欧姆接触层上。
优选地，在形成所述第一欧姆接触层后，所述制作方法还包括：在所述第一欧姆接触层上形成第一隔离层；其中，所述第一势垒层在所述第一隔离层形成之后，形成在所述第一隔离层上。
优选地，在形成所述第二势垒层之后，所述制作方法还包括：在所述第二势垒层上依序层叠形成第二隔离层和第二欧姆接触层。
优选地，在形成所述第二欧姆接触层后，所述制作方法还包括：
对所述第二欧姆接触层、所述第二隔离层、所述第二势垒层、所述势阱层、所述第一势垒层、所述第一隔离层和所述第一欧姆接触层进行部分刻除，以形成台面结构；
在所述台面结构的表面上形成钝化膜，并对所述钝化膜进行部分刻除，以暴露部分所述第二欧姆接触层和部分所述第一欧姆接触层；
在暴露的所述部分第二欧姆接触层和所述部分第一欧姆接触层上分别生长金属材料，以形成第一电极和第二电极。
与现有技术相比，本发明中选择了与GaN材料的晶格失配度较大的AlN(氮化铝)材料作为共振隧穿二极管的势垒材料，利用了GaN材料与AlN材料之间较大的带隙差来形成较高的共振隧穿二极管的势垒高度，以此来提高了共振隧穿二极管的功率。与此同时，采用分子束外延工艺来生长由GaN材料制成的势阱层和由AlN材料制成的势垒层，以此来克服了GaN材料与AlN材料之间晶格失配的问题。
附图说明
图1是根据本发明的实施例的共振隧穿二极管的结构示意图；
图2a至图2j是根据本发明的实施例的共振隧穿二极管的制程图。
具体实施方式
在当前的GaN基共振隧穿二极管领域中，根据与GaN材料的晶格匹配度来选择的AlGaN材料和InAlN材料在实际制成势垒层时，出现了不同程度的缺陷。例如：由于AlGaN材料的禁带宽度是随着Al组分的变化而变化，因此采用AlGaN材料来制作势垒层时，共振隧穿二极管会发生共振隧穿效应不稳定的情况，这种情况会直接导致共振隧穿二极管的功率不足。而InAlN材料由于In原子与其原子相比具有较大的原子半径，而且其活性差异较大，因此在InAlN材料中容易出现相分离等问题，这会直接导致共振隧穿二极管的性能缺陷。
针对上述问题，本申请人在实验过程中发现，虽然AlN材料与GaN材料之间的晶格失配度较大，但是该较大晶格失配度是由于AlN材料与GaN材料之间较大的带隙差导致的。然而，在共振隧穿二极管领域中势阱层与势垒层之间具有越大的带隙差就可以形成越高的势垒高度，较高的势垒高度有利于提高共振隧穿二极管的功率。由此可知，虽然AlN材料与GaN材料之间的晶格失配度较大，但是只要克服了两者之间的晶格失配，就可以采用AlN材料和GaN材料形成一种功率较高的共振隧穿二极管。本申请人在后续的研究中还发现了在AlN材料层上生长GaN材料层，或者在GaN材料层上生长AlN材料层时，采用分子束外延工艺来进行生长的话可以有效地克服AlN材料与GaN材料之间的晶格失配的问题。
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。将理解的是，当诸如层、膜、区域或基底等的元件被称作“在”另一元件或者另一元件的表面“上”时，该元件可以直接在所述另一元件上或者所述另一元件的表面上，或者也可以存在中间元件。可选择地，当元件被称作“直接在”另一元件或者另一元件的表面“上”时，不存在中间元件。
实施例1
本实施例提供了一种共振隧穿二极管，如图1所示，所述共振隧穿二极管包括衬底1以及在所述衬底1上形成的外延部A。所述外延部A包括依序层叠在所述衬底1上的第一势垒层2、势阱层3和第二势垒层4。其中，本实施例的势阱层3由GaN材料制成，所述第一势垒层2和所述第二势垒层4均由AlN材料制成。在本实施例中为了克服GaN材料和AlN材料之间晶格失配较大的问题，生长所述势阱层3和所述第一势垒层2和所述第二势垒层4时采用了分子束外延工艺。
具体地，所述外延部A还包括用于与外界电子器件导通的第一电极10和第二电极11。为了提供良好的电流传输和传入环境，所述外延部A还包括第一欧姆接触层5和第二欧姆接触层6。如图1所示，所述第一欧姆接触层5设置于所述衬底1与所述第一势垒层2之间，所述第二欧姆接触层6设置于所述第二势垒层4背向所述势阱层3的表面上。其中，所述第一电极10与所述第一欧姆接触层5接触，所述第二电极11与所述第二欧姆接触层6接触。所述第一欧姆接触层5和所述第二欧姆接触层6均由GaN材料制成。
较佳地，为了防止所述第一欧姆接触层5和所述第二欧姆接触层6等重掺杂层的杂质向势垒层扩散，本实施例的外延部A还包第一隔离层7和第二隔离层8。所述第一隔离层7设置于所述第一欧姆接触层5与所述第一势垒层2之间，所述第二隔离层8设置于所述第二欧姆接触层6与所述第二势垒层4之间。所述第一隔离层7由AlGaN材料制成，所述第二隔离层8由GaN材料制成。其中，所述第一隔离层7包括第一子隔离层71、第二子隔离层72和第三子隔离层73，所述第一子隔离层71、所述第二子隔离层72和所述第三子隔离层73沿着背向所述第一欧姆接触层5的方向依序层叠形成在所述第一欧姆接触层5与所述第一势垒层2之间。由于GaN材料制成的第一欧姆接触层5与AlN材料制成的第一势垒层2之间存在较大的晶格失配，本实施例中，所述第一子隔离层71、所述第二子隔离层72和所述第三子隔离层73中的Al组分以此递增，以此缓冲了所述第一欧姆接触层5与所述第一势垒层2之间的晶格失配，保障了外延部的稳定生长。
优选地，本实施例中，所述第一隔离层7、所述第一势垒层2、所述势阱层3、所述第二势垒层4、所述第二隔离层8和所述第二欧姆接触层6在所述衬底1上的正投影均位于所述第一欧姆接触层5在所述衬底上1的正投影内。也就是说，所述第一欧姆接触层5与其他层叠的功能层形成了台阶结构。其中，所述外延部A的表面(这里所述的外延部的表面是指构成所述外延部的多个功能层之间连续相接的表面)上包覆有钝化膜9。位于所述第一欧姆接触层5面向所述第一隔离层7的表面上的所述钝化膜9上设有第一通孔(图中未示出)，所述第一通孔内设置有第一电极10，位于所述第二欧姆接触层6上的所述钝化膜上9设有第二通孔(图中未示出)，所述第二通孔内设置有第二电极11。
在本实施例中选择了与GaN材料的晶格失配度较大的AlN材料作为共振隧穿二极管的势垒材料，利用了GaN材料与AlN材料之间较大的带隙差来形成较高的共振隧穿二极管的势垒高度，以此来提高了共振隧穿二极管的功率。与此同时，采用分子束外延工艺来生长由GaN材料制成的势阱层3和由AlN材料制成的势垒层，以此来克服了GaN材料与AlN材料之间晶格失配的问题。
实施例2
本实施例提供了实施例1的共振隧穿二极管的具体制作方法。所述制作方法包括：采用分子束外延工艺在衬底1上依序层叠形成第一势垒层2、势阱层3和第二势垒层4；其中，所述第一势垒层2和所述第二势垒层4的生长材料为AlN材料，所述势阱层3的生长材料为GaN材料。
具体地，如图2a至图2g所示，所述制作方法具体包括：
提供一衬底1，所述衬底1优选为GaN基片。
在所述衬底1上形成第一欧姆接触层5。具体地，采用分子束外延工艺在所述衬底1上生长所述第一欧姆接触层5。其中，生长材料为重掺杂Si的GaN材料，该GaN材料的Si掺杂浓度为1×1019cm-3～9×1019cm-3，所述第一欧姆接触层5的生长厚度为200nm～500nm。
形成所述第一欧姆接触层5后，在所述第一欧姆接触层5上形成第一隔离层7。具体地，采用分子束外延工艺在所述第一欧姆接触层5上生长所述第一隔离层7。其中，生长所述第一隔离层7的过程具体包括：以无掺杂的AlN材料为生长材料，在所述第一欧姆接触层5上依序形成厚度均为1nm的第一子隔离层71、第二子隔离层72和第三子隔离层73。其中，所述第一子隔离层71、所述第二子隔离层72和所述第三子隔离层73中的Al组分以此递增。
形成所述第一隔离层7后，在所述第一隔离层7上形成第一势垒层2。具体地，采用分子束外延工艺在所述第一隔离层7上生长所述第一势垒。其中，生长材料为无掺杂的AlN材料，生长厚度为1.2nm。
形成所述第一势垒层2后，在所述第一势垒层2上形成势阱层3。具体地，采用分子束外延工艺在所述第一势垒层2上生长所述势阱层3。其中，生长材料为无掺杂的GaN材料，生长厚度为1.2nm。
形成所述势阱层3后，在所述势阱层3上形成第二势垒层4。具体地，采用分子束外延工艺在所述势阱层3上生长所述第二势垒层4。其中，生长材料为无掺杂的AlN材料，生长厚度为1.2nm。
形成所述第二势垒层4后，在所述第二势垒层4上形成第二隔离层8。具体地，采用分子束外延工艺在所述第二势垒层4上生长所述第二隔离层8。其中，生长材料为无掺杂的GaN材料，生长厚度为2nm。
形成所述第二隔离层8后，在所述第二隔离层8上形成第二欧姆接触层6。具体地，所述第二欧姆接触层6的生长材料为重掺杂Si的GaN材料，该GaN材料的Si掺杂浓度为1×1019cm-3～9×1019cm-3，所述第二欧姆接触层6的生长厚度为200nm～500nm。
如图2h至图2j所示，生长共振隧穿二极管的外延部A之后，所述制作方法还包括：
对所述第二欧姆接触层6、所述第二隔离层8、所述第二势垒层4、所述势阱层3、所述第一势垒层2、所述第一隔离层7和所述第一欧姆接触层5进行部分刻除，以形成台面结构B。
形成所述台面结构B后，在所述台面结构B的表面上形成钝化膜9，并对所述钝化膜9进行部分刻除，以暴露部分所述第二欧姆接触层6和部分所述第一欧姆接触层5。
在暴露的所述部分第二欧姆接触层6和所述部分第一欧姆接触层5上分别生长金属材料，形成第一电极10和第二电极11，使得所述共振隧穿二极管能够与其他外界器件形成电子回路。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (10)

1.一种共振隧穿二极管，其特征在于，包括衬底以及在所述衬底上形成的外延部，所述外延部包括依序层叠在所述衬底上的第一势垒层、势阱层和第二势垒层，所述第一势垒层和所述第二势垒层均由AlN材料制成，所述势阱层由GaN材料制成。
2.根据权利要求1所述的共振隧穿二极管，其特征在于，所述外延部还包括第一欧姆接触层和第二欧姆接触层，所述第一欧姆接触层设置于所述衬底与所述第一势垒层之间，所述第二欧姆接触层设置于所述第二势垒层背向所述势阱层的表面上；其中，所述第一欧姆接触层和所述第二欧姆接触层均由GaN材料制成。
3.根据权利要求2所述的共振隧穿二极管，其特征在于，所述外延部还包括第一隔离层和第二隔离层，所述第一隔离层设置于所述第一欧姆接触层与所述第一势垒层之间，所述第二隔离层设置于所述第二欧姆接触层与所述第二势垒层之间；其中，所述第一隔离层由AlGaN材料制成，所述第二隔离层由GaN材料制成。
4.根据权利要求3所述的共振隧穿二极管，其特征在于，所述第一隔离层、所述第一势垒层、所述势阱层、所述第二势垒层、所述第二隔离层和所述第二欧姆接触层在所述衬底上的正投影均位于所述第一欧姆接触层在所述衬底上的正投影内。
5.根据权利要求4所述的共振隧穿二极管，其特征在于，所述外延部的表面上包覆有钝化膜，位于所述第一欧姆接触层面向所述第一隔离层的表面上的所述钝化膜上设有第一通孔，所述第一通孔内设置有第一电极，位于所述第二欧姆接触层上的所述钝化膜上设有第二通孔，所述第二通孔内设置有第二电极。
6.一种共振隧穿二极管的制作方法，其特征在于，所述制作方法包括：
采用分子束外延工艺在衬底上依序层叠形成第一势垒层、势阱层和第二势垒层；
其中，所述第一势垒层和所述第二势垒层的生长材料为AlN材料，所述势阱层的生长材料为GaN材料。
7.根据权利要求6所述的制作方法，其特征在于，在形成所述第一势垒层之前，所述制作方法还包括：在所述衬底上形成第一欧姆接触层；其中，所述第一势垒层在所述第一欧姆接触层形成之后，形成在所述第一欧姆接触层上。
8.根据权利要求7所述的制作方法，其特征在于，在形成所述第一欧姆接触层后，所述制作方法还包括：在所述第一欧姆接触层上形成第一隔离层；其中，所述第一势垒层在所述第一隔离层形成之后，形成在所述第一隔离层上。
9.根据权利要求8所述的制作方法，其特征在于，在形成所述第二势垒层之后，所述制作方法还包括：在所述第二势垒层上依序层叠形成第二隔离层和第二欧姆接触层。
10.根据权利要求9所述的制作方法，其特征在于，在形成所述第二欧姆接触层后，所述制作方法还包括：
对所述第二欧姆接触层、所述第二隔离层、所述第二势垒层、所述势阱层、所述第一势垒层、所述第一隔离层和所述第一欧姆接触层进行部分刻除，以形成台面结构；
在所述台面结构的表面上形成钝化膜，并对所述钝化膜进行部分刻除，以暴露部分所述第二欧姆接触层和部分所述第一欧姆接触层；
在暴露的所述部分第二欧姆接触层和所述部分第一欧姆接触层上分别生长金属材料，以形成第一电极和第二电极。
CN202010878088.2A 2020-08-27 2020-08-27 一种共振隧穿二极管及其制作方法 Pending CN111785786A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010878088.2A CN111785786A (zh) 2020-08-27 2020-08-27 一种共振隧穿二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010878088.2A CN111785786A (zh) 2020-08-27 2020-08-27 一种共振隧穿二极管及其制作方法

Publications (1)

Publication Number Publication Date
CN111785786A true CN111785786A (zh) 2020-10-16

Family

ID=72763002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010878088.2A Pending CN111785786A (zh) 2020-08-27 2020-08-27 一种共振隧穿二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN111785786A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
CN102623523A (zh) * 2012-03-28 2012-08-01 中国科学院半导体研究所 一种有多色响应的量子点红外探测器
CN106653863A (zh) * 2016-10-19 2017-05-10 四川大学 一种带GaN子阱的RTD发射区新设计
CN107706245A (zh) * 2017-11-14 2018-02-16 北京大学 一种氮化物平面结构共振隧穿二极管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
CN102623523A (zh) * 2012-03-28 2012-08-01 中国科学院半导体研究所 一种有多色响应的量子点红外探测器
CN106653863A (zh) * 2016-10-19 2017-05-10 四川大学 一种带GaN子阱的RTD发射区新设计
CN107706245A (zh) * 2017-11-14 2018-02-16 北京大学 一种氮化物平面结构共振隧穿二极管及其制备方法

Similar Documents

Publication Publication Date Title
JP4531071B2 (ja) 化合物半導体装置
US7339255B2 (en) Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes
JP5343910B2 (ja) 化合物半導体装置の製造方法
JP2011166067A (ja) 窒化物半導体装置
JP2006261642A (ja) 電界効果トランジスタおよびその製造方法
JP2003297849A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2013021330A (ja) 窒化物系半導体素子
JP2007142365A (ja) ｐ型ひずみＩｎＧａＮベース層を有するＧａＮヘテロ接合バイポーラトランジスタとその製造方法
JP2007059719A (ja) 窒化物半導体
JP2008016615A (ja) バイポーラトランジスタ
WO2007058265A1 (ja) バイポーラトランジスタ及びその製造方法
WO2022041674A1 (zh) 低热阻硅基氮化镓微波毫米波器件材料结构及制备方法
JP2005285869A (ja) エピタキシャル基板及びそれを用いた半導体装置
CN105957881A (zh) 具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法
CN114551563A (zh) 成核层结构、半导体器件及成核层结构的制造方法
JP7147972B2 (ja) ヘテロ接合バイポーラトランジスタおよびその作製方法
CN213212169U (zh) 一种半导体器件的外延结构及半导体器件
CN111785786A (zh) 一种共振隧穿二极管及其制作方法
CN111952175B (zh) 晶体管的凹槽制作方法及晶体管
JP2007258258A (ja) 窒化物半導体素子ならびにその構造および作製方法
CN113284947A (zh) 半导体晶体管外延结构、其制备方法及半导体晶体管
JP4072858B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP6538608B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
EP1553618A1 (en) Production method for thin-film crystal wafer, semiconductor device using it and production method therefor
US20230053045A1 (en) Semiconductor structure and manufacturing method therefor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination