CN111755321A - 多晶硅半导体薄膜衬底的制备方法 - Google Patents

多晶硅半导体薄膜衬底的制备方法 Download PDF

Info

Publication number
CN111755321A
CN111755321A CN202010431452.0A CN202010431452A CN111755321A CN 111755321 A CN111755321 A CN 111755321A CN 202010431452 A CN202010431452 A CN 202010431452A CN 111755321 A CN111755321 A CN 111755321A
Authority
CN
China
Prior art keywords
substrate
polycrystalline silicon
thin film
polishing
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010431452.0A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiaxing Xuanhe Gardening Technology Co ltd
Original Assignee
Jiaxing Xuanhe Gardening Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiaxing Xuanhe Gardening Technology Co ltd filed Critical Jiaxing Xuanhe Gardening Technology Co ltd
Priority to CN202010431452.0A priority Critical patent/CN111755321A/zh
Publication of CN111755321A publication Critical patent/CN111755321A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Silicon Compounds (AREA)

Abstract

本发明公开了一种多晶硅半导体薄膜衬底的制备方法，属于半导体制备技术领域，包括将硅基材料和掺杂材料在惰性气体保护的高温高压环境下进行烧结的烧结处理；对烧结产物进行腐蚀以清除杂质的腐蚀处理；对腐蚀产物进行二次退火处理；以及对退火产物进行化学机械抛光处理；上述硅基材料为碳化硅和硅粉，掺杂材料为碳粉、钛酸锶、钒酸钇和氧氯化锆。本发明的制备方法能修正并改善衬底翘曲度，降低衬底表面粗糙度，并控制粗糙度不高于0.6nm，增加衬底表面的光滑度进而增加多晶硅薄膜的平整度；能利用微缺陷点吸收多晶硅薄膜层与衬底间的应力，避免多晶硅薄膜开裂和位错形成，降低多晶硅薄膜的剥离损耗；所得衬底能反复循环使用，且生产成本低。

Description

多晶硅半导体薄膜衬底的制备方法
技术领域
本发明属于半导体制备技术领域，具体涉及一种多晶硅半导体薄膜衬底的制备方法。
背景技术
随着新材料技术的发展，目前多晶硅薄膜的制备主要分两类：一是在衬底上采用化学气相沉积的方法一步生成多晶硅薄膜。如使用硅源气体在气相条件下分解，高温下沉积到衬底上，形成多晶硅薄膜。二是先在衬底上生长成非晶硅薄膜，然后通过后处理，使非晶硅晶化来获得多晶硅薄膜。
然而目前所用的衬底材料多为昂贵的单晶硅或多晶硅的体材料，在硅衬底上存在Si原子的扩散问题：在高温生长过程中Si原子的扩散加剧，导致外延层中会含有一定量的Si原子，这些Si原子易于与生长气氛中的氨气发生反应，而在衬底表面形成非晶态SixNy薄膜，降低外延层的晶体质量。而普通的陶瓷材料虽然成本低，但具有杂质含量高、晶格不匹配等缺点，特别是晶格常数、热膨胀系数等热力学参数和硅不匹配，容易导致在异质外延过程中将引入大量的位错与缺陷，在CVD沉积过程中导致热失配，在高温生长后的降温过程中产生热应力，从而使外延层的缺陷密度增加甚至产生裂纹和缺陷等影响多晶硅薄膜质量的问题。
随着半导体产业的飞速发展，且所加工衬底的尺寸也不断随着多晶硅尺寸增加而增加。然而，多晶硅薄膜和衬底之间晶格结构的不完全匹配以及应力等因素影响，使得衬底的翘曲性也被凸显出来。沉积多晶硅薄膜后的衬底会有一定程度的弯曲度和翘曲度，且多晶硅薄膜的厚度越厚，衬底的弯曲度和翘曲度越高；另外，多晶硅薄膜中多晶硅晶粒的大小也对衬底的弯曲度和翘曲度有一定的影响。如果硅片翘曲度过大，会导致后续加工效率较低、降低产品性能、影响加工的尺寸精度和图案的形成精度等。因此，提供一种改善弯曲度和翘曲度的适用于多晶硅半导体薄膜衬底实属必要。
发明内容
本发明的目的在于提供一种修正并改善衬底的翘曲度，降低衬底表面粗糙度，并控制粗糙度不高于0.6nm，增加衬底表面的光滑度进而增加多晶硅薄膜的平整度；能利用微缺陷点吸收多晶硅薄膜层与衬底间的应力，避免多晶硅薄膜开裂和位错形成，降低多晶硅薄膜的剥离损耗；所得衬底能反复循环使用，且生产成本低的多晶硅半导体薄膜衬底的制备方法。
本发明为实现上述目的所采取的技术方案为：
一种多晶硅半导体薄膜衬底的制备方法，包括：
-烧结处理，将硅基材料和掺杂材料在惰性气体保护的高温高压环境下进行烧结；
-腐蚀处理，对上述烧结所得产物进行腐蚀以清除杂质；
-退火处理，对上述腐蚀所得产物进行二次退火处理，上述退火气氛为干氧、氮气或氧氩混合气体；以及，
-化学机械抛光处理，对退火所得产物进行抛光处理，上述抛光用抛光液中磨料的粒径小于0.01μm；
其中，上述硅基材料为碳化硅和硅粉，掺杂材料为碳粉、钛酸锶、钒酸钇和氧氯化锆，且材料的粒径均小于0.1μm。
本发明在衬底中添加掺杂材料能降低硅基衬底的制作成本，同时避免陶瓷衬底的缺陷，产物硅基复合衬底具有更高的稳定性、缺陷密度和更优的吸杂作用，能降低多晶硅薄膜生成过程中的杂质引入和缺陷形成，更有效抑制了衬底的表面寄生电导，使得多晶硅薄膜更易相对于衬底产生滑移并从衬底上剥离，降低了多晶硅薄膜的剥离损耗，还能使衬底反复循环使用，有利于降低生产成本。
根据本发明的实施方式，硅基材料中碳化硅和硅粉的重量比为：1:1-1.5，硅基材料与掺杂材料的重量比为2.5-4.0:1。
根据本发明的实施方式，掺杂材料中各成分含量分别为钛酸锶1-10wt％、钒酸钇0.05-0.1wt％、氧氯化锆0.05-0.1wt％、余量为碳粉。钒酸钇和氧氯化锆经球磨和压制成型后均匀分布在基体中，在衬底高温烧结过程中沉淀形成微缺陷，能提高衬底的机械性能，尤其是能利用微缺陷点吸收多晶硅薄膜层与衬底间的应力，有利于减少界面间应力累积，减少位错数量，也阻断薄膜生成时产生的贯通位错，进而能避免多晶硅薄膜开裂，抑制衬底在高温过程中发生翘曲和弯曲，改善衬底的翘曲度及弯曲度；另一方面，衬底中存在的锆、钇及其诱生形成的微缺陷能作为吸杂点，有效吸除在集成电路制造过程中引入到硅片表面的金属玷污，降低多晶硅生成中的缺陷形成，提高多晶硅薄膜的成品率和产品品质。
根据本发明的实施方式，烧结处理中烧结温度为1040-1080℃，烧结时环境压力为20-25MPa，惰性气体的流量为10-12L/min，烧结时间为1-3h；优选的，烧结前将材料球磨并压制成厚度为0.1-3mm的片状。
根据本发明的实施方式，腐蚀处理中依次用Ⅰ号液、Ⅱ号液和Ⅲ号液对烧结产物进行超声处理后，用氮气干燥；超声功率为500-1000W。腐蚀处理能清除衬底中在成型和烧结过程中引入的杂质，避免衬底杂质对薄膜形成的负面影响，还能去除衬底表面的损伤层。
作为优选，Ⅰ号液为盐酸、过氧化氢和水以1:1-1.5:5-6的摩尔比例配制而成的溶液；Ⅱ号液为氨水、过氧化氢和水以1:1-1.5:5-6的摩尔比例配制而成的溶液；Ⅲ号液为NH4F和HF 配制而成的pH为4.7-4.9的溶液。
根据本发明的实施方式，二次退火处理的操作如下：以200-250℃/min的升温速率，升温至1040-1100℃，退火90-120min至室温，然后以200-250℃/min的速率升温至500-700℃，退火30-45min，即可。退火处理中利用不同的退火温度，能使衬底表面完成不同程度的化学键打开并重构的操作，修正并改善了衬底的翘曲度。
根据本发明的实施方式，化学机械抛光处理中主轴转速为40-45rpm，抛光盘转速为 40-45rpm，抛光压力为300-350N，抛光时间为15-25min，抛光液的温度为15-20℃，供给速率为400-500mL/min。腐蚀和退火处理后的衬底表面较为粗糙且翘曲不平，抛光处理有利于降低衬底表面的粗糙度，实现衬底表面的平坦化，增加衬底表面的光滑度，进而增加多晶硅薄膜生长的平整度，处理后的衬底表面能达到原子级平整度，表面的粗糙度不高于0.6nm，确保在衬底上能生成高的平整度的多晶硅半导体薄膜。
作为优选，抛光液中包括：次氯酸钠、苯磺酸钠、焦磷酸钠、碳酸钠和磨料二氧化硅，其重量比为1:2-2.5:3-4:2:3-4。
本发明中提供一种上述制备方法制得的衬底材料，该衬底材料在制备多晶硅半导体薄膜中的用途。
本发明中对硅基材料和掺杂材料进行高温高压烧结处理，从而制备硅基复合衬底，因而具有如下有益效果：1)本发明的制备方法使得衬底在高温中抑制翘曲和弯曲的发生，修正并改善衬底的翘曲度及弯曲度，降低衬底表面的粗糙度，实现衬底表面的平坦化，增加衬底表面的光滑度，处理后的衬底表面能达到原子级平整度，表面的粗糙度不高于0.6nm，确保在衬底上能生成高的平整度的多晶硅半导体薄膜；2)所得衬底能利用微缺陷点吸收多晶硅薄膜层与衬底间的应力，阻断薄膜生成时产生的贯通位错和位错数量，避免多晶硅薄膜开裂；能降低多晶硅薄膜生成过程中的杂质引入和缺陷形成，有效吸除在集成电路制造过程中引入到硅片表面的金属玷污，增加多晶硅薄膜生长的平整度，提高多晶硅薄膜的成品率和产品品质；且多晶硅薄膜更易相对于衬底产生滑移并从衬底上剥离，降低了多晶硅薄膜的剥离损耗，还能使衬底反复循环使用，有利于降低生产成本；3)该衬底材料在制备多晶硅半导体薄膜中的用途，还能用于制备其他半导体的用途，如GaN、CdTe等薄膜制备。
因此，本发明是一种修正并改善衬底的翘曲度，降低衬底表面粗糙度，并控制粗糙度不高于0.6nm；避免多晶硅薄膜开裂和位错形成，降低多晶硅薄膜的剥离损耗；所得衬底能反复循环使用，且生产成本低的的多晶硅半导体薄膜衬底的制备方法。
附图说明
图1为实施例1所得衬底的SEM照片；
图2为试验例2中高温重复试验中不同衬底的翘曲度变化示意图；
图3为试验例3中实施例3抛光处理后的衬底表面粗糙度分布图。
具体实施方式
以下结合具体实施方式和附图对本发明的技术方案作进一步详细描述：
一种多晶硅半导体薄膜衬底的制备方法，包括：
-烧结处理，将硅基材料和掺杂材料在惰性气体保护的高温高压环境下进行烧结；
-腐蚀处理，对上述烧结所得产物进行腐蚀以清除杂质；
-退火处理，对上述腐蚀所得产物进行二次退火处理，上述退火气氛为干氧、氮气或氧氩混合气体；以及，
-化学机械抛光处理，对退火所得产物进行抛光处理，上述抛光用抛光液中磨料的粒径小于0.01μm；
其中，上述硅基材料为碳化硅和硅粉，掺杂材料为碳粉、钛酸锶、钒酸钇和氧氯化锆，且材料的粒径均小于0.1μm。
本发明在衬底中添加掺杂材料能降低硅基衬底的制作成本，同时避免陶瓷衬底的缺陷，产物硅基复合衬底具有更高的稳定性、缺陷密度和更优的吸杂作用，能降低多晶硅薄膜生成过程中的杂质引入和缺陷形成，更有效抑制了衬底的表面寄生电导，使得多晶硅薄膜更易相对于衬底产生滑移并从衬底上剥离，降低了多晶硅薄膜的剥离损耗，还能使衬底反复循环使用，有利于降低生产成本。
一些实施方式中，硅基材料中碳化硅和硅粉的重量比为：1:1-1.5，硅基材料与掺杂材料的重量比为2.5-4.0:1，优选为：2.5:1、3.3:1、3.5:1、4.0:1、。
一些实施方式中，掺杂材料中各成分含量分别为钛酸锶1-10wt％、钒酸钇0.05-0.1wt％、氧氯化锆0.05-0.1wt％、余量为碳粉。优选为：钛酸锶3-7.5wt％、钒酸钇0.05-0.65wt％、氧氯化锆0.05-0.1wt％；更优选为：钛酸锶4.5-6.5wt％、钒酸钇0.15-0.35wt％、氧氯化锆 0.07-0.09wt％。钒酸钇和氧氯化锆经球磨和压制成型后均匀分布在基体中，在衬底高温烧结过程中沉淀形成微缺陷，能提高衬底的机械性能，尤其是能利用微缺陷点吸收多晶硅薄膜层与衬底间的应力，有利于减少界面间应力累积，减少位错数量，也阻断薄膜生成时产生的贯通位错，进而能避免多晶硅薄膜开裂，抑制衬底在高温过程中发生翘曲和弯曲，改善衬底的翘曲度及弯曲度；另一方面，衬底中存在的锆、钇及其诱生形成的微缺陷能作为吸杂点，有效吸除在集成电路制造过程中引入到硅片表面的金属玷污，降低多晶硅生成中的缺陷形成，提高多晶硅薄膜的成品率和产品品质。
一些实施方式中，烧结处理中烧结温度为1040-1080℃，烧结时环境压力为20-25MPa，惰性气体的流量为10-12L/min，烧结时间为1-3h；优选的，烧结前将材料球磨并压制成厚度为0.1-3mm的片状。
一些实施方式中，腐蚀处理中依次用Ⅰ号液、Ⅱ号液和Ⅲ号液对烧结产物进行超声处理后，用氮气干燥；超声功率为500-1000W。腐蚀处理能清除衬底中在成型和烧结过程中引入的杂质，避免衬底杂质对薄膜形成的负面影响，还能去除衬底表面的损伤层。
优选的，Ⅰ号液为盐酸、过氧化氢和水以1:1-1.5:5-6的摩尔比例配制而成的溶液，温度为 80℃；Ⅱ号液为氨水、过氧化氢和水以1:1-1.5:5-6的摩尔比例配制而成的溶液，温度为80℃；Ⅲ号液为NH4F和HF配制而成的pH为4.7-4.9的溶液，温度为120℃。
一些实施方式中，二次退火处理的操作如下：以200-250℃/min的升温速率，升温至 1040-1100℃，退火90-120min至室温，然后以200-250℃/m i n的速率升温至500-700，℃退火30-45min，即可。退火处理中利用不同的退火温度，能使衬底表面完成不同程度的化学键打开并重构的操作，修正并改善了衬底的翘曲度。
一些实施方式中，化学机械抛光处理中主轴转速为40-45rpm，抛光盘转速为40-45rpm，抛光压力为300-350N，抛光时间为15-25min，抛光液的温度为15-20℃，供给速率为400-500mL/min。腐蚀和退火处理后的衬底表面较为粗糙且翘曲不平，抛光处理有利于降低衬底表面的粗糙度，实现衬底表面的平坦化，增加衬底表面的光滑度，进而增加多晶硅薄膜生长的平整度，处理后的衬底表面能达到原子级平整度，表面的粗糙度不高于0.6nm，确保在衬底上能生成高的平整度的多晶硅半导体薄膜。
优选的，抛光液中包括：次氯酸钠、苯磺酸钠、焦磷酸钠、碳酸钠和磨料二氧化硅，其重量比为1:2-2.5:3-4:2:3-4。
更优选的实施方式，抛光处理时还添加有分别占抛光液重量0.01-0.3％的硝酸铈和0.03-0.1％的硼酸锌，引入不同电荷的官能团，能抑制磨料自聚集引起衬底表面擦伤，降低了表面缺陷如划痕等的发生率，能增强抛光液的均匀度，极大提高抛光速率和抛光效率，抛光速率不低于190nm/min，抛光后的衬底表面粗糙度小于0.3nm，实现超光滑的镜面效果，表现出较高的表面缺陷校正能力和较低的表面污染物指标，尤其是限制了灰尘在衬底表面的积累，衬底表面不易挂灰而保持清洁，降低了保存难度。
本发明及实施例中的常规技术为本领域技术人员所知晓的现有技术，在此不作详细叙述。
应当理解，前面的描述应被认为是说明性或示例性的而非限制性的，特别地，本发明覆盖了具有来自上文和下文所述的不同实施方式的特征的任何组合的其他实施方式，而本发明的范围并不限制于在以下具体实例中。
实施例1：
多晶硅半导体薄膜衬底的制备方法，包括以下步骤：
1、以重量比1:1.3取碳化硅和硅粉混合形成硅基材料，再将硅基材料和掺杂材料以重量比3.3:1混合均匀，添加5倍量的乙醇介质，采用湿法球磨12h，得到备用料，其中掺杂材料中各成分含量分别为钛酸锶5.6wt％、钒酸钇0.32wt％、氧氯化锆0.08wt％、余量为碳粉；
2、烧结处理：将备用料置于流量为12L/min流动的氢气中烘干，过筛处理并将粒径控制在0.1μm以下，干压成型，制成厚度为0.5mm的片状，然后在流量为12L/min的惰性气体保护下，于温度1040℃、压力25MPa的环境下烧结2h，冷却至室温取出；
3、腐蚀处理：将烧结产物依次用去离子水、丙酮、异丙醇溶液清洗后，再置于Ⅰ号液中超声处理10min，然后在Ⅱ号液中超声处理10min，再置于Ⅲ号液中超声处理10s，然后立即用去离子水冲洗，并用氮气干燥，备用，上述超声处理的功率为800W，Ⅰ号液为盐酸、过氧化氢和水以1:1.5:5.5的摩尔比例配制而成的溶液；Ⅱ号液为氨水、过氧化氢和水以 1:1:5.5的摩尔比例配制而成的溶液；Ⅲ号液为NH4F和HF配制而成的pH为4.9的溶液；
4、退火处理：将氮气干燥好的衬底送入高温退火炉中，以200℃/min的升温速率，升温至1040℃，退火120min至室温，然后以200℃/min的速率，升温至700℃中退火45min，即可；
5、化学机械抛光处理：将退火产物在主轴转速45rpm、抛光盘转速45rpm、抛光压力350N的抛光机中进行20min的抛光，其中抛光液的温度为20℃，供给速率为500mL/min，抛光完成后，依次用水、乙醇和丙酮超声清洗5min，氮气吹干，密封保存；上述抛光液中包括：次氯酸钠、苯磺酸钠、焦磷酸钠、碳酸钠和磨料二氧化硅，其重量比为1:2:3.5:2:3.5，且二氧化硅粒径＜0.01μm。
实施例2：
多晶硅半导体薄膜衬底的制备方法，其制备步骤与实施例1基本一致，不同之处仅在于以下步骤：
步骤1中，硅基材料和掺杂材料的重量比为4:1，其中掺杂材料中各成分含量分别为钛酸锶7wt％、钒酸钇0.45wt％、氧氯化锆0.1wt％、余量为碳粉；
步骤2中，干压成型制成厚度为1mm的片状，然后在流量为11L/min的惰性气体保护下，于温度1050℃、压力22.5MPa的环境下烧结2.5h，冷却至室温取出；
步骤4中，升温速率为250℃/min升温至1100℃，退火90min至室温，然后以250℃/min 的速率升温至600℃中退火30min，即可；
步骤5中，抛光时间为15min，其中抛光液供给速率为450mL/min，上述抛光液中包括：次氯酸钠、苯磺酸钠、焦磷酸钠、碳酸钠和磨料二氧化硅，其重量比为1:2.5:3.5:2:3，且二氧化硅粒径＜0.01μm。
实施例3：
多晶硅半导体薄膜衬底的制备方法，其制备步骤与实施例1基本一致，不同之处仅在于以下步骤：
步骤5中，抛光液中包括次氯酸钠、苯磺酸钠、焦磷酸钠、碳酸钠和磨料二氧化硅，其重量比为1:2:3.5:2:3.5，还添加有分别占抛光液重量0.13％的硝酸铈和0.07％的硼酸锌。
对比例1：
多晶硅半导体薄膜衬底的制备方法，其制备步骤与实施例1基本一致，不同之处仅在于以下步骤：
步骤4的退火处理操作为：将氮气干燥好的衬底送入高温退火炉中，以200℃/min的升温速率，升温至1040℃，退火120min即可；即未进行二次低温退火。
对比例2：
多晶硅半导体薄膜衬底的制备方法，其制备步骤与实施例1基本一致，不同之处仅在于以下步骤：
步骤1中，掺杂材料中各成分含量分别为钛酸锶5.6wt％、钒酸钇0.32wt％、余量为碳粉。
对比例3：
多晶硅半导体薄膜衬底的制备方法，其制备步骤与实施例1基本一致，不同之处仅在于以下步骤：
步骤1中，掺杂材料中各成分含量分别为钛酸锶5.6wt％、氧氯化锆0.08wt％、余量为碳粉。
对比例4：
多晶硅半导体薄膜衬底的制备方法，其制备步骤与实施例1基本一致，不同之处仅在于以下步骤：
步骤1中，掺杂材料中各成分含量分别为钛酸锶5.6wt％、余量为碳粉。
对比例5：
多晶硅半导体薄膜衬底的制备方法，其制备步骤与实施例3基本一致，不同之处仅在于以下步骤：
步骤5中，抛光液中包括次氯酸钠、苯磺酸钠、焦磷酸钠、碳酸钠和磨料二氧化硅，其重量比为1:2:3.5:2:3.5，还添加有占抛光液重量0.13％的硝酸铈。
对比例6：
多晶硅半导体薄膜衬底的制备方法，其制备步骤与实施例3基本一致，不同之处仅在于以下步骤：
步骤5中，抛光液中包括次氯酸钠、苯磺酸钠、焦磷酸钠、碳酸钠和磨料二氧化硅，其重量比为1:2:3.5:2:3.5，还添加有占抛光液重量0.07％的硼酸锌。
试验例1：
多晶硅半导体薄膜衬底的微观分析
试验方法：以实施例1所得的硅基复合衬底为试验样品，拍摄其SEM照片。其结果如图 1所示。
图1为实施例1所得衬底的SEM照片。结果显示，掺杂材料和硅基材料分布均匀，其中存在极均匀的缺陷点，这些缺陷点的存在有利于衬底中进行吸杂除污和减少界面间应力累积，进而能避免多晶硅薄膜开裂和缺陷形成，抑制衬底在高温过程中发生翘曲和弯曲，改善衬底的翘曲度及弯曲度。
试验例2：
不同衬底的翘曲度测试及检测
试验方法：取实施例1和2、对比例1-4所制的衬底为试验样品，样品烧结前压片厚度为 500μm，直径为100mm，按照GB/T 32280-2015硅片翘曲度测试自动非接触扫描法，对样品的翘曲度进行测定。其中试验样品经过高温重复试验，升温速率为200℃/min升温至1000℃，保温2min，然后冷却至室温，间隔48h后经过下一次高温试验，重复3次，在冷却后12h 时测定衬底的翘曲度，其结果如图2所示。
图2为高温重复试验中不同衬底的翘曲度变化示意图。结果显示，试验前实施例1和2 的翘曲度最小，对比例1次之，对比例2再次，对比例3和4差异不明显且翘曲度最大；经过3次的高温试验以后，各组的翘曲度均呈上升趋势，其中实施例1和2的翘曲度仍然最小，对比例2次之，对比例1、对比例3和4差异不明显且翘曲度最大。对比例1的翘曲度上升趋势最快，说明经过二次低温退火后的衬底能在高温重复试验中表现出更优的稳定性和翘曲度抑制能力，能增加重复使用率和降低生产成本。实施例1、2和对比例2-4则说明掺杂材料中添加的钒酸钇和氧氯化锆协同抑制衬底在高温过程中翘曲和弯曲的发生，得到更低的翘曲度和变形发生率，还能降低多晶硅薄膜的剥离损耗，衬底反复循环使用则有利于降低生产成本。
试验例3：
不同衬底的抛光速率测定和粗糙度测定
试验方法：取实施例1-3、对比例5和6所制的衬底为试验样品，样品烧结前压片厚度为 500μm，直径为100mm。抛光处理时，用FRT表面轮廓仪测量抛光前后的厚度差，以计算抛光速率；用原子力显微镜测量表面形貌和表面粗糙度，并取测量范围1.5×1.5μm的粗糙度做分布图。其结果如表1、图3所示。
图3为实施例3抛光处理后的衬底表面粗糙度分布图。
表1不同衬底的抛光速率和粗糙度测定结果
Figure RE-GDA0002605246500000091
结果显示，实施例3抛光后衬底表面粗糙度平均为0.18nm，获得最为平坦、具有镜面效果的表面，且抛光速率最高，实现了衬底的高效、超光滑抛光处理；实施例1、2和对比例5 的抛光速率差异不显著，抛光后对比例5的粗糙度略优于实施例1；对比例6的抛光速率最低，抛光后的粗糙度最大；说明实施例3中添加硝酸铈和硼酸锌的制备方法具有协同优化的抛光效果，使得衬底表面表现出原子级别的平整度，表现出较高的表面缺陷校正能力，平坦和光滑的衬底有利于多晶硅薄膜的成功生长。
试验例4：
不同衬底的尘埃试验
试验方法：取实施例1、实施例3、对比例5和6所制的已抛光过的衬底为试验样品，将所得衬底样品暴露在含有卷扬起尘埃的大气中研究尘埃累积情况。为此，在带有80mm长的具有三角形横截面的磁性搅拌棒的2升玻璃烧瓶中装入约1cm高的尘埃，借助于磁性搅拌器将尘埃扬起，搅拌器停止后，将试验样品暴露在含尘大气中10s。根据使用的试验样品，较多或较少量的尘埃沉积在试验样品上。目视进行尘埃积聚(尘埃造型)的评估，具有尘埃造型的样品被评价为负(-)，而实质上没有尘埃造型的样品被标为(+)，并利用尘埃度测定仪计算着尘面积。结果如表2所示。
表2不同衬底的尘埃试验结果
Figure RE-GDA0002605246500000092
结果表明，实施例3的衬底具有良好的防尘埃覆盖及聚集效果；实施例1和对比例5差异不显著，对比例6也具有一定的放尘埃聚集效果，但较实施例3表现差；说明实施例3中添加硝酸铈和硼酸锌的制备方法具有协同作用，限制了灰尘在衬底表面的积累，使得衬底表面不易挂灰而保持清洁，降低了保存难度。
以上实施方式仅用于说明本发明，而并非对本发明的限制，本领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型。因此，所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (10)

1.一种多晶硅半导体薄膜衬底的制备方法，包括：
-烧结处理，将硅基材料和掺杂材料在惰性气体保护的高温高压环境下进行烧结；
-腐蚀处理，对所述烧结所得产物进行腐蚀以清除杂质；
-退火处理，对所述腐蚀所得产物进行二次退火处理，所述退火气氛为干氧、氮气或氧氩混合气体；以及，
-化学机械抛光处理，对所述退火所得产物进行抛光处理，所述抛光用抛光液中磨料的粒径小于0.01μm；
其中，所述硅基材料为碳化硅和硅粉，掺杂材料为碳粉、钛酸锶、钒酸钇和氧氯化锆，且材料的粒径均小于0.1μm。
2.根据权利要求1所述的一种多晶硅半导体薄膜衬底的制备方法，其特征是：所述硅基材料中碳化硅和硅粉的重量比为：1:1-1.5，所述硅基材料与掺杂材料的重量比为2.5-4.0:1。
3.根据权利要求1所述的一种多晶硅半导体薄膜衬底的制备方法，其特征是：所述掺杂材料中各成分含量分别为钛酸锶1-10wt％、钒酸钇0.05-0.1wt％、氧氯化锆0.05-0.1wt％、余量为碳粉。
4.根据权利要求1所述的一种多晶硅半导体薄膜衬底的制备方法，其特征是：所述烧结处理中烧结温度为1040-1080℃，烧结时环境压力为20-25MPa，惰性气体的流量为10-12L/min，烧结时间为1-3h；优选的，烧结前将材料球磨并压制成厚度为0.1-3mm的片状。
5.根据权利要求1所述的一种多晶硅半导体薄膜衬底的制备方法，其特征是：所述腐蚀处理中依次用Ⅰ号液、Ⅱ号液和Ⅲ号液对烧结产物进行超声处理后，用氮气干燥；所述超声处理的超声功率为500-1000W。
6.根据权利要求5所述的一种多晶硅半导体薄膜衬底的制备方法，其特征是：所述Ⅰ号液为盐酸、过氧化氢和水以1:1-1.5:5-6的摩尔比例配制而成的溶液；所述Ⅱ号液为氨水、过氧化氢和水以1:1-1.5:5-6的摩尔比例配制而成的溶液；所述Ⅲ号液为NH4F和HF配制而成的pH为4.7-4.9的溶液。
7.根据权利要求1所述的一种多晶硅半导体薄膜衬底的制备方法，其特征是：所述二次退火处理的操作如下：以200-250℃/min的升温速率，升温至1040-1100℃，退火90-120min至室温，然后以200-250℃/min的速率升温至500-700℃，退火30-45min，即可。
8.根据权利要求1所述的一种多晶硅半导体薄膜衬底的制备方法，其特征是：所述化学机械抛光处理中主轴转速为40-45rpm，抛光盘转速为40-45rpm，抛光压力为300-350N，抛光时间为15-25min，抛光液的温度为15-20℃，供给速率为400-500mL/min。
9.根据权利要求1或8所述的一种多晶硅半导体薄膜衬底的制备方法，其特征是：所述抛光液中包括次氯酸钠、苯磺酸钠、焦磷酸钠、碳酸钠和磨料二氧化硅，其重量比为1:2-2.5:3-4:2:3-4。
10.权利要求1-9任一项所述的制备方法制得的衬底，其特征是：所述衬底在制备多晶硅半导体薄膜中的用途。
CN202010431452.0A 2020-05-20 2020-05-20 多晶硅半导体薄膜衬底的制备方法 Withdrawn CN111755321A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010431452.0A CN111755321A (zh) 2020-05-20 2020-05-20 多晶硅半导体薄膜衬底的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010431452.0A CN111755321A (zh) 2020-05-20 2020-05-20 多晶硅半导体薄膜衬底的制备方法

Publications (1)

Publication Number Publication Date
CN111755321A true CN111755321A (zh) 2020-10-09

Family

ID=72673570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010431452.0A Withdrawn CN111755321A (zh) 2020-05-20 2020-05-20 多晶硅半导体薄膜衬底的制备方法

Country Status (1)

Country Link
CN (1) CN111755321A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1547263A (zh) * 2003-12-09 2004-11-17 清华大学 一种薄膜太阳能电池衬底制备工艺
CN1547259A (zh) * 2003-12-09 2004-11-17 清华大学 陶瓷衬底多晶硅薄膜太阳能电池
US20080157626A1 (en) * 2006-12-28 2008-07-03 Sunonwealth Electric Machine Industry Co., Ltd. Novel layout design for micro scratch drive actuator
CN103380481A (zh) * 2010-12-01 2013-10-30 1366科技公司 使用独立介入片由熔化材料制作半导体本体
CN105603262A (zh) * 2015-12-22 2016-05-25 中国航空工业集团公司北京航空材料研究院 一种电子封装材料的制备方法
CN106048734A (zh) * 2016-08-04 2016-10-26 晶科能源有限公司 一种多晶硅铸锭快速退火冷却工艺
CN109545680A (zh) * 2018-10-16 2019-03-29 山东天岳先进材料科技有限公司 一种高平整度、低损伤单晶碳化硅衬底的快速制备方法
CN110858534A (zh) * 2018-08-23 2020-03-03 山东大学 一种制备碳化硅图形衬底的方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1547263A (zh) * 2003-12-09 2004-11-17 清华大学 一种薄膜太阳能电池衬底制备工艺
CN1547259A (zh) * 2003-12-09 2004-11-17 清华大学 陶瓷衬底多晶硅薄膜太阳能电池
US20080157626A1 (en) * 2006-12-28 2008-07-03 Sunonwealth Electric Machine Industry Co., Ltd. Novel layout design for micro scratch drive actuator
CN103380481A (zh) * 2010-12-01 2013-10-30 1366科技公司 使用独立介入片由熔化材料制作半导体本体
CN105603262A (zh) * 2015-12-22 2016-05-25 中国航空工业集团公司北京航空材料研究院 一种电子封装材料的制备方法
CN106048734A (zh) * 2016-08-04 2016-10-26 晶科能源有限公司 一种多晶硅铸锭快速退火冷却工艺
CN110858534A (zh) * 2018-08-23 2020-03-03 山东大学 一种制备碳化硅图形衬底的方法
CN109545680A (zh) * 2018-10-16 2019-03-29 山东天岳先进材料科技有限公司 一种高平整度、低损伤单晶碳化硅衬底的快速制备方法

Similar Documents

Publication Publication Date Title
TWI393168B (zh) 降低矽晶圓中金屬污染之方法
US6899762B2 (en) Epitaxially coated semiconductor wafer and process for producing it
EP2251897B1 (en) A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side
US7659207B2 (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer
JP4909374B2 (ja) 高表面品質ＧａＮウェーハおよびその製造方法
WO2011074453A1 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
CN111681945A (zh) 一种多晶背封改善大直径半导体硅片几何参数的工艺
CN111755321A (zh) 多晶硅半导体薄膜衬底的制备方法
US6965149B2 (en) Epitaxial semiconductor wafer and a manufacturing method thereof
CN101165225B (zh) 一种ic片外延的工艺方法
EP0120830B1 (en) Semiconductor substrate materials having enhanced gettering ability
CN102522334A (zh) 采用高温氧化制程制备igbt用单晶硅晶圆背封材料的工艺
Deng et al. Damage-free and atomically-flat finishing of single crystal SiC by combination of oxidation and soft abrasive polishing
JPS59186331A (ja) 半導体基質及び製法
US6323140B1 (en) Method of manufacturing semiconductor wafer
Kubota et al. Preparation of ultrasmooth and defect-free 4H-SiC (0001) surfaces by elastic emission machining
EP3959743A1 (en) Semiconductor structure and method
EP0525455B1 (en) Extrinsic gettering for a semiconductor substrate
CN115050637A (zh) 一种提高碳化硅晶圆表面寿命的方法
CN116206950A (zh) 一种硅片外吸杂方法
KR101063908B1 (ko) 에피택셜 웨이퍼의 제조장치 및 방법
JPH07114207B2 (ja) 半導体基板及びその製造方法
CN117832072A (zh) 一种超级背封加工方法
Slaoui et al. Polycrystalline silicon films formation on foreign substrates by a rapid thermal-CVD technique
Zhang et al. The preparation of polysilicon films on highly boron doped silicon substrates and their effects on Cu out-diffusion

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20201009