CN111753576A - 半导体指纹传感器及其形成方法 - Google Patents
半导体指纹传感器及其形成方法 Download PDFInfo
- Publication number
- CN111753576A CN111753576A CN201910236549.3A CN201910236549A CN111753576A CN 111753576 A CN111753576 A CN 111753576A CN 201910236549 A CN201910236549 A CN 201910236549A CN 111753576 A CN111753576 A CN 111753576A
- Authority
- CN
- China
- Prior art keywords
- layer
- fingerprint sensor
- forming
- substrate
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000009792 diffusion process Methods 0.000 claims abstract description 102
- 239000000758 substrate Substances 0.000 claims abstract description 91
- 238000002161 passivation Methods 0.000 claims abstract description 83
- 229910052751 metal Inorganic materials 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 61
- 230000008569 process Effects 0.000 claims abstract description 52
- 238000004381 surface treatment Methods 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims description 33
- 239000012535 impurity Substances 0.000 claims description 21
- 239000002245 particle Substances 0.000 claims description 21
- 238000004140 cleaning Methods 0.000 claims description 17
- 239000011800 void material Substances 0.000 claims description 14
- 238000009832 plasma treatment Methods 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 10
- 239000007769 metal material Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 15
- 238000002955 isolation Methods 0.000 description 14
- 238000001514 detection method Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000035945 sensitivity Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 150000001412 amines Chemical class 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- AVXURJPOCDRRFD-UHFFFAOYSA-N Hydroxylamine Chemical compound ON AVXURJPOCDRRFD-UHFFFAOYSA-N 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000003112 inhibitor Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
- G06V40/13—Sensors therefor
- G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
Landscapes
- Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Image Input (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Abstract
一种半导体指纹传感器及其形成方法，所述形成方法包括：提供基底，所述基底包括像素区；在所述像素区的基底上形成顶部极板，所述顶部极板包括金属层以及位于所述金属层上的顶部防扩散层；对所述顶部防扩散层进行表面处理，在所述顶部防扩散层内形成空洞；进行所述表面处理后，形成覆盖所述顶部极板的第一钝化层。本发明实施例在提高半导体指纹传感器性能的同时，简化工艺流程。
Description
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体指纹传感器及其形成方法。
背景技术
近年来随着智能手机技术的发展，指纹识别技术得到了更广泛的应用和普及，目前主流的指纹识别技术为电容式指纹识别技术，电容式指纹识别芯片是由电容阵列构成的，内部大约包含例如1万只微型化的电容器，当用户将手指放在正面时，皮肤就组成了电容阵列的一个极板，电容阵列的背面是绝缘极板。由于不同区域指纹的脊和谷之间的距离也不相等，使每个单元的电容量随之改变，由此可获得指纹图像。
目前应用比较广泛的指纹传感器包括半导体指纹传感器，其具有价格低、体积小、识别率高等优点，常用于手机、电脑、汽车或房屋安全识别等领域。
发明内容
本发明实施例解决的问题是提供一种半导体指纹传感器及其形成方法，提升半导体指纹传感器的性能。
为解决上述问题，本发明实施例提供一种半导体指纹传感器的形成方法，包括：提供基底，所述基底包括像素区；在所述像素区的基底上形成顶部极板，所述顶部极板包括金属层以及位于所述金属层上的顶部防扩散层；对所述顶部防扩散层进行表面处理，在所述顶部防扩散层内形成空洞；进行所述表面处理后，形成覆盖所述顶部极板的第一钝化层。
相应的，本发明实施例还提供一种半导体指纹传感器，包括：基底，所述基底包括像素区；顶部极板，位于所述像素区的基底上，所述顶部极板包括金属层以及位于所述金属层上的顶部防扩散层，且所述顶部防扩散层内形成有空洞；第一钝化层，覆盖所述顶部极板。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例对所述顶部防扩散层进行表面处理，在所述顶部防扩散层内产生空洞，增大了所述顶部极板的表面积，从而增大了后续手指与所述顶部极板的有效面积，相应有利于增大手指和所述顶部极板所形成的电容器的电容值，进而提高了半导体指纹传感器的检测精度、准确度以及敏感度，而且，通过增大手指和所述顶部极板所形成电容器的电容值，还有利于降低噪声电容在检测的电容中所占的比例，减小了所述噪声电容的影响，提高半导体指纹传感器的检测精度，半导体指纹传感器的性能得到了提高；此外，与去除所述顶部防扩散层之后对金属层进行表面处理的方案相比，本发明实施例中直接对所述顶部防扩散层进行表面处理，从而省去了去除所述顶部防扩散层的步骤，简化了工艺流程，而且，还避免了去除所述顶部防扩散层的工艺对其他膜层结构产生损伤的问题。
附图说明
图1是一种半导体指纹传感器的结构示意图；
图2至图5是本发明半导体指纹传感器的形成方法一实施例中各步骤对应的结构示意图；
图6是本发明半导体指纹传感器一实施例的电子显微镜扫描图。
具体实施方式
目前所形成的半导体指纹传感器仍有性能不佳的问题。现结合一种半导体指纹传感器的结构示意图分析器件性能不佳的原因。
参考图1，示出了一种半导体指纹传感器的结构示意图。
所述半导体指纹传感器包括：基底(图未示)，所述基底包括像素区A；顶部极板1，位于所述像素区A的基底上；钝化层2，覆盖所述顶部极板1。
当手指放置在所述半导体指纹传感器上时，手指和所述顶部极板1构成电容器，手指为电容器的上极板，顶部极板为电容器的下极板，并且不同区域指纹的脊和谷之间的距离也不相等，使每个单元的电容量随之而变，由此可获得指纹图像。
所述半导体指纹传感器中，手指和顶部极板1所形成电容器的电介质包括钝化层2，在实际电容的检测中，也会检测到所述钝化层2对应的噪声电容，这会对指纹检测造成影响，降低半导体指纹传感器的灵敏度和精度，使半导体指纹传感器的性能不佳。
为了解决所述技术问题，本发明实施例提供一种半导体指纹传感器的形成方法，包括：提供基底，所述基底包括像素区；在所述像素区的基底上形成顶部极板，所述顶部极板包括金属层以及位于所述金属层上的顶部防扩散层；对所述顶部防扩散层进行表面处理，在所述顶部防扩散层内形成空洞；进行所述表面处理后，形成覆盖所述顶部极板的第一钝化层。
本发明实施例对所述顶部防扩散层进行表面处理，在所述顶部防扩散层内产生空洞，增大了所述顶部极板的表面积，从而增大了后续手指与所述顶部极板的有效面积，相应有利于增大手指和所述顶部极板所形成的电容器的电容值，进而提高了半导体指纹传感器的检测精度、准确度以及敏感度，而且，通过增大手指和所述顶部极板所形成电容器的电容值，还有利于降低噪声电容在检测的电容中所占的比例，减小了所述噪声电容的影响，提高半导体指纹传感器的检测精度，半导体指纹传感器的性能得到了提高；此外，与去除所述顶部防扩散层之后对金属层进行表面处理的方案相比，本发明实施例中直接对所述顶部防扩散层进行表面处理，从而省去了去除所述顶部防扩散层的步骤，相应简化了工艺流程，而且，还避免了去除所述顶部防扩散层的工艺对其他膜层结构产生损伤的问题。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图5是本发明半导体指纹传感器的形成方法一实施例中各步骤对应的结构示意图。
参考图2，提供基底(图未示)，所述基底包括像素区I。
所述基底用于为后续形成半导体指纹传感器提供工艺平台。
本实施例中，所述基底包括衬底(图未示)。具体地，所述衬底为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
所述基底上可以形成有各种器件，例如：MOS晶体管等。所述基底上还可以形成有其他结构，例如：栅极结构、掺杂区、浅沟槽隔离结构(shallow trench isolation，STI)和介电层等。其中，所述栅极结构可以为金属栅结构或多晶硅栅结构。
所述像素区(pixel area)I用于形成像素单元，所述像素单元用于将指纹信息转化为电信号。
所述基底包括多个像素区I，且多个像素区I成矩阵式排列。为方便示意和描述，本实施例中，仅示意出了一个像素区I。
因此，本实施例中，所述像素区I的基底上还形成有传感晶体管(图未示)，所述传感晶体管用于将指纹信息转换为电信号。具体地，所述传感晶体管包括位于所述像素区I衬底上的像素栅极结构、以及分别位于所述像素栅极结构两侧衬底内的传感源区和传感漏区。
所述基底还包括逻辑区II。所述逻辑区II用于对像素区I的电信号进行分析处理。
相应地，本实施例中，所述逻辑区II的基底上还形成有逻辑晶体管(图未示)，所述逻辑晶体管用于对所述像素区I的电信号进行逻辑处理。具体地，所述逻辑晶体管包括位于所述逻辑区II衬底上的逻辑栅极结构、以及分别位于所述逻辑栅极结构两侧衬底中的逻辑漏区和逻辑源区。
本实施例中，所述基底还包括隔离区(未标示)，位于所述像素区I和所述逻辑区II之间、以及相邻所述像素区I之间，用于实现所述像素区I和所述逻辑区II之间、以及相邻所述像素区I之间的电隔离。
继续参考图2，在所述像素区I的基底上形成顶部极板10，所述顶部极板10包括金属层101以及位于所述金属层101上的顶部防扩散层100。
所述顶部极板10用于作为电容器的下极板(bottom plate)，所述电容器用于将指纹信息转化为电信号。
后续还包括在所述顶部极板10上形成第一钝化层，所述顶部防扩散层100位于所述金属层101顶部，用于防止所述金属层101中金属的电迁移(electron migration，EM)，从而防止所述金属层101中的金属向所述第一钝化层中扩散。
本实施例中，所述金属层101的材料为Al。
本实施例中，所述顶部防扩散层100的材料为TiN。TiN材料易于与等离子体反应，产生杂质颗粒，从而去除杂质颗粒后即可在顶部防扩散层100中形成空洞。
形成所述顶部极板10的步骤中，所述顶部极板10还包括位于所述金属层101和基底之间的底部防扩散层102。
所述底部防扩散层102用于防止所述金属层101中的金属向所述基底中扩散。
本实施例中，所述底部防扩散层102与所述顶部防扩散层100的材料相同，所述底部防扩散层102的材料也为TiN。
需要说明的是，在所述像素区I的基底上形成顶部极板10的步骤中，在所述逻辑区II的基底上形成顶部互连线11。
所述顶部互连线11用于实现所述逻辑区II基底与外部电路的电连接。
本实施例中，形成所述顶部极板10和顶部互连线11的步骤包括：在所述基底上形成顶层金属材料层(图未示)；图形化所述顶层金属材料层，保留位于所述像素区I的剩余顶层金属材料层作为所述顶部极板10，保留位于所述逻辑区II的剩余顶层金属材料层作为所述顶部互连线11。
因此，本实施例中，所述顶部互连线11与所述顶部极板10的结构和材料相同，所述顶部互连线11也包括底部防扩散层102、位于所述底部防扩散层102上的金属层101、以及位于所述金属层101上的顶部防扩散层100。
还需要说明的是，形成所述顶部极板10和所述顶部互连线11之前，所述形成方法还包括：在所述基底上形成介电结构(未标示)，所述介电结构中形成有互连结构(未标示)，位于所述像素区I的互连结构作为像素互连结构(未标示)，所述像素互连结构电连接所述像素区I的基底，位于所述逻辑区II的互连结构作为逻辑互连结构(未标示)，所述逻辑互连结构电连接所述逻辑区II的基底。
相应地，形成所述顶部极板10和所述顶部互连线11的步骤中，所述顶部极板10和所述顶部互连线11形成于所述介电结构上，且所述顶部极板10与所述像素互连结构电连接，所述顶部互连线11与所述逻辑互连结构电连接。
所述介电结构用于为互连结构的形成提供工艺平台。所述介电结构还用于实现互连结构与外部电路的电隔离。
本实施例中，所述介电结构包括位于所述基底上的多层层叠设置的介质层103。具体地，所述介质层103为金属层间介质(Inter Metal Dielectric，IMD)层。
所述介质层103材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)、超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)、氧化硅、氮化硅或氮氧化硅等。
本实施例中，所述介质层103的材料为超低k介质材料，从而降低互连结构之间的寄生电容，进而减小后段RC延迟。具体地，所述超低k介质材料可以为SiOCH。
需要说明的是，形成所述介电结构的步骤中，所述介电结构还形成于所述隔离区的基底上。位于所述隔离区的介电结构用于实现相邻所述像素区I之间、以及所述像素区I和逻辑区II之间的电性隔离。
所述互连结构用于实现所述基底与顶部极板10和所述顶部互连线11的电连接。
其中，所述像素互连结构用于实现所述传感晶体管与所述顶部极板10的电连接，所述逻辑互连结构用于实现所述逻辑晶体管与所述顶部互连线11的电连接。具体地，所述像素互连结构连接所述传感晶体管的传感漏区；所述逻辑互连结构连接所述逻辑晶体管的逻辑栅极结构。
本实施例中，所述互连结构包括多个交替层叠设置的插塞104和互连线105。所述插塞104位于所述介质层103中，且贯穿所述介质层103；所述互连线105位于所述介质层103上，且电连接所述插塞104。所述介电结构露出所述插塞104顶部。
本实施例中，所述插塞104包括插塞金属层1041以及覆盖所述插塞金属层1041顶部、侧壁以及底部的插塞防扩散层1042。
本实施例中，所述插塞金属层1041的材料为钨。
所述插塞防扩散层1042用于防止所述插塞金属层1041中的金属离子扩散到所述介质层103中。所述插塞防扩散1042与所述底部防扩散层102的材料相同。关于所述插塞防扩散层1042的描述可参考前述对所述底部防扩散层102的描述，在此不再赘述。
本实施例中，所述互连线105包括底部互连防扩散层1051、位于所述底部互连防扩散层1051上的互连金属层1052、以及位于所述互连金属层1052上的顶部互连防扩散层1053。
所述互连线105与所述顶部互连线11的结构和材料相同，关于所述互连线105的描述可参考前述对所述顶部互连线11的具体描述，本实施例在此不再赘述。
参考图3至图4，对所述顶部防扩散层100进行表面处理，在所述顶部防扩散层100内形成空洞200(如图4所示)。
通过对所述顶部防扩散层100进行表面处理，在所述顶部防扩散层100内产生空洞200，增大了所述顶部极板10的表面积，从而增大了后续手指与所述顶部极板10的有效面积，相应有利于增大手指和所述顶部极板10所形成的电容器的电容值，进而提高了半导体指纹传感器的检测精度、准确度以及敏感度，而且，通过增大手指和所述顶部极板10所形成电容器的电容值，还有利于降低噪声电容在检测的电容中所占的比例，减小了所述噪声电容的影响，提高半导体指纹传感器的检测精度，半导体指纹传感器的性能得到了提高。
此外，与去除所述顶部防扩散层之后对金属层进行表面处理的方案相比，本发明实施例中直接对所述顶部防扩散层100进行表面处理，省去了去除所述顶部防扩散层100的步骤，相应简化了工艺流程，而且，还避免了去除所述顶部防扩散层100的工艺对其他膜层结构产生损伤的问题。
本实施例中，所述空洞200的剖面为弓形。与所述顶部防扩散层100的表面为平面相比，通过使所述空洞200的剖面为弓形，所述顶部极板10表面积增大的效果较为显著。其中，所述弓形是指圆上的一条弦把圆分割后的其中一部分。
本实施例中，进行所述表面处理的步骤包括：对所述像素区I的顶部防扩散层100进行等离子体处理，在所述顶部防扩散层100内形成多个杂质颗粒107(如图3所示)；去除所述多个杂质颗粒107，在所述顶部防扩散层100内形成多个空洞200(如图4所示)。
通过采用等离子体处理在所述顶部防扩散层100内形成多个杂质颗粒107，再去除所述多个杂质颗粒107以形成空洞200的方式，有利于提高所述表面处理的处理效率。
所述表面处理的步骤包括：采用CF4气体对所述像素区I的顶部防扩散层100进行等离子体处理，在所述顶部防扩散层100内形成多个TiF杂质颗粒；采用EKC溶液对所述顶部防扩散层100表面进行清洗处理，去除所述TiF杂质颗粒，在所述顶部防扩散层100内产生所述空洞200。其中，EKC溶液主要是由以胺类为主的剥除剂(amine-based stripper)、有机溶剂、抑制腐蚀剂(crrosion inhibitor)和水所组成，这里的胺类主要是羟胺(hydroxylamine，HDA)。
在进行所述等离子体处理的过程中，向等离子体处理的腔室内通入CF4气体，并在激励源的激励下电离所述CF4气体，产生CF3和F自由基，F自由基和顶部防扩散层100的材料TiN反应生成多个TiF杂质颗粒和N2；进行清洗处理的过程中，进入EKC清洗槽内对所述顶部防扩散层100表面清洗，去除多个TiF杂质颗粒后，即可在所述顶部防扩散层100内产生空洞200。
所述CF4的气体流量不宜过小，也不宜过大。如果所述气体流量过小，容易导致所述等离子体处理的速率过慢，而且容易导致所形成的TiF杂质颗粒的数量过少，从而后续所产生的空洞200的密度过低，所述表面处理用于增大所述顶部极板10表面积的效果不显著；如果所述气体流量过大，容易降低工艺稳定性、产生副作用，所述等离子体处理对其他膜层结构产生影响的概率较高。为此，本实施例中，所述CF4的气体流量为140sccm至180sccm。
同时，为保证电离所产生的等离子体密度在工艺预设范围内，所述等离子体处理的源功率为1800瓦至2200瓦。
所述等离子体处理的工艺时间不宜过短，也不宜过长。如果所述工艺时间过短，容易导致CF3和TiN材料反应不够充分，从而导致所形成的TiF杂质颗粒数量和密度难以达到工艺需求；如果所述工艺时间过长，容易造成工艺时间的浪费、增加工艺风险，使其他膜层结构受到工艺影响的概率较高。为此，本实施例中，所述等离子体处理的工艺时间为60秒至80秒。
此外，所述等离子体处理的工艺压强不宜过小，也不宜过大。如果所述工艺压强过小，容易降低等离子体处理的处理效率；如果所述工艺压强过大，容易降低等离子体处理的处理速率的均匀性和稳定性，而且容易导致所述杂质颗粒107在所述顶部防扩散层100嵌入的深度过深，进而导致后续空洞200的深度过深，容易增加所述空洞200对半导体指纹传感器精确度产生影响的概率，本实施例中，所述等离子处理的工艺压强为0.8torr至1.2torr。
所述清洗处理的EKC溶液中水的质量百分比不宜过低，也不宜过高。如果水的质量百分比过低，则所述EKC溶液的质量百分比浓度相应过高，容易增加工艺风险、降低工艺稳定性；如果水的质量百分比过高，则所述EKC溶液的质量百分比浓度相应过低，容易降低清洗处理的速率，增加清洗处理的时间，造成工艺时间的浪费。为此，本实施例中，所述清洗处理的EKC溶液中水的质量百分比17％到26％。
所述清洗处理的工艺时间不宜过短，也不宜过长。如果所述清洗处理的工艺时间过短，容易导致所述TiF杂质颗粒未被完全去除，从而导致难以形成空洞或者空洞的密度过低；如果所述清洗处理的工艺时间过长，则在将所述TiF杂质颗粒完全去除后，还可能对所述顶部防扩散层100或其他膜层结构造成误刻蚀。为此，本实施例中，所述清洗处理的工艺时间为30分钟至120分钟。
所述清洗处理的工艺温度不宜过低，也不宜过高。如果所述工艺温度过低，容易降低清洗处理的效率；如果所述清洗处理的工艺温度过高，容易增加工艺风险，例如：容易对所述金属层101造成刻蚀，从而对半导体指纹传感器的性能产生不良影响。为此，本实施例中，所述清洗处理的工艺温度为60℃至80℃。
相应地，通过合理设定前述各参数，使得所述空洞200的空洞密度达到60％至80％，从而在提高所述表面处理与现有制程的兼容性的同时，提高所述表面处理用于增大所述顶部极板10表面积的工艺效果。其中，所述空洞200的空洞密度指的是，所述像素区I的所有空洞200的开口面积之和与所述像素区I的基底的表面积之比。
此外，通过合理设定前述各参数，形成所述空洞200后，所述空洞200的开口大小为8nm至30nm。
结合参考图6，示出了进行所述表面处理后，所述顶部极板10俯视图的电子显微镜扫描图。由图可知，所述顶部极板10上形成有多个空洞200，这增大了所述顶部极板10的表面积，从而增大所述顶部极板10与手指的有效面积，相应有利于增大手指和所述顶部极板10所形成的电容器的电容值，进而提高了半导体指纹传感器的性能。
需要说明的是，结合参考图3，对所述顶部防扩散层100进行表面处理之前，还包括：形成覆盖所述顶部互连线11和顶部极板10的第二钝化材料层(图未示)；去除位于所述像素区I的第二钝化材料层，保留位于所述逻辑区II的剩余第二钝化材料层作为第二钝化层106，所述第二钝化层106还覆盖所述隔离区的介电结构。
所述第二钝化层106用于对所述逻辑区II的顶部互连线11起到保护作用。而且，所述第二钝化层106覆盖所述顶部互连线11，露出所述像素区I，从而避免所述表面处理对所述逻辑区II造成影响。
所述第二钝化层106的材料可以为氧化硅和氮化硅中的一种或两种。本实施例中，所述第二钝化层106为叠层结构。所述第二钝化层106相应包括底部第二钝化层(图未示)和顶部第二钝化层(图未示)。具体地，所述底部第二钝化层的材料为氧化硅，所述顶部第二钝化层的材料为氮化硅。
参考图5，进行所述表面处理后，形成覆盖所述顶部极板10的第一钝化层108。具体地，所述第一钝化层108覆盖所述顶部极板10和所述第二钝化层106。
所述第一钝化层108用于对所述顶部极板10起到保护作用。所述第一钝化层108还用于作为后续手指和顶部极板10所形成的电容器的部分电容介质层。
所述第一钝化层108的材料为氧化硅和氮化硅中的一种或两种。本实施例中，所述第一钝化层108为叠层结构。所述第一钝化层108相应包括底部第一钝化层(图未示)和顶部第一钝化层(图未示)。具体地，所述底部第一钝化层的材料为氧化硅，所述顶部第一钝化层的材料为氮化硅。
需要说明的是，本实施例中，所述空洞200的开口较大，因此，形成所述第一钝化层108的步骤中，所述第一钝化层108还填充于所述空洞200内。与空气相比，所述第一钝化层108的介电常数更大，通过使所述第一钝化层108还填充于所述空洞200中，有利于提高后续手指和所述顶部极板10的电容值，从而提高所述半导体指纹传感器的灵敏度。
在其他实施例中，所述第一钝化层也可以不填充至所述空洞中，但密封所述空洞顶部。
相应的，本发明还提供一种半导体指纹传感器。参考图5，示出了本发明半导体指纹传感器一实施例的结构示意图。
所述半导体指纹传感器包括：基底(图未示)，所述基底包括像素区I；顶部极板10，位于所述像素区I的基底上，所述顶部极板10包括金属层101以及位于所述金属层101上的顶部防扩散层100，且所述顶部防扩散层100内形成有空洞200；第一钝化层108，覆盖所述顶部极板10。
通过使所述顶部防扩散层100内形成有空洞200，增大了所述顶部极板10的表面积，从而增大了后续手指与所述顶部极板10的有效面积，相应有利于增大手指和所述顶部极板10所形成的电容器的电容值，进而提高了半导体指纹传感器的检测精度、准确度以及敏感度，而且，通过增大手指和所述顶部极板10所形成电容器的电容值，还有利于降低噪声电容在检测的电容中所占的比例，减小了所述噪声电容的影响，提高半导体指纹传感器的检测精度，半导体指纹传感器的性能得到了提高。
此外，与通过使所述金属层内形成有空洞的方案相比，本发明实施例中使所述顶部防扩散层100内形成有空洞200，从而省去了去除顶部防扩散层以露出金属层的步骤，相应简化了工艺流程，而且，还避免了去除所述顶部防扩散层的工艺对其他膜层结构产生损伤的问题。
所述基底用于为半导体指纹传感器的形成提供工艺平台。
本实施例中，所述基底包括衬底(图未示)。具体地，所述衬底为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
所述基底上可以形成有各种器件，例如：MOS晶体管等。所述基底上还可以形成有其他结构，例如：栅极结构、掺杂区、浅沟槽隔离结构和介电层等。其中，所述栅极结构可以为金属栅结构或多晶硅栅结构。
所述像素区I用于形成像素单元，所述像素单元用于将指纹信息转化为电信号。
所述基底包括多个像素区I，且多个像素区I成矩阵式排列。为方便示意和描述，本实施例中，仅示意出了一个像素区I。
因此，本实施例中，所述半导体指纹传感器还包括：传感晶体管(图未示)，位于所述像素区I的基底上，所述传感晶体管用于将指纹信息转换为电信号。具体地，所述传感晶体管包括位于所述像素区I衬底上的像素栅极结构、以及分别位于所述像素栅极结构两侧衬底内的传感源区和传感漏区。
所述基底还包括逻辑区II。所述逻辑区II用于对像素区I的电信号进行分析处理。
相应地，本实施例中，所述半导体指纹传感器还包括：逻辑晶体管(图未示)，位于所述逻辑区II的基底上，所述逻辑晶体管用于对所述像素区I的电信号进行逻辑处理。具体地，所述逻辑晶体管包括位于所述逻辑区II衬底上的逻辑栅极结构、以及分别位于所述逻辑栅极结构两侧衬底中的逻辑漏区和逻辑源区。
本实施例中，所述基底还包括隔离区(未标示)，位于所述像素区I和所述逻辑区II之间、以及相邻所述像素区I之间，用于实现所述像素区I和所述逻辑区II之间、以及相邻所述像素区I之间的电隔离。
所述顶部极板10用于作为电容器的下极板，所述电容器用于将指纹信息转化为电信号。
所述顶部防扩散层100位于所述金属层101顶部，用于防止所述金属层101中金属的电迁移，从而防止所述金属层101中的金属向所述第一钝化层108中扩散。
本实施例中，所述金属层101的材料为Al。
本实施例中，所述顶部防扩散层100的材料为TiN。TiN材料易于与等离子体反应，产生杂质颗粒，从而去除杂质颗粒后即可在顶部防扩散层100中形成空洞200。
本实施例中，所述顶部极板10还包括位于所述金属层101和基底之间的底部防扩散层102。
所述底部防扩散层102用于防止所述金属层101中的金属向所述基底中扩散。
本实施例中，所述底部防扩散层102与所述顶部防扩散层100的材料相同，所述底部防扩散层102的材料也为TiN。
所述顶部防扩散层100内形成有空洞200，从而增大了所述顶部极板10的表面积。
本实施例中，所述空洞200的剖面为弓形。与所述顶部防扩散层的表面为平面相比，通过使所述空洞200的剖面为弓形，所述顶部极板10表面积增大的效果较为显著。其中，所述弓形是指圆上的一条弦把圆分割后的其中一部分。
所述空洞200的空洞密度不宜过小，也不宜过大。如果所述空洞200的空洞密度过小，则增大所述顶部极板10表面积的效果不明显；如果所述空洞200的空洞密度过大，容易增加形成所述空洞200的工艺步骤对其他膜层结构产生损伤的概率。为此，本实施例中，所述空洞200的空洞密度为60％至80％。
所述空洞200的开口不宜过小，也不宜过大。如果所述空洞200的开口过小，则增大所述顶部极板10表面积的效果不显著；如果所述空洞200的开口过大，容易导致形成所述空洞200的工艺对所述金属层101造成误刻蚀，从而影响半导体指纹传感器的电连接性能。为此，本实施例中，所述空洞200的开口大小为8nm至30nm。
所述空洞200的深度不宜过小，也不宜过大。如果所述空洞200的深度过小，则所述空洞200的表面积相应较小，所述空洞200用于增大所述顶部极板10表面积的效果不显著；如果所述空洞200的深度过大，容易对半导体指纹传感器指纹检测的精确度产生影响。为此，本实施例中，所述空洞200的深度为6nm至25nm。
所述半导体指纹传感器还包括：顶部互连线11，位于所述逻辑区II的基底上。
所述顶部互连线11用于实现所述逻辑区II基底与外部电路的电连接。
本实施例中，所述顶部互连线11与所述顶部极板10的结构和材料相同，所述顶部互连线11也包括底部防扩散层102、位于所述底部防扩散层102上的金属层101、以及位于所述金属层101上的顶部防扩散层100。
需要说明的是，所述半导体指纹传感器还包括：介电结构(未标示)，位于所述基底上，所述介电结构中形成有互连结构(未标示)，位于所述像素区I的互连结构作为像素互连结构(未标示)，所述像素互连结构电连接所述像素区I的基底，位于所述逻辑区II的互连结构作为逻辑互连结构(未标示)，所述逻辑互连结构电连接所述逻辑区II的基底。
相应地，所述顶部极板10和所述顶部互连线11位于所述介电结构上，且所述顶部极板10与所述像素互连结构电连接，所述顶部互连线11与所述逻辑互连结构电连接。
所述介电结构用于为互连结构的形成提供工艺平台。所述介电结构还用于实现互连结构与外部电路的电隔离。
本实施例中，所述介电结构包括位于所述基底上的多层层叠设置的介质层103。具体地，所述介质层103为金属层间介质层。
所述介质层103材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)、超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)、氧化硅、氮化硅或氮氧化硅等。
本实施例中，所述介质层103的材料为超低k介质材料，从而降低互连结构之间的寄生电容，进而减小后段RC延迟。具体地，所述超低k介质材料可以为SiOCH。
需要说明的是，所述介电结构还位于所述隔离区的基底上。位于所述隔离区的介电结构用于实现相邻所述像素区I之间、以及所述像素区I和逻辑区II之间的电性隔离。
所述互连结构用于实现所述基底与顶部极板10和所述顶部互连线11的电连接。
其中，所述像素互连结构用于实现所述传感晶体管与所述顶部极板10的电连接。具体地，所述像素互连结构连接所述传感晶体管的传感漏区；所述逻辑互连结构用于实现所述逻辑晶体管与所述顶部互连线11的电连接。具体地，所述逻辑互连结构连接所述逻辑晶体管的逻辑栅极结构。
本实施例中，所述互连结构包括多个交替层叠设置的插塞104和互连线105。所述插塞104位于所述介质层103中，且贯穿所述介质层103；所述互连线105位于所述介质层103上，且电连接所述插塞104。所述介电结构露出所述插塞104顶部。
本实施例中，所述插塞104包括插塞金属层1041以及覆盖所述插塞金属层1041顶部、侧壁以及底部的插塞防扩散层1042。
本实施例中，所述插塞金属层1041的材料为钨。
所述插塞防扩散层1042用于防止所述插塞金属层1041中的金属离子扩散到所述介质层103中。所述插塞防扩散1042与所述底部防扩散层102的材料相同。关于所述插塞防扩散层1042的描述可参考前述对所述底部防扩散层102的描述，在此不再赘述。
本实施例中，所述互连线105包括底部互连防扩散层1051、位于所述底部互连防扩散层1051上的互连金属层1052、以及位于所述互连金属层1052上的顶部互连防扩散层1053。
所述互连线105与所述顶部互连线11的结构和材料相同，关于所述互连线105的描述可参考前述对所述顶部互连线11的具体描述，本实施例在此不再赘述。
还需要说明的是，所述半导体指纹传感器还包括：第二钝化层106，覆盖所述顶部互连线11。所述第二钝化层106还覆盖所述隔离区的介电结构。
所述第二钝化层106用于对所述逻辑区II的顶部互连线11起到保护作用。而且，所述第二钝化层106覆盖所述顶部互连线11，露出所述像素区I，从而避免所述形成所述空洞200的工艺步骤对所述逻辑区II造成影响。
所述第二钝化层106的材料可以为氧化硅和氮化硅中的一种或两种。本实施例中，所述第二钝化层106为叠层结构。所述第二钝化层106相应包括底部第二钝化层(图未示)和顶部第二钝化层(图未示)。具体地，所述底部第二钝化层的材料为氧化硅，所述顶部第二钝化层的材料为氮化硅。
所述第一钝化层108相应覆盖所述顶部极板10和所述第二钝化层106。
所述第一钝化层108用于对所述顶部极板10起到保护作用。所述第一钝化层108还用于作为后续手指和顶部极板10所形成的电容器的部分电容介质层。
所述第一钝化层108的材料为氧化硅和氮化硅中的一种或两种。本实施例中，所述第一钝化层108为叠层结构。所述第一钝化层108相应包括底部第一钝化层(图未示)和顶部第一钝化层(图未示)。具体地，所述底部第一钝化层的材料为氧化硅，所述顶部第一钝化层的材料为氮化硅。
需要说明的是，本实施例中，所述空洞200的开口较大，因此，所述第一钝化层108还填充于所述空洞200内。与空气相比，所述第一钝化层108的介电常数更大，通过使所述第一钝化层108还填充于所述空洞200中，有利于提高后续手指和所述顶部极板10的电容值，从而提高所述半导体指纹传感器的灵敏度。
在其他实施例中，所述第一钝化层也可以不填充至所述空洞中，但密封所述空洞顶部。
所述半导体指纹传感器可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体指纹传感器的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种半导体指纹传感器的形成方法，其特征在于，包括：
提供基底，所述基底包括像素区；
在所述像素区的基底上形成顶部极板，所述顶部极板包括金属层以及位于所述金属层上的顶部防扩散层；
对所述顶部防扩散层进行表面处理，在所述顶部防扩散层内形成空洞；
进行所述表面处理后，形成覆盖所述顶部极板的第一钝化层。
2.如权利要求1所述的半导体指纹传感器的形成方法，其特征在于，进行所述表面处理的步骤包括：对所述像素区的顶部防扩散层进行等离子体处理，在所述顶部防扩散层内形成多个杂质颗粒；去除所述多个杂质颗粒，在所述顶部防扩散层内形成多个空洞。
3.如权利要求2所述的半导体指纹传感器的形成方法，其特征在于，所述顶部防扩散层的材料为TiN；
所述表面处理的步骤包括：采用CF4气体对所述像素区的顶部防扩散层进行等离子体处理，在所述顶部防扩散层内形成多个TiF杂质颗粒；采用EKC溶液对所述顶部防扩散层表面进行清洗处理，去除所述TiF杂质颗粒，在所述顶部防扩散层内产生所述空洞。
4.如权利要求3所述的半导体指纹传感器的形成方法，其特征在于，所述等离子体处理的参数包括：CF4的气体流量为140sccm至180sccm，工艺时间为60秒至80秒，源功率为1800瓦至2200瓦，工艺压强为0.8Torr至1.2Torr。
5.如权利要求3所述的半导体指纹传感器的形成方法，其特征在于，所述清洗处理的工艺参数包括：工艺时间为30分钟至120分钟，工艺温度为60℃至80℃。
6.如权利要求1所述的半导体指纹传感器的形成方法，其特征在于，形成所述空洞的步骤中，所述空洞的剖面为弓形。
7.如权利要求1所述的半导体指纹传感器的形成方法，其特征在于，所述基底还包括逻辑区；
在所述像素区的基底上形成顶部极板的步骤中，在所述逻辑区的基底上形成顶部互连线；
对所述顶部防扩散层进行表面处理之前，还包括：形成覆盖所述顶部互连线和顶部极板的第二钝化材料层；去除位于所述像素区的第二钝化材料层，保留位于所述逻辑区的剩余第二钝化材料层作为第二钝化层；
形成所述第一钝化层的步骤中，所述第一钝化层还覆盖所述第二钝化层。
8.如权利要求7所述的半导体指纹传感器的形成方法，其特征在于，形成所述顶部互连线和顶部极板的步骤包括：在所述基底上形成顶层金属材料层；图形化所述顶层金属材料层，保留位于所述像素区的剩余顶层金属材料层作为所述顶部极板，保留位于所述逻辑区的剩余顶层金属材料层作为所述顶部互连线。
9.如权利要求1所述的半导体指纹传感器的形成方法，其特征在于，形成所述第一钝化层的步骤中，所述第一钝化层还填充于所述空洞中。
10.一种半导体指纹传感器，其特征在于，包括：
基底，所述基底包括像素区；
顶部极板，位于所述像素区的基底上，所述顶部极板包括金属层以及位于所述金属层上的顶部防扩散层，且所述顶部防扩散层内形成有空洞；
第一钝化层，覆盖所述顶部极板。
11.如权利要求10所述的半导体指纹传感器，其特征在于，所述空洞的剖面为弓形。
12.如权利要求10所述的半导体指纹传感器，其特征在于，所述顶部防扩散层的材料为TiN。
13.如权利要求10所述的半导体指纹传感器，其特征在于，所述基底还包括逻辑区；
所述半导体指纹传感器还包括：顶部互连线，位于所述逻辑区的基底上；第二钝化层，覆盖所述顶部互连线；
所述第一钝化层还覆盖所述第二钝化层。
14.如权利要求10所述的半导体指纹传感器，其特征在于，所述第一钝化层的材料为氧化硅和氮化硅中的一种或两种。
15.如权利要求10所述的半导体指纹传感器，其特征在于，所述空洞的密度为60％至80％。
16.如权利要求10所述的半导体指纹传感器，其特征在于，所述空洞的开口大小为8nm至30nm。
17.如权利要求10所述的半导体指纹传感器，其特征在于，所述空洞的深度为6nm至25nm。
18.如权利要求10所述的半导体指纹传感器，其特征在于，所述第一钝化层还填充于所述空洞中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910236549.3A CN111753576B (zh) | 2019-03-27 | 2019-03-27 | 半导体指纹传感器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910236549.3A CN111753576B (zh) | 2019-03-27 | 2019-03-27 | 半导体指纹传感器及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111753576A true CN111753576A (zh) | 2020-10-09 |
| CN111753576B CN111753576B (zh) | 2024-04-26 |
Family
ID=72672349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910236549.3A Active CN111753576B (zh) | 2019-03-27 | 2019-03-27 | 半导体指纹传感器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111753576B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005285814A (ja) * | 2004-03-26 | 2005-10-13 | Sony Corp | 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法 |
| KR20080028082A (ko) * | 2006-09-26 | 2008-03-31 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 형성방법 |
| CN105226049A (zh) * | 2014-06-26 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 用于互连层结构的掩膜组件及互连层的制作方法 |
| CN109299635A (zh) * | 2017-07-25 | 2019-02-01 | 中芯国际集成电路制造(上海)有限公司 | 指纹传感器及其形成方法 |
| CN109308433A (zh) * | 2017-07-27 | 2019-02-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体指纹传感器及其制作方法、电子装置 |
| CN109308432A (zh) * | 2017-07-27 | 2019-02-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体指纹传感器及其制作方法、电子装置 |
-
2019
- 2019-03-27 CN CN201910236549.3A patent/CN111753576B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005285814A (ja) * | 2004-03-26 | 2005-10-13 | Sony Corp | 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法 |
| KR20080028082A (ko) * | 2006-09-26 | 2008-03-31 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 형성방법 |
| CN105226049A (zh) * | 2014-06-26 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 用于互连层结构的掩膜组件及互连层的制作方法 |
| CN109299635A (zh) * | 2017-07-25 | 2019-02-01 | 中芯国际集成电路制造(上海)有限公司 | 指纹传感器及其形成方法 |
| CN109308433A (zh) * | 2017-07-27 | 2019-02-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体指纹传感器及其制作方法、电子装置 |
| CN109308432A (zh) * | 2017-07-27 | 2019-02-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体指纹传感器及其制作方法、电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111753576B (zh) | 2024-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070296010A1 (en) | Pick-up structure for dram capacitors and dram process | |
| JP2006060138A (ja) | 半導体集積回路装置 | |
| JP3790763B2 (ja) | シリコン・オン・インシュレータ・デバイスのオン・チップ・デカップリング・トレンチ・キャパシタおよびその形成方法 | |
| WO2020018318A1 (en) | Devices including electrically conductive contacts, and related systems and methods | |
| GB2374458A (en) | Self aligned contact holes | |
| US7846836B2 (en) | Method of forming a conductive structure in a semiconductor device and method of manufacturing a semiconductor device | |
| US7821052B2 (en) | Method for forming a buried digit line with self aligning spacing layer and contact plugs during the formation of a semiconductor device, semiconductor devices, and systems including same | |
| CN111753576B (zh) | 半导体指纹传感器及其形成方法 | |
| CN109308432B (zh) | 一种半导体指纹传感器及其制作方法、电子装置 | |
| WO2023070529A1 (en) | Semiconductor device and forming method thereof | |
| TWI745054B (zh) | 半導體元件及其製造方法 | |
| US6153465A (en) | Method of fabricating a capacitor of dynamic random access memory | |
| JP2004006708A (ja) | 半導体装置の製造方法 | |
| CN113793852A (zh) | 自对准图形工艺方法及金属互连结构 | |
| US9805971B2 (en) | Method of forming a via contact | |
| US10665663B1 (en) | IC with top side capacitor having lateral regions with thinned capacitor dielectric | |
| US6974989B1 (en) | Structure and method for protecting memory cells from UV radiation damage and UV radiation-induced charging during backend processing | |
| CN109299635B (zh) | 指纹传感器及其形成方法 | |
| CN113555436A (zh) | 半导体结构及其形成方法 | |
| CN113555437A (zh) | 半导体结构及其形成方法 | |
| KR100903460B1 (ko) | 갭필링층 형성단계를 갖는 메모리셀 제조방법 및 그 구조 | |
| KR100338814B1 (ko) | 반도체 소자의 제조방법 | |
| US20240099008A1 (en) | Three-dimensional memory device and method of forming the same | |
| KR100685634B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| JPH08181282A (ja) | 半導体装置製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |