CN111742085A - 获得氮化物层的方法 - Google Patents

获得氮化物层的方法 Download PDF

Info

Publication number
CN111742085A
CN111742085A CN201880089951.7A CN201880089951A CN111742085A CN 111742085 A CN111742085 A CN 111742085A CN 201880089951 A CN201880089951 A CN 201880089951A CN 111742085 A CN111742085 A CN 111742085A
Authority
CN
China
Prior art keywords
layer
creep
pad
crystalline
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880089951.7A
Other languages
English (en)
Other versions
CN111742085B (zh
Inventor
居伊·费尔特
勃朗蒂娜·厄玲
维尔日妮·布兰德利
伯努瓦·马蒂厄
杰西·祖尼加佩雷斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Centre National de la Recherche Scientifique CNRS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Centre National de la Recherche Scientifique CNRS
Publication of CN111742085A publication Critical patent/CN111742085A/zh
Application granted granted Critical
Publication of CN111742085B publication Critical patent/CN111742085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/186Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的目的在于获得氮化物(N)层(550)的方法。该氮化物层优选由镓(Ga)、铟(In)和铝(Al)中的至少一种获得,该方法包括以下步骤:提供一种叠层,其包括衬底(100)和从衬底(100)连续设置的至少以下层:蠕变层(200),其具有玻璃化转变温度T玻璃化转变,结晶层(300);通过蚀刻叠层形成衬垫(1000a‑1000e),使得每个衬垫(1000a‑1000e)至少包括:蠕变部分(220a,220b),由蠕变层(200)的至少一部分形成,结晶部分(300a,300b),由结晶层(300)形成;在每个衬垫(1000a‑1000e)上通过外延生长微晶(510a‑510e),并使微晶(510a‑510e)继续外延生长,从而形成所述氮化物层(550)。外延生长在温度T外延下进行,使得T外延≥k1·T玻璃化转变,k1=0.8。

Description

获得氮化物层的方法
技术领域
本发明总体上涉及用于在结晶层的一个面上生长氮化物层的技术,该氮化物层由选自镓(Ga)、铟(In)和铝(Al)中的至少一种材料获得。
本发明尤其在发光二极管(LED)和激光器领域具有应用优势。
背景技术
现代商业化的光电子器件,特别是发光二极管(LED)和激光器,使用包含氮化物的半导体材料,该氮化物由选自镓(Ga)、铟(In)和铝(Al)中的至少一种材料获得。这种类型的氮化物通常通过从结晶层外延生长获得。
主要的挑战在于使通过外延使获得的氮化物层中的缺陷密度最小化。事实上,LED和激光器等电致发光器件对于位错等结构缺陷的密度非常敏感。这些缺陷作为非辐射复合中心限制了发光效率。因此,当氮化物层中的缺陷密度高时,电致发光器件的性能大大降低。
位错的存在有若干成因。
第一个原因是氮化物层的外延生长是在异质衬底(hétéro-substrats)上进行的,也就是说,在材料和晶格参数不同于要进行外延的氮化物层的衬底上进行的。
位错存在的第二个原因是外延生长以柱状方式进行。这主要与生长期间异质衬底表面上物种的低扩散系数有关,这导致小晶粒的形成。在聚结(coalescence)过程中,这些晶粒结合在一起,在其界面上,也就是说在聚结处形成位错,然后位错遍历整个外延结构。
解决这些问题最直接的方法是使用与要进行外延的层相同种类的衬底(均质衬底)。例如,在覆盖从红外到深紫外的发射范围的氮化物材料的情况下,可以使用GaN衬底来外延生长氮化镓基蓝光发射结构,或者对于深UV发射结构使用AlN衬底。外延很容易。实际上,外延层复制了底层衬底的结构,该衬底没有晶粒,因此没有聚结连接。因此,避免了位错的存在。
然而,这些衬底不可商购获得,或者只有很小的尺寸,通常直径小于1英寸(2.5cm),这使得不能从中切割出足够尺寸的衬底用于所考虑的工业应用。
因此,迄今为止考虑用于工业应用的解决方案主要基于使用异质衬底。
然而,当使用异质衬底时,在外延层中产生大量位错,并且这些缺陷甚至在器件的有源区中蔓延。降低位错密度的一种解决方案是使用称为“横向过度生长”或ELOG(“外延横向过度生长”的缩写)的方法。
该方法的原理基于这样的事实,即在外延生长的一定阶段,淀积具有开口的掩模。生长胚在开口处生长,然后通过横向过度生长在掩模上方。横向过度生长会导致与胚的位错弯曲,从而阻止其垂直扩散。因此,这种类型的方法允许通过弯曲消除大量的位错,但是在聚结过程中也会产生位错。当来自两个相邻开口的两个微晶在掩模上方结合时,形成聚结连接,并且位错可以到达表面。
在实践中,如果观察到掩模下的位错被有效地阻挡,则设法通过掩模开口传播的位错在外延层中传播并能够到达表面。
当然,与“自然”聚结的情况相比,由聚结导致的螺纹位错密度大大降低,因为“晶粒”具有更大的尺寸(通常为掩模中开口周期的数量级)。然而,这些位错以不均匀的方式分布,这在器件的制造过程中是有问题的,因为在这些区域的正上方形成了非发光材料带。
另一种解决方案是通过在这种材料预先存在的衬垫(plots)上外延来增加材料:这是一种称为悬空式外延的方法,该方法可以避免掩模上的过度生长。另一方面,已知的悬空式外延解决方案不能消除或甚至显著减少由相邻胚聚结产生的缺陷的出现。
因此,需要提出一种用于获得氮化物(N)层的解决方案,该氮化物层由镓(Ga)、铟(In)和铝(Al)中的至少一种获得,并且具有显著降低的缺陷密度。
通过阅读以下描述和附图,本发明的其他目的、特征和优点将变得显而易见。应当理解,可以结合其他优点。
发明内容
根据示例性实施方案,本发明的目的是获得至少一个氮化物层的方法,该氮化物层优选地从镓(Ga)、铟(In)和铝(Al)中的至少一种获得。该方法包括以下步骤:
-提供一种叠层,其包括衬底和从衬底连续设置的至少以下层:
·蠕变层,其具有玻璃化转变温度T玻璃化转变
·结晶层,
-衬垫通过蚀刻至少结晶层和至少一部分蠕变层来形成衬垫,使得每个衬垫至少包括:
·蠕变部分,其由蠕变层的至少一部分形成,
·结晶部分,其由结晶层形成并位于蠕变部分之上;
-在至少一些所述衬垫上通过外延生长微晶,并使微晶继续外延生长,至少直到由两个相邻衬垫承载的微晶聚结,从而形成所述氮化物层,外延生长在温度T外延下进行,使得:
T外延≥k1·T玻璃化转变,k1=0.8。
因此,在外延期间,由蠕变部分形成的衬垫的部分达到(或超过)其玻璃化转变温度或非常接近后者的温度。在机械应力的作用下,该衬垫部分会因此变形。因此,当两个微晶接触并聚结时,由这种接触产生的机械应力被传递到衬垫上,从而传递到蠕变部分。后者变形,从而吸收部分或全部机械应力。因此,可以显著减少甚至避免在两个微晶之间的聚结连接处位错的出现和传播。
特别地,如果微晶在衬底主要延伸的平面内(“扭转”)或在平面外(“倾斜”)相对于彼此非正常取向,微晶之间的非正常取向导致在聚结中产生晶粒连接。这种晶粒连接是高能的,因为这是组成它的缺陷的应力场叠加的结果。如果微晶生长在可变形的衬垫上,相邻微晶在平面内或平面外取向,以使系统的总弹性能最小化,且不会形成晶粒连接。
因此,本发明允许获得从镓(Ga)、铟(In)和铝(Al)中的至少一种获得的具有显著降低的位错密度的氮化物(N)层。
因此,根据本发明的方法对与聚结相关的缺陷的产生问题提供了特别有效的解决方案。这种方法,特别是当应用于SOI(绝缘体上硅)型衬底上产生的纳米尺寸的微晶时,导致与聚结相关的缺陷密度非常显著地降低,从而可创建具有非常低的位错密度的伪衬底。
本发明的优点还在于更容易获得发射红光波长的LED。实际上,本发明允许获得具有很少或甚至没有缺陷和应力的GaInN合金层,这将允许引入更多的铟,因此更容易获得红色LED。
在开始详细评述本发明的实施方案之前,下面列出了可以可选地组合使用或者替代使用的可选特征。
根据示例性实施方案,在外延生长开始时,每个微晶仅由一个衬垫完全支撑。优选地,在外延生长过程期间,微晶在每个衬垫上生长。
根据示例性实施方案,蠕变层由粘性材料制成。它具有粘塑性转变(transitionvisco-plastique)。优选地,这种材料取自:
-氧化硅SixOy,其中x和y是整数。优选地,蠕变层由SiO2制成,
-玻璃,
-硼硅酸盐玻璃,
-硼磷硅酸盐玻璃(BPSG)。
根据示例性实施方案,k1=0.87或k1=0.9。
根据一个特别有利的实例,k1=0.92。因此,在蠕变部分由SiO2形成,T外延≥1104℃的情况下,SiO2的T玻璃化转变等于1200℃。
根据更优选的示例性实施方案,k1=0.95。根据更优选的示例性实施方案,k1=1,优选k1=1.5。
根据示例性实施方案,T外延≤k2*T最低熔点,T最低熔点是形成衬垫的部分的材料的熔化温度中的最低熔化温度。这主要是结晶部分和蠕变部分。
根据示例性实施方案,k2=0.9。这允许避免熔化温度最低的材料种类的扩散。
因此,在衬垫由SiO2蠕变部分和硅晶体部分形成的情况下,T外延≤1296℃。实际上,T最低熔点等于硅的熔化温度,因为硅的熔化温度等于1440℃,SiO2的熔化温度等于1970℃。
优选地,k2=0.8。
根据示例性实施方案,衬垫包括至少一个缓冲层,该缓冲层由不同于所述氮化物层的材料制成,位于结晶层之上,并且优选地,所述氮化物层是氮化镓(GaN)层,并且缓冲层由氮化铝(AlN)制成。
当所述氮化物层是氮化镓(GaN)层时,这允许避免出现由镓和硅之间非常高的反应性产生的回熔蚀刻(melt back etching)现象。
根据示例性实施方案,在通过蚀刻形成多个衬垫的步骤之前,通过外延淀积在结晶层的顶部上形成缓冲层。
根据示例性实施方案,在所述氮化物层的外延生长步骤之前,叠层包括至少所述缓冲层。
在结晶层上方形成缓冲层之后通过蚀刻形成多个衬垫的事实允许防止缓冲层淀积在衬垫之间,通常是在蠕变层的底部上,或者防止缓冲层淀积在由结晶层形成的部分的壁上,如果在蚀刻叠层以形成衬垫之后执行形成缓冲层的步骤,就会出现这种情况。因此,这防止了氮化物层从蠕变层的外延生长。自然,当选择性地进行通过外延淀积的氮化物层的生长时,观察到这一优点。事实上,这种生长发生在缓冲层的材料上,但不发生在蠕变部分的材料上。当后者由SiO2制成,缓冲层由AlN制成并且通过例如根据MOVPE(有机金属气相外延)技术的外延淀积的氮化物层为GaN时,就是这种情况。因此,后者不会淀积在衬垫的底部。
根据具有或不具有缓冲层的示例性实施方案,所述氮化物层是氮化镓(GaN)层,并且在所述氮化物层的外延生长步骤之前,所述衬垫包括至少一个底层,该底层位于所述缓冲层之上并且由氮化镓(GaN)制成。
根据一个示例性实施方案,在通过蚀刻形成衬垫的所述步骤之前,所述叠层包括位于所述结晶层之上的至少一个底层,所述底层由与所述氮化物层相同的材料制成。
因此,在其中所述氮化物层是氮化镓的实施方案中,底层也由氮化镓制成。
有利的是,该底层允许促进外延生长的恢复以形成微晶。由于衬垫顶部的表面很小,所以该特征更加有利。
因此,如果衬垫的顶部,也就是说未覆盖的衬垫的上表面是由结晶部分形成的,那么直接与结晶层接触的微晶通过外延生长。
因此,如果衬垫的顶部由底层形成,那么直接与底层接触的微晶通过外延生长。
因此,如果衬垫的顶部由缓冲层形成,那么直接与缓冲层接触的微晶通过外延生长。
优选地,底层被设置成直接与结晶部分的上表面接触。
每个衬垫具有上表面,并且其中微晶的外延生长至少部分地并且优选地仅从所述上表面进行。
优选地,缓冲层被设置成直接与结晶部分的上表面接触,或者与由底层形成的部分的上表面接触。
根据一个实例,缓冲层和底层中的至少一个在外延生长步骤期间保持恒定的厚度。
根据示例性实施方案,提供所述叠层相当于提供绝缘体上硅(SOI)类型的精细衬底,该衬底包括基础衬底,该基础衬底上依次置有形成所述蠕变层的氧化物层和形成所述结晶层的半导体层。
根据示例性实施方案,蠕变部分必须具有的高度e220使得e220≥0.017*d衬垫,d衬垫是衬垫的直径,或者更一般地是在蠕变部分处并且在平行于衬底延伸的主平面的方向上,例如沿着图1c至1e中的水平方向,从衬垫的边缘到边缘的距离。
优选地,e220≥0.05*d衬垫。优选地,e220≥0.1*d衬垫。优选地,e220≥1*d衬垫
这些值允许获得足够的变形,以减少晶粒连接处的应力。
根据一个实例,d微晶/d衬垫≥k3,d衬垫是衬垫的直径,或者更一般地是在蠕变部分处并且在平行于衬底延伸的主平面的方向上,例如沿着图1c至1e中的水平方向的衬垫的边缘到边缘的距离,也就是说,衬垫的最大尺寸与它的截面形状无关。d微晶对应于在与d衬垫相同的方向上测量的微晶尺寸。应该注意的是,d微晶对应于两个衬垫之间的间距。因此,如图1c至1e所示,在聚结时,d微晶=D+d衬垫
当k3=3时,获得了特别有效的结果。根据实例100≥k3≥3。优选地,50≥k3≥3。优选地,5≥k3≥3。
该特征允许蠕变部分变形,以便以特别有效的方式吸收当两个相邻微晶开始聚结时产生的机械应力。因此,该特征有效地有助于降低最终获得的氮化物层内的缺陷密度。
根据示例性实施方案,该部分具有高度e220,并且两个相邻的衬垫间隔开距离D,使得:
e220/D<1,优选地,e220/D<1.5。优选地,e220/D<2。
根据示例性实施方案,衬垫具有高度H衬垫,并且两个相邻的衬垫间隔开距离D,使得:
H衬垫/D<2,优选地,H衬垫/D<1.5。优选地,H衬垫/D<1。
距离D和高度H衬垫参见图1d。根据示例性实施方案,高度H衬垫仅对应于蠕变部分的厚度和结晶部分的厚度。
根据示例性实施方案,结晶层是基于硅的。优选地,结晶层由硅制成。结晶层也可以基于硅以外的、并且允许氮化物材料的外延的材料。例如,结晶层可以基于SiC或Al2O3。这些材料还可以以SiCOI(绝缘体上SiC)或SOS(蓝宝石上硅)的形式使用。
根据示例性实施方案,结晶层是单晶层。
根据示例性实施方案,蠕变层与衬底直接接触。蠕变层与结晶层直接接触。根据示例性实施方案,通过微晶聚结产生的氮化物层与结晶层直接接触。根据另一实施方案,在结晶层和通过微晶聚结产生的氮化物层之间提供至少一个中间层。该中间层通常形成缓冲层。
因此,蠕变层和结晶层是不同的。蠕变层具有玻璃化转变温度。因此,它由玻璃化转变材料制成,并具有玻璃化转变材料的性能。因此,蠕变层不是晶体。它由粘性或玻璃质材料制成,例如氧化物。蠕变层和结晶层由不同的材料制成。
根据示例性实施方案,蠕变层具有小于500nm(10-9m)的厚度e220。它优选为50nm至500nm,并且优选为100nm至150nm。
根据示例性实施方案,结晶层的厚度为2nm(10-9m)至10μm(10-6m),优选为5nm至500nm,优选为10nm至50nm。
根据示例性实施方案,通过外延在所有所述衬垫上生长微晶。
根据一个示例性实施方案,所述材料的外延淀积反应器中的流的比率V/III(例如以标准毫升/分钟(sccm)测量的流)在100和2000之间,所述材料包括氮化物(N)和镓(Ga)、铟(In)和铝(Al)中的至少一种。
根据一个示例性实施方案,形成所述氮化物(N)层的材料与镓(Ga)、铟(In)和铝(Al)中的至少一种的流量的比率V/III为300至500,优选为380至420。
根据示例性实施方案,氮化物层由氮化镓(GaN)制成。根据另一实施方案,氮化物层基于氮化镓(GaN)并且还包括铝(Al)和/或铟(In)。
根据另一实施方案,形成所述氮化物(N)层的材料是氮化镓(GaN)、氮化铟(InN)、氮化铝(AlN)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)、氮化铝铟镓(AlGaInN)、氮化铝铟(AlInN)、氮化铝铟镓(AlInGaN)中的任何一种。
根据另一实施方案,本发明的目的是获得一种微电子器件,其包括有多个衬垫位于其上的衬底,每个衬垫至少包括:
蠕变部分,其具有玻璃化转变温度T玻璃化转变
由结晶材料形成的部分。
该器件还包括从镓(Ga)、铟(In)和铝(Al)中的至少一种获得的氮化物(N)层,所述层完全由衬垫支撑。
选择蠕变部分的材料和所述氮化物层的材料,使得:
T外延≥k1·T玻璃化转变,k1=0.8。
T外延是允许通过外延形成氮化物层的最低温度。
根据一个特别有利的实例,k1=0.92。根据更优选的示例性实施方案,k1=0.95。根据更优选的示例性实施方案,k1=1,优选地,k1=1.5。
根据一个特别有利的实例,氮化物层外延生长步骤包括:
-第一步,使用选择的第一生长条件,以便通过外延在每个衬垫上产生金字塔结构,直到金字塔结构邻接;
-第二步,使用选择的第二生长条件以诱导横向生长,从而确保金字塔结构的聚结。
生长条件包括尤其与压力、温度和用于生长的化学物质的比例相关的参数。
根据一个实例,结晶层没有应力。它的晶格参数等于它的标称晶格参数,也就是它在自然状态下的晶格参数。
根据另一实施方案,本发明涉及一种发光二极管(LED),其包括至少一个根据本发明的微电子器件。
微电子器件是指用微电子方法生产的任何类型的器件。除了纯电子器件之外,这些器件尤其包括微机械或机电器件(MEMS,NEMS……)以及光学或光电子器件(MOEMS……)。
附图简要说明
通过对由以下附图所示的后文中的实施方案的详细描述,本发明的目的,对象以及特征和优点将更好地体现,其中:
由图1a至1e组成的图1示出了根据本发明的示例性方法的步骤。
图2a以俯视图示出了在常规悬挂式外延方法的情况下两个微晶的聚结。
图2b以俯视图示意性地示出了在根据本发明的示例性方法的情况下两个微晶的聚结。
由图3a和3b组成的图3以侧视图示意性示出了在根据本发明的示例性方法的情况下两个微晶的聚结。
图4是示出通过实施根据本发明的示例性方法获得的微晶位于其上的衬垫的照片。
图5由图5a和5b组成,图5a和5b示出了在实施根据本发明的方法后,通过外延获得的层的照片。
图6由图6a至6c组成,图6a至6c示出了根据本发明的示例性方法的实施结果的照片。
图7由图7a至7c组成,图7a至7c示出了根据本发明的示例性方法的实施结果的照片。
图8由图8a至8b组成,图8a至8b是分别以截面侧视图和俯视图示出根据本发明的示例性方法的实施结果的照片。
附图以示例的方式给出,并且不是对本发明的限制。它们是旨在促进对本发明的理解的原理示意图,因此不一定与实际应用具有相同的比例。特别地,不同层、部分和微晶的相对厚度不能表示实际大小。
发明详述
特别指出的是,在本发明的上下文中,术语“在上面”、“位于…之上”、“覆盖”或“在下面”或它们的同义词并不意味着“接触”。因此,例如,“在第二层上淀积第一层”不一定意味着这两层彼此直接接触,而是意味着第一层通过与其直接接触或者通过至少一个其他层或至少一个包括空气的其他元素与其分离而至少部分覆盖第二层。
在下面的描述中,厚度或高度是在垂直于不同层的主面的方向上获得的。在图中,厚度或高度是垂直获得的。
类似地,当指出一个元件与另一个元件位于一条线上时,这意味着这两个元件都位于垂直于衬底主平面的同一条线上,也就是说,位于图中垂直取向的同一条线上。
“基于”材料A的层是指仅包含该材料A或包含该材料A和可能的其他材料(例如掺杂元素)的层。
在下面的描述中,术语晶体和微晶将被视为等同物。
现在将参照图1a至1e描述根据本发明的方法的一般原理。
如图1a所示,提供了一种叠层,其至少包括一个衬底100,依次位于该衬底上的蠕变层200和结晶层300。因此,蠕变层200设置在衬底100和结晶层300之间。
根据示例性实施方案,衬底100基于非晶硅或晶体硅。它确保了叠层的机械强度。
结晶层300具有与蠕变层200相对的下表面和上表面,上表面的功能是用作基层以外延生长最终期望获得的氮化物层。例如,最终期望获得的层是氮化镓GaN层550。根据示例性实施方案,结晶层300基于单晶硅。
优选地,蠕变层200由粘性材料制成。它由非晶态材料制成,例如氧化物,优选氧化硅SixOy,例如SiO2。该层的作用将在下面的描述中解释。
蠕变层200具有玻璃化转变温度。因此,它具有玻璃化转变和玻璃化转变材料的性能。像所有具有玻璃化转变温度的材料一样,蠕变层200在温度升高的作用下变形而不破裂,并且在温度下降后不返回其初始状态。相反,结晶层300自然不具有玻璃化转变。当达到温度阈值时,结晶层变形,然后移位并可能破裂。
以有利但非限制性的方式,该叠层构成绝缘体上半导体类型的衬底,优选绝缘体上硅(SOI)。在这种情况下,蠕变层200由SOI衬底的掩埋氧化物层(BOX)形成。
根据图1b所示的有利示例性实施方案,通过外延在结晶层300的上表面上淀积缓冲层400。当最终期望获得的层550是GaN层并且结晶层300是硅基层时,该缓冲层400通常由氮化铝(AlN)制成。这可以避免所谓的“回熔蚀刻”现象,这种现象是由硅和镓在通常的外延温度(1000/1100℃)下的非常高的反应性产生的,并导致氮化镓层的非常强烈的退化。
通常AlN层的厚度为50至200nm(10-9m)。
因此,蠕变层200和结晶层300不同。蠕变层200不是结晶的。
如图1b所示,也可以通过外延在缓冲层400的上表面上淀积底层500。该底层500具有促进微晶510在以下步骤中恢复生长的功能。在这种情况下,通过外延的微晶(510a-510e)的生长是从底层500的上表面至少部分发生的。该底层500优选由与最终期望获得的层550相同的材料制成。通常当最终期望获得的层是氮化镓GaN层550时,底层500也由氮化镓制成。通常,它的厚度为50至200nm。
应当注意,层400和500仅仅是可选的。
根据图1中未示出的实施方案,可以仅提供缓冲层400或仅提供底层500,或者甚至不提供这两种层400和500。
不管选择哪种实施方案,也就是说,具有或不具有底层400以及具有或不具有缓冲层500,微晶510a-510e的外延生长至少部分地或仅从衬垫1000a-1000e的上表面进行。因此,该上表面或者由结晶部分300a-300b形成,或者由底层400a-400b形成的部分形成,或者由缓冲层形成的部分形成。这尤其允许快速获得显著厚度的微晶。
应当注意,缓冲层400和底层500的上表面,也就是说,与期望生长的氮化物层550相对的表面,具有镓(Ga)而不是氮(N)类型的极性,这极大地促进了高质量外延氮化物层550的生产。
如图1c所示,衬垫1000a-1000e由叠层形成。这些衬垫通过将叠层蚀刻到蠕变层200中而获得。
为了通过蚀刻形成衬垫,可以使用本领域技术人员已知的多种蚀刻技术。特别地,可以使用传统的光刻技术,例如包括形成例如由树脂制成的掩模,然后将掩模的图案转移到叠层中的光刻技术。也可以使用电子束光刻技术或纳米印刷技术。
这些衬垫1000a-1000e很小,可以称为纳米衬垫。通常衬垫的截面的最大尺寸为几十至几百纳米,更准确地说为10至500nm,优选100nm。衬垫的截面的最大尺寸参见图1c中的d衬垫。如果衬垫是圆形截面,这个最大尺寸d衬垫对应于衬垫的直径。如果衬垫是六边形截面,这个最大尺寸d衬垫对应于对角线或经过六边形的角的圆的直径。
根据示例性实施方案,部分具有高度e220,并且两个相邻的衬垫间隔开距离D,使得:
e220/D<1,优选地,e220/D<1.5。优选地,e220/D<2。
根据示例性实施方案,衬垫具有高度H衬垫,并且两个相邻的衬垫间隔开距离D,使得:
H衬垫/D<2,优选地,H衬垫/D<1.5。优选地,H衬垫/D≤1。
距离D和高度H衬垫参见图1d。
如图1c所示,衬垫被蚀穿整个底层500、整个缓冲层400(当缓冲层存在时)、整个结晶层300。优选地,仅蚀刻蠕变层200的一部分220。该实施方案具有避免在外延期间氮化物层550在蠕变部分220上生长的优点。当通过外延生长的氮化物层550是氮化镓并且蠕变部分在SiO2中时,尤其会遇到这种外延选择性。相反,如果使用这些相同的材料,蠕变层200在其整个厚度上被蚀刻,那么在外延期间,氮化物层从通常由硅形成的衬底100的上表面生长。这种情况显然是不可取的。
此外,已经观察到,保持蠕变层200的未蚀刻部分210的事实允许促进部分220的蠕变,特别是当微晶以扭转的方式非正常取向,也就是说在期望获得的氮化物层550的平面中非正常取向时。
优选地,蚀刻厚度e220以及由此形成的蠕变部分220的高度等于蠕变层200厚度的一半。这允许在晶粒连接形成期间具有非常好的晶粒重新取向(réorientation)。
图1d示出了从底层500(或者当层400和500不存在时从结晶层300的上表面)通过外延生长形成微晶510a-510e。
如图1d所示,衬垫1000a-1000e每个都包括由一叠层的部分400a-400e、300a-300e、220a-220e承载的微晶510a-510e。这些部分在衬垫延伸的主要方向上延伸,也就是说在图1a至1e中垂直延伸。
如果衬垫的截面主要是圆形的,则这些部分形成圆盘。如果衬垫1000a-1000e的截面是多边形的,例如六边形,则这些部分形成六边形截面的圆柱体。优选地,该部分是完整的。换句话说,如图中清楚示出的,衬垫的截面沿着平行于蠕变层220和结晶层300主要延伸的平面截取。因此,该截面是沿着垂直于包括图1a至1e的片材平面的平面以及沿着平行于包括图2a和2b的片材平面的平面截取的。
生长继续并横向延伸。微晶510a-510e生长直到它们聚结并形成如图1e所示的层550。
换句话说,从图中可以清楚地看出,层550在几个衬垫之间延伸。它是连续的。
微晶510a-510e的生长不会向下延伸。此外,这种生长是选择性的,因为它不发生在通常由氧化物制成的蠕变层200上。在这个意义上,微晶510a-510e的生长是根据悬挂式外延原理进行的。
应当注意,在通过外延形成缓冲层400和底层500(当这些层存在时)之后,蚀刻衬垫1000a-1000e是特别有利的。实际上,如果这些层400、500中的一个在蚀刻之后淀积,它将至少部分地形成在蠕变层200的上表面上的衬垫1000a-1000e之间。在氮化物层550是氮化镓的情况下,蠕变层200是SiO2,那么,在外延淀积温度下,层550的外延生长不会选择性地发生,而是相反地也会发生在衬垫1000a-1000e之间,这当然是不希望的。
以一种特别有利的方式,进行外延的温度T外延大于或大约等于蠕变层200的玻璃化转变温度T玻璃转变。因此,在外延期间,蠕变部分220a-220e被升温到允许它们变形的温度。
因此,如果由两个相邻的衬垫1000a-1000b承载的微晶510a-510b相对于彼此非正常取向,在这两个微晶的聚结过程中,在没有错位的情况下,将形成在它们的界面处形成的连接560(通常被指定为晶粒连接或聚结连接),以弥补这些非正常取向。蠕变部分220a-220e的变形因此允许弥补这些非正常取向。
如图2a和2b所示,两个微晶510a-510b的非正常取向可由平面中的未对齐(即,围绕包含在图1a-1e的平面中的轴)导致,这被称为扭转。
图2a示出了微晶510a-510b的俯视图,示出了微晶之间存在角度α时的这种类型的未对齐。该图2a示意性地示出了采用传统方法的情况下,在聚结过程中形成的接头560产生位错561以补偿未对齐。
图2b非常示意性地示出了通过实施根据本发明的方法形成的聚结连接560。该图2b示出了蠕变部分220a、220b的扭转变形570a、570b,允许形成没有错位的聚结连接560。在这种情况下,通过蠕变部分220a-220b弥补这种变形导致蠕变部分220a-220b围绕它们的主轴扭转。如图2b的右边的视图所示,每个部分以相反的方向旋转。
如图3a和3b所示,两个微晶的取向缺陷也可能是由于平面外的未对齐(也就是说,围绕垂直于图1a-1e平面的轴),这称为倾斜。在这种情况下,通过蠕变部分220a-220e来弥补这种变形会导致衬垫的倾斜。
图3a通过角度β说明了在聚结之前微晶510a和510b的晶面之间的角度取向的缺陷。图3b非常示意性地示出了蠕变部分220的变形,允许形成没有错位的聚结连接560。在该图中假设非正常取向在两个微晶510a和510b之间均匀分布,即β/2。该图也适用于两个相邻微晶中的结晶的非正常取向的角度不同且其和等于β的情况。
图2和图3并非旨在给出关于蠕变部分变形的接近现实的视觉表示。这些附图旨在给出示意图,以使本发明的工作原理便于理解。
以下段落旨在提供关于本发明操作原理的附加解释和细节。
发明原理的建模和解释
下面的段落旨在更精确地解释本发明依据的现象,并允许获得没有或有很少位错的外延层。
当两个晶粒或微晶牢固地连接到它们已经淀积在其上的衬底上并且相对于彼此稍微非正常取向时,它们的聚结连接的形成的能量很高(能量可以相当容易地计算,因为它是界面位错网络的第一近似值。为此,可以参考以下出版物:《位错理论》(J.P.Hirth和J.Lothe"Theory of dislocations",John Wiley and sons(约翰威利及其子)(1982))。
另一方面,如果微晶510停留在衬垫1000a-1000e上,如悬挂式外延中的情况,并且这些衬垫1000a-1000e可以通过扭转或倾斜而变形,则微晶510(例如GaN)相对于彼此的非正常取向被“传递”到承载这些微晶510的衬垫。在简单扭转的情况下,如图2b所示,该现象可以通过说导致微晶旋转以结合并形成“内部”表面的吸引力导致纳米衬垫1000a-1000e处的扭转扭矩来建模。当衬垫1000a-1000e的尺寸和微晶尺寸之间的比率小时,该扭转扭矩将更大。如果衬垫1000a-1000e的变形容易,则聚结连接560简单地转变成内表面,对于该内表面将形成“完美的”原子键。从能量上讲,这只有在通过形成“内表面”而在聚结过程中释放的能量大于必须消耗的能量时才是可能的,使得衬垫1000a-1000e自身变形以吸收相邻微晶510a-510b之间的初始的非正常取向。下面的衬垫是由SiO2制成的基座的事实是有利的,因为SiO2在生长温度下蠕变。SiO2是一种有效适用于该方法的材料,但这并不排除使用其他材料,例如在同等或更低温度下会蠕变的玻璃,如硼硅酸盐玻璃或硼磷硅酸盐玻璃(BPSG),也用于制造SOI。
在假设GaN微晶为立方形状和500nm边长,由直径为100nm的圆形截面的衬垫承载的情况下,在聚结过程中释放的能量可以表示为内部内聚能和将要接触的两个表面的表面能之间的差。表面能值约为0.1至
Figure BDA0002642624550000151
量级(为此,可参考以下出版物:“GaN极性和非极性平面的绝对表面能,《物理评论》”(C.E.Dreyer,A.Janotti,和C.G.Van de Walle"Absolute surface energies of polar and nonpolar planes of GaN",PHYSICALREVIEW(物理评论)B 89,081305(R)2014)。反过来,内聚能为11eV量级(Ga-N键)。
作为第一近似值,从六边形表面(0001型)开始,获得每网格36eV的值(每网格三个Ga-N键),即,对于所考虑的六边形网格(表面
Figure BDA0002642624550000153
),每个表面的内聚能为
Figure BDA0002642624550000152
通过考虑c型(0001)待接触的表面,简化了该方法,但是与这些表面的晶体取向相关的校正(每网格的键数和表面能)是二阶的,仅对该数值评估稍作修改。
然后,获得通过形成1.35-0.3=1.05的共价键在接触时“释放”的能量(最终状态-初始状态),或约
Figure BDA0002642624550000154
这显然与要接触的微晶510之间的非正常取向无关。如果考虑立方形状(为了简化图2b中的估计)和500nm边长的微晶,则获得25 10E6×1.6 10E-19,或约4×10E-12焦耳量级的释放能量。这将与使微晶下由SiO2制成的衬垫1000a-1000e变形所需的能量进行比较,这将在下面详细描述。
在氮化镓外延温度(约1100℃)下,氧化硅具有粘塑性特性,其粘度取决于温度和材料承受的机械应力。
随着温度的升高,SiO2的粘度降低,就像任何具有玻璃化转变的材料一样。在一定应力以上,SiO2的粘度也随着机械应力的增加而降低。换句话说,与塑性变形速率与剪切应力成正比(粘度与应力无关)的常规流体不同,超过称为断裂应力的阈值,SiO2变形速率随应力呈指数增长。实际上,在1100℃时,SiO2的断裂应力约为500MPa:在此温度下,SiO2的粘度与高达500MPa的应力无关。除此之外,粘度下降了几个数量级,快速的塑性变形产生了接近断裂应力的残余应力。这种残余应力随后通过常规蠕变(几分钟到几小时)更慢地降低。
在对齐之前,GaN微晶510相对于彼此具有平均1至6°的非正常取向。在相邻的微晶结合在一起形成共价原子键之前,作用在微晶之间的原子间力是范德华力,它在很短的范围内是有吸引力的。这导致存在施加到接触点的旋转扭矩,以使它们对齐。在非常轻微的几分之一度的旋转之后,在衬垫1000a-1000e下面的蠕变部分220a-220e中达到500MPa的断裂应力。然后,氧化物中的蠕变几乎是瞬间的,并且在对齐阶段结束时,旋转所需的旋转扭矩是恒定的。
如果再次使用图2b的几何形状,即500nm边长的立方体形状的微晶510a-510b,并且以100nm边的较小圆形截面的衬垫1000a-1000b为中心。微晶510的完全聚结通常在几百秒内完成。如果将1秒作为接触微晶510的特征时间,考虑到氧化物在高温下的断裂,数值模型显示,为了在大约1秒内将衬垫转动2°,必须提供大约0.5E-20至1E-20焦耳的机械功。因此,通过接触两个表面释放的能量,大约为10E-11至10E-13焦耳,远远大于下面的衬垫1000a-1000e的变形机械能。该能量也比在晶体510的外延生长温度附近对齐构建在固体硅(体)上的衬垫或者对齐由没有玻璃化转变相的材料形成的衬垫所需的能量小几个数量级。
以上段落中的考虑表明,为了获得无位错的微晶聚结,可以调整以下参数:
-在相对较低的500MPa应力下,高温下形成蠕变部分的材料的“机械断裂”特性。
-与衬垫之间的距离相比,支撑衬垫1000a-1000b的足够小的尺寸允许在蠕变部分中产生应力,对于给定的旋转扭矩,该应力大于断裂应力。
此外,如上所述,将确保外延温度T外延使得蠕变部分220a-220b的蠕变成为可能。在实践中,T外延≥600℃(在分子束外延的情况下),T外延≥900℃,优选地,T外延≥1000℃,优选地,T外延≥1100℃。当蠕变层由SiO2制成时,这些值允许以特别有效的方式减少外延层中的缺陷。在实践中,温度≤1500℃。
为了便于形成没有错位的聚结连接560,优选应用以下条件:
T外延≥k1·T玻璃化转变,k1=0.8,优选地,k1=1,优选地,k1=1.5。
根据示例性实施方案,T外延≤k2·T最低熔点,T最低熔点是形成衬垫的部分的熔化温度中的最低熔化温度。这主要是结晶部分和蠕变部分。根据示例性实施方案,k2=0.9。这允许避免具有最低熔化温度的材料种类的扩散。
因此,在衬垫由SiO2蠕变部分和硅结晶部分形成的情况下,温度T外延≤1296℃。实际上,T最低熔点等于硅的熔化温度,因为硅的熔化温度等于1440℃,SiO2的熔化温度等于1970℃。
根据示例性实施方案,蠕变部分的高度e220使得e220≥0.017d衬垫。优选地,e220≥0.05d衬垫。优选地,e220≥0.1d衬垫。优选地,e220≥1d衬垫。这些值允许获得足够的变形,以降低晶粒连接处的应力。
衬垫1000a-1000e具有高度H衬垫,并且两个相邻的衬垫1000a-1000e间隔距离D,使得:H衬垫/D<2,并且优选H衬垫/D≤1。
有利地,执行形成衬垫1000a-1000e的步骤,使得d微晶/d衬垫≥k3,d衬垫是衬垫1000a-1000e的截面在平行于衬底100延伸的主平面的方向上的最大尺寸。d微晶对应于在微晶510a-510e聚结时在与d衬垫相同的方向上测量的微晶尺寸的微晶。
根据实例,100≥k3≥1.1。优选地,50≥k3≥1.5。优选地,5≥k3≥2。
根据实例,k3≥3,优选地,100≥k3≥3。优选地,50≥k3≥3。优选地,5≥k3≥3。
该特征允许蠕变部分变形,以便以特别有效的方式吸收当两个相邻微晶开始聚结时产生的机械应力。因此,该特征有效地有助于降低最终获得的氮化物层内的缺陷密度。
实施方案
图4是用扫描电子显微镜(SEM)拍摄的照片。从中可以看到依次包括衬底100、蠕变层的未蚀刻部分210、蠕变部分220、结晶层300以及微晶510(这里由GaN制成)的叠层。由于形成金字塔结构小平面的半极性平面的较低的生长速率,该微晶510为金字塔结构状。在这个实例中,衬垫的尺寸是100nm。
在蠕动部分220的两侧可以看到空的空间230。
为了确保金字塔结构的聚结并获得二维生长,如下的进行可能是有利的。在第一步中,使用给定的生长条件在每个纳米衬垫1000a-1000e上形成金字塔结构,直到金字塔结构邻接。第二步,修正这些生长条件以诱导横向生长。这种两步生长过程在例如以下的出版物中有所描述:“GaN在蚀刻纳米棒阵列上的纳米悬空聚结的过度生长,《物理状态固化》”(Shields和al.2011,Nanopendeo coalescence overgrowth of GaN on etched nanorodarray Phys.Status Solidi C 8,No.7-8,2334-2336(2011))。
图5a和5b给出了根据该方法针对40×50衬垫矩阵获得的层550的实例。在这个实例中,衬垫的尺寸为500nm,它们的间距为1μm。这个衬垫的尺寸允许非常显著地减少出现在衬垫的微晶上的位错数量。此外,该衬垫的尺寸允许在聚结过程中优化变形和扭矩传递。
以特别有利的方式,可以清楚地观察到层550已经从下面的衬底100分离。因此,最终期望获得的层550的分层是特别容易的。这种自动分层可以是完全的,也可以是部分的。下面将对其进行更详细的描述。
因此有可能生产自支撑的GaN衬垫(或模衬垫或平台),在这个实例中尺寸为40×50μm。
特别是可以调整衬垫的数量和周期,使得这些衬垫的尺寸与具有特定尺寸的二极管的制造兼容,并且可以非常容易地转移到任何类型的支撑件(电导体/热导体/光反射器……)。
在图5a和5b中,还注意到聚结连接560的形成没有位错,并且在微晶510处不存在位错。
图6a至6c和7a至7c是显示在衬垫上生长后获得的形成金字塔结构的氮化镓微晶510的矩阵580的照片。通过电子束光刻(e-beam)从包括以下层的叠层中产生衬垫:
-蠕变层200:SiO2
-结晶层300:Si
-缓冲层400:AlN
-底层500:GaN
在图6a至6c所示的实例中,衬垫的直径为200nm,并且间隔1μm。在图7a至7c所示的实例中,衬垫具有500nm的直径,并且间隔2μm。在这个实例中,微晶510的顶部是平坦的。该顶部在图中的标记为515。
聚结缺陷的特征
图8a是用透射电子显微镜(TEM)拍摄的已经聚结的GaN晶体510截面的照片。在该图中,首先注意到由再生长产生的大部分位错561在生长开始时在生长平面中是对齐的。
此外,很明显,来自相邻衬垫的微晶510的聚结是在聚结连接560处几乎没有聚结缺陷的情况下完成的。这将与聚结产生螺纹缺陷的常规方法进行比较,这些常规方法基于图9所示的横向过度生长,并且如在出版物“ELOG GaN中的位错的Ebic研究,《物理状态固化》”(EB Yakimov and A.Y Polyakov,2015Ebic investigation of dislocations inELOG GaN,Phys.Status Solidi)所述,或者它们基于上述出版物“在蚀刻纳米棒阵列上的GaN纳米悬挂聚结的过度生长,《物理状态固化》”(Shields and Al.2011,Nanopendeocoalescence overgrowth of GaN on etched nanorod array Phys.Status Solidi C 8,No.7-8,2334-2336(2011))中所述的一维结构的悬挂型过度生长。
在图8a中还可注意到,如上所述,衬垫1000a-1000e在其一半高度处被分开,这将允许外延层550在1000a-1000e的矩阵580上容易地分层,从而为随后的有源层的过度生长制造模衬垫或伪衬底。
一种可能的解释是,当微晶510在外延生长温度下聚结时,衬垫1000a-1000e的这种开裂是由于塑性变形(在衬垫1000a-1000e的扭转应力的作用下)。如上所述,在生长期间外延层550相对于衬底100的这种去耦(découplage)是相当大的优点,因为当冷却时,这样形成的衬垫不可能弯曲。
图8b使用阴极发光技术证实了在两个例如金字塔结构的晶体之间的聚结中没有缺陷。该技术允许对所考虑的材料的光子发射进行空间映射。图8b中的全色阴极发光图像显示,除了与从不同面(或脊)提取的光相关的发射变化之外,在两个晶体之间的连接处,没有非辐射再结合,这表明在聚结连接区域中没有结构缺陷。
鉴于以上描述,很明显,本发明提供了一种特别有效的解决方案,用于降低外延氮化物层中的缺陷密度,特别是来自刻蚀在SOI型叠层中的衬垫的缺陷密度。
本发明不限于上述实施方案,并且延伸到权利要求所覆盖的所有实施方案。

Claims (18)

1.获得氮化物(N)层(550)的方法,该氮化物层优选由镓(Ga)、铟(In)和铝(Al)中的至少一种获得,其特征在于,所述方法包括以下步骤:
-提供叠层,包括衬底(100)和从所述衬底(100)连续设置的至少以下层:
·第一层,称为蠕变层(200),由具有玻璃化转变温度的材料制成,所述蠕变层(200)具有玻璃化转变温度T玻璃化转变
·第二结晶层,称为结晶层(300),不同于所述蠕变层(220),
-通过蚀刻至少所述结晶层(300)和所述蠕变层(200)的至少一部分(220)来形成衬垫(1000a-1000e),使得:
ο每个衬垫(1000a-1000e)至少包括:
·第一部分,称为蠕变部分(220a,220b),由所述蠕变层(200)的至少一部分形成,
·第二结晶部分,称为结晶部分(300a,300b),由所述结晶层(300)形成并覆盖所述蠕变部分(220a,220b),
ο每个衬垫(1000a-1000e)具有最大尺寸为10至500nm(10-9m)的截面;
-在至少一些所述衬垫(1000a-1000e)上通过外延生长微晶(510a-510e),并使所述微晶(510a-510e)继续所述外延生长,至少直到由两个相邻衬垫(1000a-1000e)承载的微晶(510a-510e)聚结,从而形成所述氮化物层(550),所述外延生长在T外延温度下进行,使得:
T外延≥k1·T玻璃化转变,k1≥0.8。
2.根据前述权利要求所述的方法,其中所述蠕变层(200)由选自以下的材料制成:
-氧化硅SixOy,x和y是整数,优选地,所述蠕变层由SiO2制成,
-玻璃,
-硼硅酸盐玻璃,
-硼磷硅酸盐玻璃(BPSG)。
3.根据前述权利要求中任一项所述的方法,其中k1≥1,优选k1≥1.5。
4.根据前述权利要求中任一项所述的方法,其中T外延≤k2*T最低熔点,T最低熔点是形成所述衬垫的部分的熔化温度中的最低熔化温度,k2≤0.9,优选k2≤0.8。
5.根据前述权利要求中任一项所述的方法,其中所述衬垫(1000a-1000e)包括至少一个缓冲层(400),所述缓冲层(400)位于所述结晶层(300)上,并且由不同于所述氮化物层(550)的材料制成,其中优选地,所述氮化物层(550)是氮化镓(GaN)层,所述缓冲层(400)由氮化铝(AlN)制成。
6.根据前述权利要求所述的方法,其中在通过蚀刻形成衬垫(1000a-1000e)的步骤之前,通过外延淀积在所述结晶层(300)的顶部形成所述缓冲层(400)。
7.根据前述两项权利要求中任一项所述的方法,其中所述氮化物层(550)是氮化镓层(GaN),其中在所述氮化物层(550)的外延生长步骤之前,所述衬垫(1000a-1000e)包括至少一个底层(500),所述底层(500)位于所述缓冲层(400)之上并由氮化镓(GaN)制成。
8.根据权利要求1至6中任一项所述的方法,其中在通过蚀刻形成所述衬垫(1000a-1000e)的所述步骤之前,所述叠层包括位于所述结晶层(300)之上的至少一个底层(500),所述底层(500)由与所述氮化物层(550)相同的材料制成。
9.根据前述权利要求中任一项所述的方法,其中提供所述叠层包括提供绝缘体上硅(SOI)类型的精细衬底,该精细衬底包括基础衬底(100),该基础衬底上依次设置有形成所述蠕变层(200)的氧化物层和形成所述结晶层(300)的半导体层。
10.根据前述权利要求中任一项所述的方法,其中所述蠕变部分(220)具有高度e220,使得e220≥0.1*d衬垫,所述d衬垫是所述衬垫(1000a-1000e)的直径,或者更一般地是在所述蠕变部分(220)处并且在平行于所述衬底(100)延伸的主平面的方向上所取的所述衬垫(1000a-1000e)的边缘到边缘的距离,优选e220≥1*d衬垫
11.根据前述权利要求中任一项所述的方法,其中所述衬垫(1000a-1000e)具有高度H衬垫,并且其中两个相邻的衬垫(1000a-1000e)间隔开距离D,使得:
H衬垫/D<2,优选H衬垫/D≤1。
12.根据前述权利要求中任一项所述的方法,其中所述结晶层(300)基于硅,优选地,其中所述结晶层(300)由硅制成。
13.根据前述权利要求中任一项所述的方法,其中所述结晶层(300)基于SiC或Al2O3
14.根据前述权利要求中任一项所述的方法,其中形成衬垫(1000a-1000e)的步骤包括蚀刻所述结晶层(300)和仅蚀刻所述蠕变层(200)的一部分(220),以便将所述蠕变层(200)的一部分(210)保持在所述衬垫(1000a-1000e)之间。
15.根据前述权利要求中任一项所述的方法,其中进行形成所述衬垫(1000a-1000e)的步骤以使得d微晶/d衬垫≥k3,k3=3,d衬垫是所述衬垫(1000a-1000e)在平行于衬底(100)延伸的主平面的方向上的截面的最大尺寸,d微晶对应于在所述微晶(510a-510e)聚结时在与d衬垫相同的方向上测量的微晶尺寸。
16.根据前述权利要求中任一项所述的方法,其中每个衬垫(1000a-1000e)具有上表面,其中所述微晶(510a-510e)的所述外延生长至少部分地以及优选地仅从所述上表面发生。
17.微电子器件,其包括由多个衬垫(1000a-1000e)置于其上的衬底(100),其特征在于:
每个衬垫(1000a-1000e)至少包括:
-第一部分,称为蠕变部分(220a,220b),具有玻璃化转变温度,T玻璃化转变
-第二部分,称为结晶部分(300a,300b),由结晶材料形成,
所述蠕变部分(220a,220b)和所述结晶部分(300a,300b)从所述衬底(100)连续设置,
该器件还包括优选由镓(Ga)、铟(In)和铝(Al)中的至少一种获得的连续的氮化物(N)层(550),所述层(550)完全由所述衬垫(1000-1000e)支撑,
并且所述蠕变部分(220a,220b)的材料和所述氮化物层(550)的材料被选择成使得:
T外延≥k1·T玻璃化转变,k1=0.8,
T外延是允许通过外延形成所述氮化物层(550)的最低温度。
18.发光二极管(LED),包括至少一个根据前述权利要求所述的微电子器件。
CN201880089951.7A 2017-12-22 2018-12-24 获得氮化物层的方法 Active CN111742085B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1763186 2017-12-22
FR1763186A FR3075833B1 (fr) 2017-12-22 2017-12-22 Procede permettant d'obtention d'une couche de nitrure
PCT/EP2018/086865 WO2019122461A1 (fr) 2017-12-22 2018-12-24 Procédé permettant d'obtention d'une couche de nitrure

Publications (2)

Publication Number Publication Date
CN111742085A true CN111742085A (zh) 2020-10-02
CN111742085B CN111742085B (zh) 2022-11-18

Family

ID=62092011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880089951.7A Active CN111742085B (zh) 2017-12-22 2018-12-24 获得氮化物层的方法

Country Status (5)

Country Link
US (1) US20210164126A1 (zh)
EP (1) EP3728703B1 (zh)
CN (1) CN111742085B (zh)
FR (1) FR3075833B1 (zh)
WO (1) WO2019122461A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3118281B1 (fr) * 2020-12-22 2023-07-14 Commissariat Energie Atomique Procédé de réalisation de composant verticaux à base de matériaux III-N
FR3118305B1 (fr) 2020-12-22 2023-06-09 Commissariat Energie Atomique Procédé de réalisation d’une couche de nitrure
FR3118304B1 (fr) 2020-12-22 2023-06-23 Commissariat Energie Atomique Procédé de réalisation d’une couche à base de matériaux III-N

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1474437A (zh) * 2001-11-17 2004-02-11 厦门三安电子有限公司 一种p型ⅲ族氮化物材料的制作方法
CN101743618A (zh) * 2007-07-26 2010-06-16 硅绝缘体技术有限公司 外延方法和通过该方法生长的模板
CN102257189A (zh) * 2008-12-24 2011-11-23 圣戈班晶体及检测公司 低缺陷密度的独立式氮化镓基底的制造以及由其制造的器件
CN102741999A (zh) * 2009-11-18 2012-10-17 Soitec公司 使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件
CN102969424A (zh) * 2011-08-30 2013-03-13 隆达电子股份有限公司 固态发光半导体结构及其外延层成长方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2936903B1 (fr) * 2008-10-07 2011-01-14 Soitec Silicon On Insulator Relaxation d'une couche de materiau contraint avec application d'un raidisseur
US8278193B2 (en) * 2008-10-30 2012-10-02 Soitec Methods of forming layers of semiconductor material having reduced lattice strain, semiconductor structures, devices and engineered substrates including same
US8709921B2 (en) * 2010-11-15 2014-04-29 Applied Materials, Inc. Method for forming a semiconductor device using selective epitaxy of group III-nitride
FR3044464B1 (fr) * 2015-11-30 2018-02-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede permettant d'obtenir sur un substrat cristallin une couche semi-polaire de nitrure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1474437A (zh) * 2001-11-17 2004-02-11 厦门三安电子有限公司 一种p型ⅲ族氮化物材料的制作方法
CN101743618A (zh) * 2007-07-26 2010-06-16 硅绝缘体技术有限公司 外延方法和通过该方法生长的模板
CN102257189A (zh) * 2008-12-24 2011-11-23 圣戈班晶体及检测公司 低缺陷密度的独立式氮化镓基底的制造以及由其制造的器件
CN102741999A (zh) * 2009-11-18 2012-10-17 Soitec公司 使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件
CN102969424A (zh) * 2011-08-30 2013-03-13 隆达电子股份有限公司 固态发光半导体结构及其外延层成长方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
C. E. DREYER ET AL.: "Absolute surface energies of polar and nonpolar planes of GaN", 《PHYSICAL REVIEW》 *

Also Published As

Publication number Publication date
WO2019122461A1 (fr) 2019-06-27
FR3075833B1 (fr) 2022-05-20
EP3728703A1 (fr) 2020-10-28
US20210164126A1 (en) 2021-06-03
FR3075833A1 (fr) 2019-06-28
CN111742085B (zh) 2022-11-18
EP3728703B1 (fr) 2022-11-09

Similar Documents

Publication Publication Date Title
JP5727514B2 (ja) 複合基板を形成し当該複合基板にiii−v発光装置を成長させる方法
CN111742085B (zh) 获得氮化物层的方法
AU2001274545B2 (en) Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
US8188573B2 (en) Nitride semiconductor structure
JP6307547B2 (ja) 光抽出構造を含む半導体発光装置及び方法
US7256101B2 (en) Methods for preparing a semiconductor assembly
CN102751180B (zh) GaN膜结构及其制造方法和包括其的半导体器件
AU2001274545A1 (en) Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP7448994B2 (ja) 垂直共振器型面発光レーザのための共振空洞および分布ブラッグ反射器鏡をエピタキシャル側方過成長領域のウイング上に製作する方法
EP3075002A1 (en) Semiconductor devices and fabrication methods
US9515222B2 (en) Gallium nitride on 3C—SiC composite wafer
TWI545795B (zh) 含有具有增強型剪力之磊晶形成結構之工程基板及其相關系統和方法
US20100181576A1 (en) Epitaxial Structure Having Low Defect Density
KR20110120325A (ko) 변형된 물질 층들의 이완 및 전달
US20100184279A1 (en) Method of Making an Epitaxial Structure Having Low Defect Density
CN114258591A (zh) 用于生产各自用于形成电子或光电器件的氮化物台面的方法
CN114725249A (zh) 氮化物层的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant