CN111740717B - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN111740717B CN111740717B CN202010084870.7A CN202010084870A CN111740717B CN 111740717 B CN111740717 B CN 111740717B CN 202010084870 A CN202010084870 A CN 202010084870A CN 111740717 B CN111740717 B CN 111740717B
- Authority
- CN
- China
- Prior art keywords
- material layer
- layer
- electrode
- mask
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 81
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000007772 electrode material Substances 0.000 claims abstract description 94
- 239000000463 material Substances 0.000 claims abstract description 72
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 65
- 239000010410 layer Substances 0.000 claims description 281
- 239000000758 substrate Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 22
- 239000011229 interlayer Substances 0.000 claims description 19
- 239000007789 gas Substances 0.000 claims description 8
- 239000011261 inert gas Substances 0.000 claims description 7
- 238000009966 trimming Methods 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000007788 liquid Substances 0.000 abstract description 7
- 238000005520 cutting process Methods 0.000 abstract description 6
- 238000000059 patterning Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02007—Details of bulk acoustic wave devices
- H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02007—Details of bulk acoustic wave devices
- H03H9/02086—Means for compensation or elimination of undesirable effects
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种半导体器件及其形成方法。在形成图形化的光阻层之前,还在电极材料层上形成掩模材料层,并且在对掩模材料层执行图形化工艺时,仅将光阻层中的电极图形复制至掩模材料层的上部分中,从而在去除光阻层的过程中,可避免用于去除光阻层的剥离液侵蚀电极材料层。以及,在图形化的掩模层的掩模下,结合裁剪工艺进一步图形化电极材料层,以构成电极层,进而可以更为精确的控制电极材料层的消耗量,有利于保障所形成的电极层的性能。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种半导体器件及其形成方法。
背景技术
在制备半导体器件的电极层的过程中,通常会利用剥离工艺(Lift-off)或刻蚀工艺(Etch)。
其中,在利用剥离工艺制备半导体器件中的电极层的方法,例如参考图1a~图1c所示,具体可包括如下步骤。
第一步骤,具体参考图1a所示,提供一衬底10,并在所述衬底10上形成光阻层20,所述光阻层20中还形成有开口,以暴露出其下方的膜层。
第二步骤,具体参考图1b所示,形成电极材料层30,所述电极材料层30具有覆盖所述光阻层20顶表面的第二部分32,以及还具有位于所述开口中的第一部分31。
第三步骤,具体参考图1c所示,去除所述光阻层20,以去除所述电极材料层30中覆盖所述光阻层的第二部分,并保留所述电极材料层的第一部分,以构成电极层30a。
以及,在利用刻蚀工艺制备半导体器件中的电极层的方法,例如参考图2a~图2c所示,具体可包括如下步骤。
第一步骤,具体参考图2a所示,提供一衬底10,并在所述衬底10上形成电极材料层30’。
第二步骤,继续参考图2a所示,在所述电极材料层30’上形成图形化的光阻层20’。
第三步骤,具体参考图2b所示,以所述图形化的电阻层是20’为掩模刻蚀所述电极材料层30’。需要说明的是,由于刻蚀剂对电极材料层30’的消耗量无法精确控制,因此在刻蚀电极材料层30’时,通常需要较长的过刻蚀时间,从而会导致电极材料层30’中被光阻层20’覆盖的部分被大量的侧向侵蚀。
第四步骤,具体参考图2c所示,去除所述光阻层,以暴露出剩余的电极材料层,并构成电极层30a’。
需要说明的是,无论是采用剥离工艺制备电极层,或者是采用刻蚀工艺制备电极层,其在去除所述光阻层时均是利用剥离液剥离所述光阻层,然而在剥离所述光阻层的同时,所述剥离液通常还会侵蚀电极材料层,从而导致所形成的电极层受到损耗。具体参考图1c和图2c所示,在去除光阻层的过程中,由于受到剥离液的侵蚀会导致所形成的电极层的厚度减小。尤其是针对厚度较薄的电极层而言,少量的损耗都会对电极层造成不良影响。
发明内容
本发明的目的在于提供一种半导体器件的形成方法,以解决现有的形成方法中容易导致电极层被消耗而影响其性能的问题。
为解决上述技术问题,本发明提供一种半导体器件的形成方法,包括:
提供一衬底,并在所述衬底上依次形成电极材料层和掩模材料层;
在所述掩模材料层上形成图形化的光阻层,所述图形化的光阻层部分覆盖所述掩模材料层,其中覆盖有所述光阻层的区域构成第一区域,以及未覆盖有所述光阻层的区域构成第二区域;
以所述图形化的光阻层为掩模刻蚀所述掩模材料层位于所述第二区域中的部分,以使位于所述第二区域中的掩模材料层的顶表面位置降低至预定高度位置,所述预定高度位置高于所述掩模材料层的底表面位置;
去除所述光阻层,以暴露出所述掩模材料层位于所述第一区域中的部分;以及,
回刻蚀所述掩模材料层,直至从所述第二区域中暴露出所述电极材料层,并使所述第一区域中仍剩余有掩模材料层,剩余的掩模材料层构成图形化的掩模层;以及,
以所述图形化的掩模层为掩模至少部分去除所述第二区域中的电极材料层,并利用剩余的电极材料层构成电极层。
可选的,至少部分去除所述第二区域中的电极材料层的方法包括:执行裁剪工艺,所述裁剪工艺包括利用轰击气体轰击所述第二区域中的电极材料层。
可选的,所述裁剪工艺中的所述轰击气体包括惰性气体。其中,所述惰性气体可以包括氮气和氩气中的至少一种。
可选的,去除所述光阻层的方法包括:利用剥离液去除所述光阻层。
可选的,在形成所述电极层之后,还包括:去除所述掩模层。
可选的,去除所述掩模层的方法包括利用刻蚀工艺刻蚀所述掩模层,以及在刻蚀所述掩模层的过程中,所述刻蚀工艺中的刻蚀剂消耗所述电极材料层的厚度小于等于
可选的,至少部分去除所述第二区域中的电极材料层之前,所述电极材料层的厚度小于等于
可选的,所述衬底上还依次形成有下电极和电极间夹层,以及所述电极材料层形成在所述电极间夹层上。
可选的,所述半导体器件包括体声波谐振器。
另外,本发明还提供了一种利用如上所述的形成方法制备的半导体器件,包括:衬底以及形成在所述衬底上的电极层。
在本发明提供的半导体器件的形成方法中,在利用图形化的光阻层定义出电极图形之前,还在电极材料层上形成有掩模材料层,从而使得图形化的光阻层可以形成在所述掩模材料层上,进而能够在掩模材料层的间隔保护下,避免了光阻层的相关工艺对电极材料层造成影响。尤其是,本发明提供的形成方法中,在去除光阻层之前,仅将光阻层中的电极图形复制至掩模材料层的上部分中,从而在去除光阻层的过程中,使得电极材料层上仍然被掩模材料层覆盖,此时用于去除光阻层的剥离液相应的不会作用于所述电极材料层上,避免了电极材料层受到侵蚀。
此外,在将电极图形复制至掩模材料层之后,可直接利用回刻蚀工艺将电极图形完整的转移至掩模材料层中,以形成图形化的掩模层,如此,即可基于图形化的掩模层进一步图形化所述电极材料层,以构成电极层。可见,本发明提供的形成方法,不仅工艺简单,并且图形化的精度更高,有利于保障所形成的电极层的性能。
附图说明
图1a~图1c为现有的一种半导体器件的形成方法在其制备过程中的结构示意图;
图2a~图2c为现有的另一种半导体器件的形成方法在其制备过程中的结构示意图;
图3为本发明一实施例中的半导体器件的形成方法的流程示意图;
图4a~图4f为本发明一实施例中的半导体器件的形成方法在其制备过程中的结构示意图。
其中,附图标记如下:
10-衬底;
20/20’-光阻层;
30/30’-电极材料层;
31-第一部分;
32-第二部分;
30a/30a’-电极层;
100-衬底;
100A-第一区域;
100B-第二区域;
200-缓冲层;
300-下电极;
400-电极间夹层;
500-电极材料层;
600-掩模材料层;
610-掩模层;
700-光阻层。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件及其形成方法作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
图3为本发明一实施例中的半导体器件的形成方法的流程示意图,图4a~图4f为本发明一实施例中的半导体器件的形成方法在其制备过程中的结构示意图。
在步骤S100中,具体参考图4a所示,提供一衬底100,并在所述衬底100上依次形成电极材料层500和掩模材料层600。其中,所述电极材料层500可具有较薄的厚度,例如所述电极材料层500的厚度值例如小于等于更具体的,所述电极材料层500的厚度还可以进一步小于/>
具体的实施例中,所述电极材料层500用于在后续工艺中形成电极层。以及,所述电极材料层500的材料例如包括金属材料,所述金属材料可以进一步包括钼(Mo)。
本实施例中,所述电极材料层500在后续工艺中用于进一步形成上电极。基于此,本实施例中,在形成所述电极材料层500之前还包括:在所述衬底100上依次形成下电极300和电极间夹层400。所述电极间夹层400即用于间隔所述下电极300和后续形成的上电极。
应当认识到,所述下电极300、所述电极间夹层400和后续形成的上电极,例如可以构成体声波谐振器,此时所述电极间夹层400则可以采用压电材料形成,所述压电材料可以包括氧化锌(ZnO)、氮化铝(AlN)和锆钛酸铅(PZT)中的至少一种。以及,由所述下电极300、所述电极间夹层400和后续形成的上电极构成的体声波谐振器还可以进一步用于形成射频器件。或者,所述下电极300、所述电极间夹层400和后续形成的上电极,还可以用于构成电容器件,此时所述电极间夹层400则可以采用电容介质材料构成,其中所述电容介质材料可以包括氧化硅和/或氮化硅等。
可选的方案中,在所述衬底100的顶表面上还形成缓冲层200,以及,所述下电极300和堆叠在所述下电极300上的电极间夹层400则依次形成在所述缓冲层200上。其中,所述缓冲层200的材料例如包括氧化硅或氮化硅等。
进一步的,所述掩模材料层600用于在后续工艺中形成图形化的硬质掩模层,所述图形化的硬质掩模层中即可形成有电极图形。具体的,所述掩模材料层600的材料例如包括氮化硅(SiN)、氧化硅(SiO)等。
在步骤S200中,具体参考图4b所示,在所述掩模材料层600上形成图形化的光阻层700,所述图形化的光阻层700部分覆盖所述掩模材料层600。其中,覆盖有所述光阻层700的区域构成第一区域100A,以及未覆盖有所述光阻层700的区域构成第二区域100B。
本实施例中,利用光阻层700定义出电极图形,从而在后续工艺中即可将光阻层700中的电极图形复制至掩模材料层600中。需要说明的是,此时所述光阻层700是形成在所述掩模材料层600上的,所述光阻层700与所述电极材料层500相互间隔,从而避免了光阻层700的相关工艺会对电极材料层500造成影响。
在步骤S300中,继续参考图4b所示,以所述图形化的光阻层700为掩模刻蚀所述掩模材料层600位于所述第二区域100B中的部分,以使位于所述第二区域100B中的掩模材料层600的顶表面位置降低至预定高度位置,所述预定高度位置高于所述掩模材料层600的底表面位置。
即,本实施例中,在以所述光阻层700为掩模刻蚀所述掩模材料层600时,并没有将暴露于第二区域100B中的掩模材料层600全部消耗殆尽,从而使得所述第二区域100B中仍保留有部分掩模材料层600,保证第一区域100A和第二区域100B中的电极材料层500均未被暴露出。可以认为,在该步骤中,仅将光阻层700中的电极图形复制至掩模材料层600的上部分中。
基于此,所述掩模材料层600中位于第一区域100A中的第一部分和位于第二区域100B中的第二部分即存在高度差异,以及位于第一区域100A中的第一部分高于位于第二区域100B中的第二部分,以呈现为台阶状结构。其中,所述掩模材料层600的第一部分和第二部分的高度差值例如可以大于等于所述掩模材料层600的总厚度值的0.5倍。
在步骤S400中,结合图4b和图4c所示,去除所述光阻层700,以暴露出所述掩模材料层600位于所述第一区域100A中的第一部分。此时,所述掩模材料层600中的第一部分和第二部分均暴露出。
具体的,去除所述光阻层700的方法包括:利用剥离液去除所述光阻层700。需要说明的是,在去除所述光阻层700时,所述电极材料层500被所述掩模材料层600完全覆盖而未暴露出,如此一来,即可避免光阻层700的剥离液侵蚀电极材料层500,防止电极材料层500被消耗。
在步骤S500中,结合参考图4c和图4d所示,回刻蚀所述掩模材料层600,直至从所述第二区域100B中暴露出所述电极材料层500,并使所述第一区域100A中仍剩余有掩模材料层,剩余的掩模材料层构成图形化的掩模层610。
具体的,回刻蚀所述掩模材料层600的过程中,刻蚀剂由上至下逐渐消耗第一区域100A和第二区域100B中的掩模材料层,直至第二区域100B中的掩模材料层完全消耗殆尽,以在所述第二区域100B中暴露出所述电极材料层500。应当认识到,由于掩模材料层600中位于第一区域100A中的厚度大于掩模材料层600中位于第二区域100B中的厚度,因此当第二区域100B中的掩模材料层完全消耗殆尽时,所述第一区域100A中仍然还保留有部分掩模材料层。
可以理解的是,在该步骤中,通过回刻蚀所述掩模材料层600,进而将位于掩模材料层的上部分中的电极图形完全转移至所述掩模材料层中,以构成图形化的掩模层610。
在步骤S600中,具体参考图4e所示,以所述图形化的掩模层610为掩模执行裁剪工艺(Trim),所述裁剪工艺包括利用轰击气体轰击所述电极材料层500中位于第二区域100B中的部分,并利用剩余的电极材料层构成电极层。
其中,在执行所述裁剪工艺的过程中,所述轰击气体由上至下逐步轰击电极材料层500中位于第二区域100B中的部分,以物理消耗所述电极材料层500。需要说明的是,与传统工艺中利用化学反应消耗电极材料层相比,本实施例中是利用轰击气体物理消耗所述电极材料层500,如此即能够更为精确的控制所述电极材料层500的消耗量,并且可避免被掩模层覆盖的电极材料层受到侧向侵蚀,有效保障了最终形成的电极层的性能。
具体的方案中,所述轰击气体可包括惰性气体,从而在物理轰击所述电极材料层500时,所述惰性气体与所述电极材料层500不会发生化学反应。其中,所述惰性气体例如包括氮气和氩气中的至少一种。
需要说明的是,本实施例中,在执行裁剪工艺后,所述电极材料层500中位于第二区域100B中的部分并没有被完全消耗殆尽。然而应当认识到,在其他实施例中,可以利用所述裁剪工艺完全去除所述电极材料层500中位于第二区域100B中的部分,进而仅保留所述电极材料层500中位于第一区域100B中的部分,以构成电极层。
进一步的方案中,所述形成方法还包括步骤S700,具体参考图4f所示,去除所述掩模层610。
具体的,可以利用刻蚀工艺去除所述掩模层610。其中,用于去除所述掩模层的刻蚀工艺中的刻蚀剂对所述电极材料层500的消耗量,远小于用于去除所述光阻层的剥离液对所述电极材料层500的消耗量。例如,在去除所述掩模层610的过程中,所述刻蚀工艺的刻蚀剂消耗所述电极材料层的厚度仅小于等于甚至所述电极材料层的厚度消耗量还可以进一步小于等于/>
尤其是,本实施例中,所述电极材料层500的厚度较薄(例如小于等于),此时在去除所述掩模层610时由于对所述电极材料层500的消耗量较少(例如,消耗电极材料层500的厚度仅小于等于/>),从而可以有效保障所形成电极层的性能。
需要说明的是,本实施例中,所述电极材料层500用于形成上电极。然而应当认识到,在其他实施例中,所述电极材料层还可以用于形成下电极。也就是说,所述半导体器件中的下电极和上电极均可以采用如上所述的方法制备,以提高所形成的下电极和上电极的性能。以及,上述实施例中,仅是以形成上电极为例进行解释说明。
基于如上所述的形成方法,本实施例中相应的提供了一种半导体器件,包括:衬底100以及形成在所述衬底100上的电极层。
其中,所述电极层可用于构成半导体器件的上电极,基于此,在所述衬底100上还可设置有下电极300和电极间夹层400,所述电极间夹层400设置在所述下电极300和所述上电极之间。以及,可以利用所述下电极300、所述电极间夹层400和所述上电极构成压电传感器,并可基于所述压电传感器进一步构成射频器件,此时所述电极间夹层400例如可构成压电材料层。或者,还可以利用所述下电极300、所述电极间夹层400和所述上电极构成电容器件,此时所述电极间夹层400例如可构成电容介质层。
综上所述,在本实施例提供的半导体器件的形成方法中,是在掩模材料层的间隔保护下,形成具有电极图形的光阻层,并且在去除光阻层之前,将光阻层中的电极图形仅复制至掩模材料层的上部分中,从而使得形成有电极图形的掩模材料层仍然能够完整的覆盖电极材料层。如此一来,即可以避免光阻层的相关工艺对电极材料层造成影响,防止用于去除光阻层的剥离液侵蚀电极材料层,从而可以有效保障所形成的电极层的性能。
进一步的,即可基于所述图形化的掩模层,将电极图形复制至所述电极材料层中,进而形成电极层。并且,此时还可以结合精度更高的裁剪工艺对电极材料层进行图形化,进而可以更为精确的控制电极材料层的消耗量,避免所形成的电极层的顶表面和侧壁被大量侵蚀消耗。
相比于传统工艺中,利用光阻层定义出电极图形后,在图形化的光阻层的掩模下,直接将光阻层中的电极图形复制至导电材料层中。本实施例提供的形成方法,可以有效避免光阻层与电极材料层相互接触,从而在剥离所述光阻层时,能够防止剥离液直接作用于电极材料层上,使得所述电极材料层不会被剥离液侵蚀,并且通过裁剪工艺图形化所述电极材料层,将能够更为精确的控制所述电极材料层的消耗量,提高所形成的电极层的图形精度。
需要说明的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围。
还应当理解的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准,除非上下文明确表示相反意思。例如,对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此外,本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。
Claims (10)
1.一种半导体器件的形成方法,其特征在于,包括:
提供一衬底,并在所述衬底上依次形成电极材料层和掩模材料层;
在所述掩模材料层上形成图形化的光阻层,其中覆盖有所述光阻层的区域构成第一区域,以及未覆盖有所述光阻层的区域构成第二区域;
以所述图形化的光阻层为掩模刻蚀所述掩模材料层位于所述第二区域中的部分,以使位于所述第二区域中的掩模材料层的顶表面位置降低至预定高度位置,所述预定高度位置高于所述掩模材料层的底表面位置;
去除所述光阻层,以暴露出所述掩模材料层位于所述第一区域中的部分;以及,
回刻蚀所述掩模材料层,直至从所述第二区域中暴露出所述电极材料层,并使所述第一区域中仍剩余有掩模材料层,剩余的掩模材料层构成图形化的掩模层;以及,
以所述图形化的掩模层为掩模至少部分去除所述第二区域中的电极材料层,并利用剩余的电极材料层构成电极层。
2.如权利要求1所述的半导体器件的形成方法,其特征在于,至少部分去除所述第二区域中的电极材料层的方法包括:
执行裁剪工艺,所述裁剪工艺包括利用轰击气体轰击所述第二区域中的电极材料层。
3.如权利要求2所述的半导体器件的形成方法,其特征在于,所述裁剪工艺中的所述轰击气体包括惰性气体。
4.如权利要求3所述的半导体器件的形成方法,其特征在于,所述惰性气体包括氮气和氩气中的至少一种。
5.如权利要求1所述的半导体器件的形成方法,其特征在于,在形成所述电极层之后,还包括:去除所述掩模层。
6.如权利要求5所述的半导体器件的形成方法,其特征在于,去除所述掩模层的方法包括利用刻蚀工艺刻蚀所述掩模层,以及在刻蚀所述掩模层的过程中,所述刻蚀工艺中的刻蚀剂消耗所述电极材料层的厚度小于等于
7.如权利要求1所述的半导体器件的形成方法,其特征在于,至少部分去除所述第二区域中的电极材料层之前,所述电极材料层的厚度小于等于
8.如权利要求1所述的半导体器件的形成方法,其特征在于,所述衬底上还依次形成有下电极和电极间夹层,以及所述电极材料层形成在所述电极间夹层上。
9.如权利要求8所述的半导体器件的形成方法,其特征在于,所述半导体器件包括体声波谐振器。
10.一种利用如权利要求1-9任一项所述的形成方法制备的半导体器件,包括:衬底以及形成在所述衬底上的电极层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010084870.7A CN111740717B (zh) | 2020-02-10 | 2020-02-10 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010084870.7A CN111740717B (zh) | 2020-02-10 | 2020-02-10 | 半导体器件及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111740717A CN111740717A (zh) | 2020-10-02 |
CN111740717B true CN111740717B (zh) | 2024-01-05 |
Family
ID=72646419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010084870.7A Active CN111740717B (zh) | 2020-02-10 | 2020-02-10 | 半导体器件及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111740717B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010004416A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 반도체소자의 제조방법 |
JP2001144346A (ja) * | 1999-09-01 | 2001-05-25 | Nec Corp | 磁気抵抗効果素子と磁気抵抗効果素子の製造方法および磁気抵抗検出システムならびに磁気記録システム |
TW201041019A (en) * | 2009-05-07 | 2010-11-16 | Chunghwa Picture Tubes Ltd | Fabrication method and application of copper electrode |
CN104882413A (zh) * | 2014-02-28 | 2015-09-02 | 瑞萨电子株式会社 | 制造半导体器件的方法 |
CN105304643A (zh) * | 2015-09-28 | 2016-02-03 | 深圳市华星光电技术有限公司 | 一种tft阵列基板及其制作方法 |
CN105632907A (zh) * | 2014-10-28 | 2016-06-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
CN107403757A (zh) * | 2016-05-20 | 2017-11-28 | 中芯国际集成电路制造(天津)有限公司 | 半导体器件的制备方法 |
-
2020
- 2020-02-10 CN CN202010084870.7A patent/CN111740717B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010004416A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 반도체소자의 제조방법 |
JP2001144346A (ja) * | 1999-09-01 | 2001-05-25 | Nec Corp | 磁気抵抗効果素子と磁気抵抗効果素子の製造方法および磁気抵抗検出システムならびに磁気記録システム |
TW201041019A (en) * | 2009-05-07 | 2010-11-16 | Chunghwa Picture Tubes Ltd | Fabrication method and application of copper electrode |
CN104882413A (zh) * | 2014-02-28 | 2015-09-02 | 瑞萨电子株式会社 | 制造半导体器件的方法 |
CN105632907A (zh) * | 2014-10-28 | 2016-06-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
CN105304643A (zh) * | 2015-09-28 | 2016-02-03 | 深圳市华星光电技术有限公司 | 一种tft阵列基板及其制作方法 |
CN107403757A (zh) * | 2016-05-20 | 2017-11-28 | 中芯国际集成电路制造(天津)有限公司 | 半导体器件的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111740717A (zh) | 2020-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5105824B2 (ja) | マスク構造物の形成方法及びこれを利用した微細パターン形成方法 | |
US7566621B2 (en) | Method for forming semiconductor device having fin structure | |
KR100834396B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
KR101698616B1 (ko) | 어레이 더블 패터닝을 위한 스페이서 형성 | |
KR100271111B1 (ko) | 재피착을사용하여구조를형성하는방법 | |
WO2022088993A1 (zh) | 半导体器件及其形成方法 | |
US7657983B2 (en) | Method of producing a topology-optimized electrode for a resonator in thin-film technology | |
EP1221176B1 (en) | Method of etching a layer using sacrificial elements | |
JP3946724B2 (ja) | 半導体装置の製造方法 | |
CN111740717B (zh) | 半导体器件及其形成方法 | |
CN113078058B (zh) | 半导体结构的制作方法 | |
WO2009018304A2 (en) | Semiconductor device | |
US5915198A (en) | Contact process using taper contact etching and polycide step | |
US5871886A (en) | Sandwiched middle antireflection coating (SMARC) process | |
WO2023169041A1 (zh) | 膜层的图形化方法及半导体器件的制备方法 | |
CN114743979A (zh) | 一种半导体结构的制备方法 | |
US20050142830A1 (en) | Method for forming a contact of a semiconductor device | |
US6087271A (en) | Methods for removal of an anti-reflective coating following a resist protect etching process | |
CN113582130B (zh) | 基于晶圆制备mems器件的方法 | |
KR100295669B1 (ko) | 듀얼게이트산화막제조방법 | |
CN112953388B (zh) | 一种谐振器的制作方法 | |
EP1348233A1 (en) | Method of dry etching an antireflection coating in semiconductor devices | |
US7205243B2 (en) | Process for producing a mask on a substrate | |
US7479433B2 (en) | Method for manufacturing semiconductor device | |
KR100611221B1 (ko) | 다결정 실리콘 박막트랜지스터 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 518 Shaoxing Road, Zhejiang Province Applicant after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd. Address before: 518 Shaoxing Road, Zhejiang Province Applicant before: SMIC manufacturing (Shaoxing) Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |