CN111725302A - 基于图形化衬底的石墨烯晶体管及制备方法 - Google Patents

基于图形化衬底的石墨烯晶体管及制备方法 Download PDF

Info

Publication number
CN111725302A
CN111725302A CN202010574678.6A CN202010574678A CN111725302A CN 111725302 A CN111725302 A CN 111725302A CN 202010574678 A CN202010574678 A CN 202010574678A CN 111725302 A CN111725302 A CN 111725302A
Authority
CN
China
Prior art keywords
patterned substrate
channel layer
graphene
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010574678.6A
Other languages
English (en)
Inventor
宁静
王颖
王东
张进成
沈雪
董建国
马佩军
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Wuhu Research Institute of Xidian University
Original Assignee
Xidian University
Wuhu Research Institute of Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University, Wuhu Research Institute of Xidian University filed Critical Xidian University
Priority to CN202010574678.6A priority Critical patent/CN111725302A/zh
Publication of CN111725302A publication Critical patent/CN111725302A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606Graphene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种基于图形化衬底的石墨烯晶体管及制备方法,主要解决现有石墨烯晶体管由于其沟道材料具有零带隙而导致无法关断及开关比低的问题。其包括:图形化衬底、沟道层、栅介质层、源极、漏极和栅极。图形化衬底表面设有椭球状凸起;沟道层覆盖于图形化衬底凸起的上表面;源极和漏极位于图形化衬底的上表面,且部分覆盖于沟道层的上表面;栅极位于图形化衬底的上表面,且与沟道层不直接接触;栅介质层位于沟道层的上表面,且部分覆盖于源极、漏极和栅极的上表面。本发明利用图形化衬底的椭球状凸起使附着于其表面的石墨烯薄膜发生机械弯曲,扩展了石墨烯的禁带宽度,提高了石墨烯晶体管的开关比,可用于制作大规模数字集成电路。

Description

基于图形化衬底的石墨烯晶体管及制备方法
技术领域
本发明属于半导体器件技术领域,具体涉及一种石墨烯晶体管,可用于制作大规模数字集成电路。
背景技术
由于高质量的石墨烯材料具有优越的电学特性、化学稳定性和机械灵活性,以石墨烯为沟道材料制造的场效应晶体管受到广泛关注。现有石墨烯晶体管多以表面平整的氧化硅晶片为衬底,以转移至衬底表面的石墨烯薄膜材料为沟道,以金属为源极、漏极和栅极,以衬底表面的氧化硅为背栅介质,或者以采用原子层淀积方法制备的氧化物介质层为顶栅介质。石墨烯晶体管的结构示意图如图1所示。这种结构的石墨烯晶体管,由于石墨烯具有零带隙,从而导致以石墨烯为沟道材料的晶体管存在难以关断、开关比低的问题,无法应用于数字逻辑电路。
为了打开石墨烯的带隙,目前常用的石墨烯晶体管采用如图2所示的石墨烯纳米带为沟道。石墨烯纳米带是由石墨烯薄膜材料经过刻蚀形成的宽度很窄的条带结构,石墨烯纳米带的宽度越窄,其带隙就越大,从而解决石墨烯晶体管难以关断的问题,但是这种结构存在器件驱动电流随纳米带宽度变窄而减小的问题,因而无法在驱动电流不减小的情况下,提高石墨烯晶体管的开关比。
发明内容
本发明的目的在于针对上述现有技术的不足,提出一种基于图形化衬底的石墨烯晶体管及制备方法,以在保证驱动电流不减小的条件下,打开石墨烯的带隙,提高石墨烯晶体管的开关比。
本发明的技术思路是:将石墨烯薄膜置于图形化衬底的椭球状凸起上表面,使石墨烯薄膜发生机械弯曲,晶格产生形变,从而打开石墨烯的带隙,提高石墨烯晶体管的开关比,其实现方案如下:
1.一种基于图形化衬底的石墨烯晶体管,包括图形化衬底、沟道层、栅介质层、源极、漏极和栅极,其特征在于:
图形化衬底的表面设有椭球状凸起分布;
沟道层覆盖于图形化衬底的凸起的上表面;
源极和漏极位于图形化衬底的平坦部分上表面,且部分覆盖于沟道层的上表面;
栅极位于图形化衬底的平坦部分上表面的沟道层一侧,且与沟道层不直接接触;
栅介质层位于沟道层的上表面,且部分覆盖于源极、漏极和栅极的上表面。
进一步,所述图形化衬底,采用硅、蓝宝石、碳化硅和砷化镓材料中的任意一种。
进一步,所述沟道层,采用单层石墨烯;
进一步,所述栅介质层,采用含有离子液体和聚合物的离子凝胶。
进一步,所述源极、漏极和栅极均采用钛金电极或镍金电极。
2.一种基于图形化衬底的石墨烯晶体管制作方法,其特征在于,包括如下步骤:
1)采用化学气相沉积方法制备石墨烯材料,并将该石墨烯转移到分布有椭球状凸起的图形化衬底上;
2)采用氧等离子体对转移至图形化衬底上的石墨烯进行刻蚀,形成沟道层;
3)采用电子束蒸发镀膜方法在图形化衬底上制作源极、漏极和栅极;
4)采用离子液体、聚合物和溶剂,以1:5:7-1:5:15为比例,通过磁力搅拌,配制成离子凝胶;
5)在具有沟道层、源极、漏极和栅极的图形化衬底上,以2000-5000rpm的转速旋涂离子凝胶,在室温空气中、使溶剂自然挥发,形成栅介质层。
本发明与现有技术相比,具有如下优点:
1.本发明采用表面设有椭球状凸起分布的图形化衬底,并将石墨烯薄膜转移至其凸起部分的上表面,使石墨烯薄膜随着凸起部分的形状,发生机械弯曲,从而使石墨烯产生带隙,提高了石墨烯晶体管的开关比。
2.本发明将离子凝胶旋涂在石墨烯表面,作为栅介质层,该栅介质层中含有可移动的离子,能附着在石墨烯表面,使石墨烯内部产生大量载流子,提高了晶体管的栅控能力。
附图说明
图1是现有石墨烯晶体管的结构示意图;
图2是现有石墨烯纳米带的结构示意图;
图3是本发明图形化衬底的石墨烯晶体管的结构示意图;
图4是本发明制备图形化衬底的石墨烯晶体管的过程示意图。
具体实施方式
以下结合附图对本发明的实施例做进一步说明:
参照图3,本发明基于图形化衬底的石墨烯晶体管,包括图形化衬底1、沟道层2、栅介质层3、源极4、漏极5和栅极6,其中:
图形化衬底1,采用硅、蓝宝石、碳化硅和砷化镓材料中的任意一种,且其表面设有椭球状凸起分布,椭球状凸起的直径为2.0-3.0微米,高度为1.0-2.0微米,分布间隔为3.0-6.0微米;
沟道层2,位于图形化衬底1的的凸起的上表面,采用单层石墨烯材料;
源极4、漏极5和栅极6采用钛金电极或镍金电极,其中源极4和漏极5位于图形化衬底1的平坦部分上表面,且部分覆盖于沟道层2的上表面;栅极6位于图形化衬底1的平坦部分上表面的沟道层2一侧,且与沟道层2不直接接触;
栅介质层3,位于沟道层2的上表面,且部分覆盖于源极4、漏极5和栅极6的上表面,采用含有离子液体和聚合物的离子凝胶。
参照图4,本发明制作基于图形化衬底的石墨烯晶体管方法,给出如下3种实施例:
实施例1:在椭球状凸起直径为2.0微米,高度为1.0微米,分布间隔为3.0微米的图形化硅衬底制作钛金电极的石墨烯晶体管。
步骤1,选择图形化衬底。
选用椭球状凸起直径为2.0微米,高度为1.0微米,分布间隔为3.0微米的图形化硅衬底。
步骤2,生长石墨烯薄膜。
首先,将洁净的铜箔放入石英舟中,将石英舟放入恒温管式炉中;再将管式炉抽成真空后,通入10sccm氢气,加热升温至1000℃并保持;然后,在1000℃下通入流量为1sccm的甲烷和500sccm的氢气60分钟,关闭管式炉并降温到室温,得到附着于铜箔上的单层石墨烯薄膜。
步骤3,采用湿法转移法,将步骤2中得到的石墨烯薄膜转移至图形化硅衬底1的上表面,如图4a。
步骤4,刻蚀石墨烯形成沟道层2。
采用氧等离子体刻蚀工艺,在图形化硅衬底1上表面的石墨烯薄膜上刻蚀,形成沟道层2,如图4b;刻蚀的工艺条件是:流量为20sccm,功率为40W,刻蚀时间为80s。
步骤5,制作源极4、漏极5和栅极6。
采用电子束蒸发镀膜方法,先在沟道层2的两端,分别淀积两个与沟道层2接触的厚度为10/50nm的钛金电极,作为源极4和漏极5;再在沟道层2的一侧且不直接接触沟道层2的位置,淀积一个厚度为10/50nm的钛金电极,作为栅极6,如图4c。
步骤6,配制离子凝胶。
将离子液体、聚合物、溶剂以5:1:15的比例混合于烧杯中,将烧杯置于恒温磁力搅拌器上,在70℃的条件下以650rpm的转速搅拌1h,配制成离子凝胶。
步骤7,制作栅介质层3。
将离子凝胶旋涂在具有沟道层2、源极4、漏极5和栅极6的图形化衬底1上,先以600rpm的转速旋涂9s,再以2500rpm的转速旋涂40s;然后在室温空气中挥发溶剂10min,形成栅介质层3,如图4d,完成石墨烯晶体管的制作。
实施例2:在椭球状凸起直径为2.5微米,高度为1.5微米,分布间隔为4.5微米的图形化蓝宝石衬底制作镍金电极的石墨烯晶体管。
步骤一,选择图形化衬底。
选用椭球状凸起直径为2.5微米,高度为1.5微米,分布间隔为4.5微米的图形化蓝宝石衬底。
步骤二,生长石墨烯薄膜。
首先,将洁净的铜箔放入石英舟中,将石英舟放入恒温管式炉中;再将管式炉抽成真空后,通入10sccm氢气,加热升温至1030℃并保持;然后,在1030℃下通入流量为1sccm的甲烷和500sccm的氢气40分钟,关闭管式炉并降温到室温,得到附着于铜箔上的单层石墨烯薄膜。
步骤三,采用湿法转移法将步骤二中得到的石墨烯薄膜转移至图形化蓝宝石衬底1的上表面,如图4a。
步骤四,刻蚀石墨烯形成沟道层2。
采用氧等离子体刻蚀工艺,在图形化蓝宝石衬底1上表面的石墨烯薄膜上刻蚀,形成沟道层2,如图4b;刻蚀的工艺条件是:流量为20sccm,功率为40W,刻蚀时间为80s。
步骤五,制作源极4、漏极5和栅极6。
采用电子束蒸发镀膜方法,先在沟道层2的两端,分别淀积两个与沟道层2接触的厚度为10/50nm的镍金电极,作为源极4和漏极5;再在沟道层2的一侧且不直接接触沟道层2的位置,淀积一个厚度为10/50nm的镍金电极,作为栅极6,如图4c。
步骤六,配制离子凝胶。
将离子液体、聚合物、溶剂以5:1:10的比例混合于烧杯中,将烧杯置于恒温磁力搅拌器上,在70℃的条件下以650rpm的转速搅拌1.5h,配制成离子凝胶。
步骤七,制作栅介质层3。
将离子凝胶旋涂在具有沟道层2、源极4、漏极5和栅极6的图形化衬底1上,先以600rpm的转速旋涂9s,再以3000rpm的转速旋涂40s;然后在室温空气中挥发溶剂10min,形成栅介质层3,如图4d,完成石墨烯晶体管的制作。
实施例3:在椭球状凸起直径为3.0微米,高度为2.0微米,分布间隔为6.0微米的图形化碳化硅衬底制作钛金电极的石墨烯晶体管。
步骤A,选择图形化衬底。
选用椭球状凸起直径为3.0微米,高度为2.0微米,分布间隔为6.0微米的图形化碳化硅衬底。
步骤B,生长石墨烯薄膜。
首先,将洁净的铜箔放入石英舟中,将石英舟放入恒温管式炉中;再将管式炉抽成真空后,通入10sccm氢气,加热升温至1050℃并保持;然后,在1050℃下通入流量为1sccm的甲烷和500sccm的氢气30分钟,关闭管式炉并降温到室温,得到附着于铜箔上的单层石墨烯薄膜。
步骤C,采用湿法转移法将步骤B中得到的石墨烯薄膜转移至图形化碳化硅衬底1的上表面,如图4a。
步骤D,刻蚀石墨烯形成沟道层2。
采用氧等离子体刻蚀工艺,在图形化碳化硅衬底1上表面的石墨烯薄膜上刻蚀,形成沟道层2,如图4b;刻蚀的工艺条件是:流量为20sccm,功率为40W,刻蚀时间为80s。
步骤E,制作源极4、漏极5和栅极6。
采用电子束蒸发镀膜方法,先在沟道层2的两端,分别淀积两个与沟道层2接触的厚度为10/50nm的钛金电极,作为源极4和漏极5;再在沟道层2的一侧且不直接接触沟道层2的位置,淀积一个厚度为10/50nm的钛金电极,作为栅极6,如图4c。
步骤F,配制离子凝胶。
将离子液体、聚合物、溶剂以5:1:7的比例混合于烧杯中,将烧杯置于恒温磁力搅拌器上,在70℃的条件下以650rpm的转速搅拌2h,配制成离子凝胶。
步骤G,制作栅介质层3。
将离子凝胶旋涂在具有沟道层2、源极4、漏极5和栅极6的图形化衬底1上,先以600rpm的转速旋涂9s,再以5000rpm的转速旋涂40s;然后在室温空气中挥发溶剂10min,形成栅介质层3,如图4d,完成石墨烯晶体管的制作。
以上描述仅是本发明的三个具体实例,不构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明内容和设计原理后,都可能在不背离本发明的原理、结构的情况下,进行形式上和细节上的各种修正和改变,但是这些基于本发明思想的修正和改变仍在本发明的权利要求的保护范围之内。

Claims (10)

1.一种基于图形化衬底的石墨烯晶体管,包括图形化衬底(1)、沟道层(2)、栅介质层(3)、源极(4)、漏极(5)和栅极(6),其特征在于:
图形化衬底(1)的表面设有椭球状凸起分布;
沟道层(2)覆盖于图形化衬底(1)的凸起的上表面;
源极(4)和漏极(5)位于图形化衬底(1)的平坦部分上表面,且部分覆盖于沟道层(2)的上表面;
栅极(6)位于图形化衬底(1)的平坦部分上表面的沟道层(2)一侧,且与沟道层(2)不直接接触;
栅介质层(3)位于沟道层(2)的上表面,且部分覆盖于源极(4)、漏极(5)和栅极(6)的上表面。
2.根据权利要求1所述的晶体管,其特征在于,所述图形化衬底(1),采用硅、蓝宝石、碳化硅和砷化镓材料中的任意一种。
3.根据权利要求1所述的晶体管,其特征在于:
所述沟道层(2),采用单层石墨烯;
所述栅介质层(3),采用含有离子液体和聚合物的离子凝胶。
4.根据权利要求1所述的晶体管,其特征在于,所述源极(4)、漏极(5)和栅极(6)均采用钛金电极或镍金电极。
5.根据权利要求1所述的图形化衬底,其上表面的椭球状凸起的直径为2.0-3.0微米,高度为1.0-2.0微米,分布间隔为3.0-6.0微米。
6.一种基于图形化衬底的石墨烯晶体管制作方法,其特征在于,包括如下步骤:
1)采用化学气相沉积方法制备石墨烯材料,并将该石墨烯转移到分布有椭球状凸起的图形化衬底上;
2)采用氧等离子体对转移至图形化衬底上的石墨烯进行刻蚀,形成沟道层;
3)采用电子束蒸发镀膜方法在图形化衬底上制作源极、漏极和栅极;
4)采用离子液体、聚合物和溶剂,以5:1:7-5:1:15为比例,通过磁力搅拌,配制成离子凝胶;
5)在具有沟道层、源极、漏极和栅极的图形化衬底上,以2000-5000rpm的转速旋涂离子凝胶,在室温空气中使溶剂自然挥发,形成栅介质层。
7.根据权利要求6所述的方法,其特征在于,1)中采用化学气相淀积方法制备石墨烯材料,其工艺条件如下:
基底采用铜箔,
甲烷和氢气流量比为1sccm:500sccm,
生长温度为1000-1050℃,
生长时间为30-60min。
8.根据权利要求6所述的方法,其特征在于4)中的离子液体,采用1-乙基-3-甲基咪唑双三氟甲基磺酰亚胺。
9.根据权利要求6所述的方法,其特征在于4)中的聚合物,采用1,1,2,3,3,3-六氟-1-丙烯与1,1-二氟乙烯的聚合物。
10.根据权利要求6所述的方法,其特征在于4)中的溶剂,采用丙酮。
CN202010574678.6A 2020-06-22 2020-06-22 基于图形化衬底的石墨烯晶体管及制备方法 Pending CN111725302A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010574678.6A CN111725302A (zh) 2020-06-22 2020-06-22 基于图形化衬底的石墨烯晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010574678.6A CN111725302A (zh) 2020-06-22 2020-06-22 基于图形化衬底的石墨烯晶体管及制备方法

Publications (1)

Publication Number Publication Date
CN111725302A true CN111725302A (zh) 2020-09-29

Family

ID=72569881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010574678.6A Pending CN111725302A (zh) 2020-06-22 2020-06-22 基于图形化衬底的石墨烯晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN111725302A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010004681A1 (ja) * 2008-07-11 2010-01-14 株式会社日立製作所 電子デバイス、受光・発光デバイス、それを用いた電子集積回路および光集積回路
US20110260136A1 (en) * 2010-04-27 2011-10-27 Samsung Electronics Co., Ltd. Semiconductor Devices Including a Transistor With Elastic Channel
CN103000535A (zh) * 2012-12-31 2013-03-27 西安电子科技大学 一种旁栅石墨烯场效应晶体管的制备方法
CN103165469A (zh) * 2013-01-31 2013-06-19 西安电子科技大学 基于Ni膜退火的Si衬底侧栅石墨烯晶体管制备方法
CN109390403A (zh) * 2017-08-10 2019-02-26 北京纳米能源与系统研究所 石墨烯晶体管及其制备方法、使用方法和自驱动电子皮肤

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010004681A1 (ja) * 2008-07-11 2010-01-14 株式会社日立製作所 電子デバイス、受光・発光デバイス、それを用いた電子集積回路および光集積回路
US20110260136A1 (en) * 2010-04-27 2011-10-27 Samsung Electronics Co., Ltd. Semiconductor Devices Including a Transistor With Elastic Channel
CN103000535A (zh) * 2012-12-31 2013-03-27 西安电子科技大学 一种旁栅石墨烯场效应晶体管的制备方法
CN103165469A (zh) * 2013-01-31 2013-06-19 西安电子科技大学 基于Ni膜退火的Si衬底侧栅石墨烯晶体管制备方法
CN109390403A (zh) * 2017-08-10 2019-02-26 北京纳米能源与系统研究所 石墨烯晶体管及其制备方法、使用方法和自驱动电子皮肤

Similar Documents

Publication Publication Date Title
Ye et al. Synthesis of large-scale atomic-layer SnS 2 through chemical vapor deposition
TWI380455B (en) Thin film transistor
CN109727846B (zh) 大面积制备金属相与半导体相接触的二维碲化钼面内异质结的方法及应用
US20110198313A1 (en) Method for the controlled growth of a graphene film
US8652944B2 (en) Method for making side growth semiconductor nanowires and transistors obtained by said method
WO2012118023A1 (ja) グラフェンの製造方法、基板上に製造されたグラフェン、ならびに、基板上グラフェン
CN111146079B (zh) 一种二维金属-半导体范德华异质结阵列的合成及其应用
CN107068800B (zh) 一种基于氧化镓单晶的辐射探测器及其制备方法
WO2018076268A1 (zh) 场效应晶体管结构及其制作方法
CN112086344B (zh) 一种铝镓氧/氧化镓异质结薄膜的制备方法及其在真空紫外探测中的应用
KR20100075243A (ko) 전계방출장치, 전계방출 표시장치 및 그 제조 방법
CN109868454A (zh) 一种二维硫化铬材料的制备方法
CN116314260A (zh) 一种二维材料场效应晶体管的制造方法
CN108666358B (zh) 过渡金属硫属化合物与氮化硼或石墨烯异质结的制备方法
Qiao et al. Edge‐Assisted Epitaxy of 2D TaSe2‐MoSe2 Metal–Semiconductor Heterostructures and Application to Schottky Diodes
CN109378341A (zh) 一种二硫化钼隧穿晶体管及其制备方法
CN111725302A (zh) 基于图形化衬底的石墨烯晶体管及制备方法
Oh et al. Large-scale, single-oriented ZnO nanostructure on h-BN films for flexible inorganic UV sensors
CN106549020B (zh) 基于柔性多层石墨烯量子碳基板料的tft结构及制造方法
US11658232B2 (en) Field effect transistor based on graphene nanoribbon and method for making the same
JP6597333B2 (ja) 層状カルコゲナイド膜の成長方法
CN111333058A (zh) 单层石墨烯的双面掺杂及多层石墨烯的双侧掺杂方法
CN107634097B (zh) 一种石墨烯场效应晶体管及其制造方法
CN110267915B (zh) 制备皮晶人造硼烷原子的组合物和方法
KR101449278B1 (ko) 반도체를 이용한 그래핀 성장 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200929

RJ01 Rejection of invention patent application after publication