CN111711459A - 一种发射机驱动均衡装置、发射机驱动均衡方法和电子设备 - Google Patents
一种发射机驱动均衡装置、发射机驱动均衡方法和电子设备 Download PDFInfo
- Publication number
- CN111711459A CN111711459A CN202010641988.5A CN202010641988A CN111711459A CN 111711459 A CN111711459 A CN 111711459A CN 202010641988 A CN202010641988 A CN 202010641988A CN 111711459 A CN111711459 A CN 111711459A
- Authority
- CN
- China
- Prior art keywords
- equalization
- circuit
- data
- transmitter
- emphasis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0491—Circuits with frequency synthesizers, frequency converters or modulators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
本发明公开一种发射机驱动均衡装置、发射机驱动均衡方法和电子设备,涉及集成电路技术领域,解决了高速通信中均衡传输信号会衰减低频分量,导致输出信号幅度下降的问题。该发射机驱动均衡装置,包括:均衡脉冲生成电路,用于根据并行数据生成预加重均衡脉冲;与均衡脉冲生成电路的输出端电连接的均衡运算电路,用于根据预加重均衡脉冲对传输信号的幅度进行补偿。本发明提供的发射机驱动均衡装置对高速通信中传输信号的高频成分采取预加重均衡的方法,使得传输信号的眼图幅度大大增加,同时避免了不必要的功耗开销。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种发射机驱动均衡装置、发射机驱动均衡方法和电子设备。
背景技术
高速串行接口是数据传输的重要媒介,现代通信数据信息量增长急速,数据传输速度成为限制系统性能的关键因素。实现串行通信的数据传输链路包括发射机、通信信道和接收机三个部分,实际通信信道的非理想因素会导致信道噪声和信号衰减,严重降低传输信号的品质从而产生误码,由于通信数据率不断攀升,导致信号恶化更加严重,极大的限制了通信链路长度和信号传输速率。其中,高速、高性能的发射机驱动均衡系统已成为提升系统性能的研究热点。
发射机的驱动电路作为芯片的输出端口,不但本身具有很大的电容负载,还有各种寄生效应与信号串扰因素的叠加,而信号衰减程度与传输数据的频率成正比,随着传输速率提高,信号严重恶化时眼图会完全闭合,导致无法正确传输数据,从而产生误码,因此需要采用均衡技术对输出信号进行调整优化。
现有相关技术是基于对传输信号中的低频成分采用去加重均衡方法,也就是说在传输信号时压缩低频成分的幅度,从而匹配高频成分中较大的衰减量。去加重均衡的前馈均衡器通过预判决消除信号码间干扰,但是该方式的缺点在于去加重的均衡方式会衰减传输信号中的低频分量,导致输出信号幅度下降,损失了信号眼开性能。
发明内容
本发明的目的在于提供一种发射机驱动均衡装置、发射机驱动均衡方法和电子设备,用于解决驱动均衡系统中输出信号中低频成分衰减,损失了信号眼开性能的问题。
第一方面,本发明提供一种发射机驱动均衡装置,包括:
均衡脉冲生成电路,用于根据并行数据生成预加重均衡脉冲;
与所述均衡脉冲生成电路的输出端电连接的均衡运算电路,用于根据所述预加重均衡脉冲对传输信号的幅度进行补偿,所述传输信号包括第一频段成分和第二频段成分,所述第二频段成分的频率大于所述第一频段成分的频率,补偿后所述第二频段成分的幅度大于补偿前的所述第二频段成分的幅度。
与现有技术相比,本发明提供的发射机驱动均衡电路包括均衡脉冲生成电路和均衡运算电路,均衡脉冲生成电路的输出端与均衡运算电路的输入端电连接。信道非理想特性导致传输信号中的高频成分经过信道传输后衰减严重,均衡脉冲生成电路预先生成补偿传输信号中高频成分的预加重均衡脉冲,采用预加重均衡脉冲来提前增加传输信号中高频成分的幅度,以此补偿传输信号的高频成分经过信道后的衰减,等效完成现有去加重均衡方法中对传输信号的低频成分的压缩。本发明使得传输信号的眼图幅度大大增加,同时避免了不必要的功耗开销。
第二方面,本发明还提供一种发射机驱动均衡方法,应用具有均衡脉冲生成电路和均衡运算电路的发射机驱动均衡装置,所述发射机驱动均衡方法包括:
均衡脉冲生成电路根据并行数据生成预加重均衡脉冲;
均衡运算电路根据所述预加重均衡脉冲对传输信号的幅度进行补偿,所述传输信号包括第一频段成分和第二频段成分,所述第二频段成分的频率大于所述第一频段成分的频率,补偿后所述第二频段成分的幅度大于补偿前的所述第二频段成分的幅度。
与现有技术相比,本发明实施例提供的发射机驱动均衡方法的有益效果与上述发射机驱动均衡装置提供的有益效果相同,在此不做赘述。
第三方面,本发明还提供一种电子设备,所述电子设备包括上述任一发射机驱动均衡装置。
与现有技术相比,本发明实施例提供的电子设备的有益效果与上述发射机驱动均衡装置提供的有益效果相同,在此不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1示例出相关技术中去加重均衡信道前后眼图的示意图;
图2示例出本发明实施例提供的发射机驱动均衡装置的简化示意图;
图3示例出本发明实施例提供的预加重均衡信道前后眼图的示意图;
图4示例出本发明实施例提供的发射机驱动均衡装置的原理框图;
图5示例出相关技术中整数架构均衡的采样数据的波形和本发明实施例提供的小数架构均衡的采样数据的波形的对比示意图;
图6示例出本发明实施例提供的选择器将并行信号转为串行信号的波形示意图;
图7示例出本发明实施例提供的逻辑运算电路结构示意图;
图8示例出本发明实施例提供的预加重均衡脉冲的时序关系示意图;
图9示例本发明实施例提供的预加重均衡运算电路;
图10示例出本发明实施例提供的发射机驱动均衡方法流程示意图;
图11示例出本发明实施例提供的电子设备的结构示意图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
需要说明的是,当元件被称为“固定于”或“设置于”另一个元件,它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件,它可以是直接连接到另一个元件或间接连接至该另一个元件上。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。“若干”的含义是一个或一个以上,除非另有明确具体的限定。
在本发明的描述中,需要理解的是,术语“上”、“下”、“前”、“后”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
高速串行接口具有高速率、低开销的优势,从而成为处理器与外设互连、多芯片间互连、高速硬盘接口、串行网络接口、光纤通信等的重要组成部分。由于通信数据率不断攀升,导致信号恶化更加严重,极大的限制了通信链路长度和信号传输速率。高速串行接口性能提高可以极大提升系统的性能,其中高速串行接口发射机的驱动均衡系统成为了研究热点。
实际通信信道的非理想因素会导致信道噪声和信号衰减,严重降低传输信号的品质从而产生误码。发射机的驱动均衡系统能够提升传输信号品质,确保高速数据正确无误码传输,其关键性能指标包括传输速率、信号幅度、均衡能力、系统功耗等。传输速率是系统的核心指标,也是发射机的设计难点,根本原因在于驱动电路作为芯片的输出端口,不但本身具有很大的电容负载,还有各种寄生效应与信号串扰因素的叠加,而信号衰减程度与传输数据的频率成正比,随着传输速率提高,信号严重恶化时眼图会完全闭合,导致无法正确传输数据,从而产生误码。目前较常采用的是基于去加重均衡的前馈均衡器实现信号均衡,图1示例相关技术中去加重均衡信道前后眼图的示意图。前馈均衡器可以通过预判决消除信号码间干扰,但是,如图1所示,该方式的缺点在于去加重的均衡方法导致传输信号通过信道后会衰减传输信号中的低频分量,导致去加重之后的输出信号幅度下降,损失了信号眼开性能。
针对上述问题,本发明实施例提供一种发射机驱动均衡装置,适用于高速串行接口,同时也适用于不归零码信号和多电平脉冲调制信号的传输。
图2示例出本发明实施例提供的发射机驱动均衡装置的简化示意图。如图2所示,本发明实施例提供的发射机驱动均衡装置1包括:均衡脉冲生成电路11,以及与均衡脉冲生成电路11的输出端电连接的均衡运算电路12。
均衡脉冲生成电路,用于根据并行数据生成预加重均衡脉冲;
均衡运算电路,用于根据预加重均衡脉冲对传输信号的幅度进行补偿,传输信号包括第一频段成分和第二频段成分,第二频段成分的频率大于第一频段成分的频率,补偿后第二频段成分的幅度大于补偿前的第二频段成分的幅度。
在实际应用中,高速串行接口对高速数据都会存在并串/串并转换,发射端会将并行数据转换成串行数据发射出去,接收端会把串行数据转换成并行数据。由于均衡脉冲生成电路是在发射机驱动均衡装置中,所以均衡脉冲生成电路从系统中得到的数据是并行数据。对于上述传输信号的第一频段成分和第二频段成分,可以理解为,传输信号包括高频成分和低频成分,低频成分对应第一频段成分,高频成分对应第二频段成分。信道非理想特性导致的衰减传输信号的频率相关,传输信号的高频成分经过信道传输后,衰减更加严重。所以预先要产生传输信号中高频成分的预加重均衡脉冲,将其补偿到没有经过信道的高频成分中去,使得经过信道以后低频成分和衰减后的高频成分实现了均衡补偿。
补偿后第二频段成分的幅度与补偿前的第二频段成分的幅度的差值等于传输信号的损耗。在实际应用中,图3示例出本发明实施例提供的预加重均衡信道前后眼图的示意图。如图3所示,采用预加重均衡方式预先对传输信号的高频成分进行补偿,提前增加传输信号高频成分的幅度用以补偿信道衰减,而对于传输信号低频成分没有额外的幅度损失,补偿后的高频成分的幅度与补偿前的高频成分的幅度之差等于高频成分的衰减损耗,从而使传输信号的眼图幅度大大增加,避免了不必要的功耗开销。
作为一种可实现的方式,上述均衡脉冲生成电路包括:信号转换电路,用于将并行数据进行同步和采样,生成多个采样数据;并对多个采样数据进行串化,对应生成多个串化数据;其中,多个串化数据包括主级串化数据。
图4示例出本发明实施例提供的发射机驱动均衡装置的原理框图。以该高速串行接口的发射机驱动器传输四电平脉冲幅度调制信号为例,如图4所示,并行数据首先分为高4位数据和低4位数据,二者均由随机数据生成器产生,然后各自经过同步电路进行数据同步和采样,最后经过选择器将并行数据根据采样时钟采样生成多个串行数据。下面以高位数据支路为例进行介绍,低位数据支路原理与其一致。
在一种可选的方式中,上述均衡电路还可以包括:与选择电路的时钟输入端电连接的多相时钟生成电路。多相时钟生成电路根据预设的采样时钟间的相位差产生多相位时钟,根据多相位时钟生成多个串行采样数据;其中,预设的采样时钟间至少包括小于90度的相位差。
在实际应用中,以发射机驱动器传输四电平脉冲幅度调制信号为例。如图4所示,传输数据称为主级数据,主级数据经过同步电路后,根据主级数据生成与主级数据具有正负时间差的前级数据和后级数据。当采用传统的整数架构前馈均衡器进行均衡补偿时,多相时钟生成电路对输入时钟进行驱动、分频后,使得主级数据与前级数据、后级数据的采样时钟的相位差为90°,即主级数据与前级数据、后级数据的采样时钟的相位差为±1UI。此时传输信号的上下眼图会产生额外损失,对于高速传输本身就不充分的设计裕量,进一步损失了系统性能。本发明实施例的小数架构均衡则是多相时钟生成电路对输入时钟进行驱动、分频后,若需要主级数据与前级数据、后级数据的采样时钟的相位差为45°,而不是原来的±1UI时,则分频后的时钟还要经过相位差值模块产生相位差为45°的采样时钟。
图5示例出相关技术中整数架构均衡的采样数据的波形和本发明实施例提供的小数架构均衡的采样数据的波形的对比示意图。如图5所示,并行数据中的D0数据的主级数据与前级数据、后级数据在小数均衡架构下的相位差小于1UI,也可以理解为,小于90°。小数架构均衡通过采用相位插值器控制主级数据与前级数据和后级数据的采样时钟相位,从而实现对前级数据和后级数据的相位调整,抑制过均衡补偿导致的信号过冲,从而增加脉冲幅度调制信号输出眼图上眼和下眼的眼开,改善发射机的眼图性能。
多相位时钟不仅生成调整前级数据、后级数据与主级数据的相位差的第一采样时钟,还生成将并行数据转换成串行数据的第二采样时钟。如图4所示,考虑到要根据主级数据产生具有正负时间差的前级数据和后级数据,选择器则需要3个,但是实际应用中也可以产生具有更多时间差的各级数据,此时需要更多个选择器,本发明并不限定选择器的个数。高4位并行数据经过同步电路后获得四分之一速的主级数据,以及与主级数据相差分别小于±1UI的前级数据、后级数据,由于是4位并行数据,则要经过4:1选择器生成前级串化数据、主级串化数据和后级串化数据,若是8位并行数据,则为8:1选择器,同理其他位数的并行数据对应相应的选择器。可以理解为,通过同步电路先产生高4位并行的主级数据、前级数据和后级数据,再通过选择器将并行数据串化,低4位并行数据原理与其一致。
如图4所示,上述高4位数据与低4位数据同步和串化的时钟均由多相时钟生成电路产生。图6示例出本发明实施例提供的选择器将并行信号转为串行信号的波形示意图。多相时钟生成电路对输入时钟进行驱动、分频后,产生相位差为90°的差分时钟,由于并行4位数据,则要经过相位插值模块产生四相位采样时钟。如图6所示,高4位并行数据为DMSB[0]、DMSB[1]、DMSB[2]和DMSB[3],低4位并行数据为DLSB[0]、DLSB[1]、DLSB[2]和DLSB[3],根据四相位采样时钟采样后,得到高位串行后的数据MSB_OUT,可以看到DMSB[0]、DMSB[1]、DMSB[2]和DMSB[3]中的D0、D2、D4和D8根据四相位采样时钟依次串行输出,同样得到低位串行后的数据LSB_OUT,可以看到DLSB[0]、DLSB[1]、DLSB[2]和DLSB[3]中的D1、D3、D5和D7根据四相位采样时钟也依次串行输出。
与信号转换电路的输出端电连接的逻辑运算电路,用于将多个串化数据经过逻辑运算得到多个预加重均衡脉冲。
在实际应用中,串化后数据经过逻辑运算电路最后生成多个预加重均衡脉冲,例如:上述主级串化数据和前级串化数据经过逻辑运算生成预加重均衡所需的前级均衡脉冲,主级串化数据和后级串化数据经过逻辑运算电路生成预加重均衡所需的后级均衡脉冲,本发明并不限定只生成前级均衡脉冲和后级均衡脉冲。
示例性的,逻辑运算电路包括:与门逻辑和或门逻辑。
图7示例出本发明实施例提供的逻辑运算电路结构示意图。需要说明的是,本发明串行数据在选择器中会经过一个反相器,生成各个串行数据的对应的差分数据。如图6所示,前级串行差分数据Dpre_N、Dpre_P,和主级串行差分数据Dmain_N、Dmain_P分别进入逻辑运算电路中的与门和或门,同理,后级串行差分数据Dpost_N、Dpost_P,和主级串行差分数据Dmain_N、Dmain_P分别进行逻辑运算电路中的与门和或门。低4位并行数据原理与其一致,可以理解为,本实施例中高位和低位共8位的并行数据需要4个如图6所示的逻辑运算电路结构。
图8示例出本发明实施例提供的预加重均衡脉冲的时序关系示意图。如图8所示,主级串行差分数据Dmain_N、Dmain_P和前级串行差分数据Dpre_N、Dpre_P是振幅相等、极性相反的波形。主级串行差分数据Dmain_N、Dmain_P和前级串行差分数据Dpre_N、Dpre_P的相位差小于90°,如图8所示为45°,实际应用中并不仅限于此。上述4个数据进入与门和或门后,生成前级均衡脉冲EQPpre_P、EQPpre_N、EQNpre_N和EQNpre_P。同理,生成后级均衡脉冲EQPpost_P、EQPpost_N、EQNpost_N和EQNpost_P。
在一种可选的方式中,均衡运算电路包括:电流模逻辑驱动电路,与电流模逻辑驱动电路电连接的均衡控制电路;
均衡控制电路,用于根据多个预加重均衡脉冲和偏置信号运算生成多个调制脉冲控制信号;
电流模逻辑驱动电路,用于根据主级串化数据和偏置信号生成初始传输信号,并根据多个调制脉冲控制信号调控初始传输信号,生成调制脉冲。
示例性的,均衡运算电路还包括:与电流模逻辑驱动电路和均衡控制电路的输入端电连接的偏置信号生成器;偏置信号生成器,用于生成偏置信号,控制初始输出信号的幅度。
在实际应用中,均衡控制电路和电流模逻辑驱动电路称为预加重均衡运算电路。将从均衡脉冲生成电路中生成的均衡脉冲,与预加重均衡运算电路配合工作,在需要传输的主级串化数据上叠加均衡脉冲,从而改善数据的边沿质量,扩展信号眼图幅度。
图9示例本发明实施例提供的预加重均衡运算电路,如图9所示,均衡控制电路分为前级均衡控制电路和后级均衡控制电路。上述前级均衡脉冲EQPpre_P、EQPpre_N、EQNpre_N和EQNpre_P和偏置信号VBpre进入前级均衡控制电路生成前级脉冲控制信号,上述后级均衡脉冲EQPpost_P、EQPpost_N、EQNpost_N和EQNpost_P和偏置信号VBpost进入后级均衡控制电路生成后级脉冲控制信号。主级串行差分数据Dmain_N、Dmain_P和偏置信号VBmain进入电流模逻辑驱动电路生成初始传输信号ON和OP,根据前级脉冲控制信号和后级脉冲控制信号调控初始传输信号ON和OP,生成调制脉冲。
如图9所示,预加重均衡运算电路还包括输出负载电阻RT,当输出负载电阻RT阻值固定时,输入电流模逻辑驱动电路中对管的偏置电流决定了输出信号幅度。前级脉冲控制信号和后级脉冲控制信号控制输出驱动电流增加或减少,从而实现对输出数据的预加重运算。
需要说明,如图4所示,低位数据支路工作原理与上述类似,将随机数据经过同步、串化、脉冲生成系列操作后,通过预加重均衡运算电路实现低位数据的均衡运算。高低位数据均通过各自的均衡脉冲生成电路和预加重均衡脉运算电路协作实现了高速信号均衡以及最终的驱动输出,产生最终的调制脉冲即发射的四电平脉冲调制信号。可以理解,当传输信号是不归零码信号,只需要一个支路的均衡脉冲生成电路和预加重均衡脉运算电路,当传输信号时多电平脉冲调制信号时,例如:四电平脉冲调制信号、八电平脉冲调制信号,则需要两个支路的军均衡脉冲生成电路和预加重均衡脉冲运算电路,本发明不限定支路的个数。
本发明提供的发射机驱动均衡电路包括均衡脉冲生成电路和均衡运算电路,均衡脉冲生成电路的输出端与均衡运算电路的输入端电连接。信道非理想特性导致传输信号中的高频成分经过信道传输后衰减严重,均衡脉冲生成电路预先生成补偿传输信号中高频成分的预加重均衡脉冲,采用该预加重均衡脉冲来提前增加传输信号中高频成分的幅度,以此补偿传输信号的高频成分经过信道后的衰减,对比现有对传输信号中对低频成分压缩的去加重均衡方法,本发明使得传输信号的眼图幅度大大增加,同时避免了不必要的功耗开销,具有突出的均衡能耗优势。
本发明实施例还提供一种发射机驱动均衡方法,该方法应用具有均衡脉冲生成电路和均衡运算电路的发射机驱动均衡装置,图10示例出本发明实施例提供的发射机驱动均衡方法流程示意图,该方法包括以下步骤::
步骤101:均衡脉冲生成电路根据并行数据生成预加重均衡脉冲;
步骤102:均衡运算电路根据预加重均衡脉冲对传输信号的幅度进行补偿,传输信号包括第一频段成分和第二频段成分,第二频段成分的频率大于第一频段成分的频率,补偿后第二频段成分的幅度大于补偿前的第二频段成分的幅度。
作为一种可实现的方式,步骤101中均衡脉冲生成电路根据并行数据生成预加重均衡脉冲,包括:
信号转换电路将所述并行数据进行同步和采样,生成多个采样数据;并对所述多个采样数据进行串化,对应生成多个串化数据;其中,所述多个串化数据包括主级串化数据;
逻辑运算电路将所述多个串化数据经过逻辑运算得到多个预加重均衡脉冲。
在一种可实现的方式中,在信号转换电路将并行数据进行同步和采样,生成多个采样数据之前,发射机驱动均衡方法还包括:
多相时钟生成电路根据预设的采样时钟间的相位差产生多相位时钟,根据所述多相位时钟生成多个串行采样数据;其中,预设的采样时钟间至少包括小于90度的相位差。
在一种可实现的方式中,根据预加重均衡脉冲对传输信号的幅度进行补偿包括:
均衡控制电路根据多个预加重均衡脉冲和偏置信号运算生成多个调制脉冲控制信号;
电流模逻辑驱动电路根据主级串化数据和偏置信号生成初始传输信号,并根据多个调制脉冲控制信号调控初始传输信号,生成调制脉冲。
在一种可实现的方式中,在根据预加重均衡脉冲对传输信号的幅度进行补偿之前,发射机驱动均衡方法还包括:
偏置信号生成器生成偏置信号,控制初始输出信号的幅度。
与现有技术相比,本发明实施例提供的发射机驱动均衡方法的有益效果与上述发射机驱动均衡装置的有益效果相同,在此不做赘述。
作为一种可能的实现方式,图11示例出本发明实施例提供的电子设备的结构示意图,如图11所示,上述电子设备110还包括与存储器112通信的处理器111。
在一些情况下,如图11所示,上述电子设备110所包括的存储器112和处理器111可以与通信接口等装置集成在一起,并封装成芯片,构成应用于电子设备的芯片。
与现有技术相比,本发明实施例提供的电子设备的有益效果与存储器的有益效果相同,在此不做赘述。
在上述实施方式的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (13)
1.一种发射机驱动均衡装置,其特征在于,包括:
均衡脉冲生成电路,用于根据并行数据生成预加重均衡脉冲;
与所述均衡脉冲生成电路的输出端电连接的均衡运算电路,用于根据所述预加重均衡脉冲对传输信号的幅度进行补偿,所述传输信号包括第一频段成分和第二频段成分,所述第二频段成分的频率大于所述第一频段成分的频率,补偿后所述第二频段成分的幅度大于补偿前的所述第二频段成分的幅度。
2.根据权利要求1所述的发射机驱动均衡装置,其特征在于,补偿后所述第二频段成分的幅度与所述补偿前的所述第二频段成分的幅度的差值等于所述传输信号的损耗。
3.根据权利要求1所述的发射机驱动均衡装置,其特征在于,所述均衡脉冲生成电路包括:
信号转换电路,用于将所述并行数据进行同步和采样,生成多个采样数据;并对所述多个采样数据进行串化,对应生成多个串化数据;其中,所述多个串化数据包括主级串化数据;
与所述信号转换电路的输出端电连接的逻辑运算电路,用于将所述多个串化数据经过逻辑运算得到多个预加重均衡脉冲。
4.根据权利要求3所述的发射机驱动均衡装置,其特征在于,所述逻辑运算电路包括:与门逻辑和或门逻辑。
5.根据权利要求3所述的发射机驱动均衡装置,其特征在于,所述均衡电路还包括:与所述信号转换电路的时钟输入端电连接的多相时钟生成电路;
所述多相时钟生成电路用于根据预设的采样时钟间的相位差产生多相位时钟,根据所述多相位时钟生成多个串行采样数据;其中,所述预设的采样时钟间至少包括小于90度的相位差。
6.根据权利要求3所述的发射机驱动均衡装置,其特征在于,所述均衡运算电路包括:电流模逻辑驱动电路,与电流模逻辑驱动电路电连接的均衡控制电路;
所述均衡控制电路,用于根据所述多个预加重均衡脉冲和偏置信号运算生成多个脉冲控制信号;
所述电流模逻辑驱动电路,用于根据所述主级串化数据和所述偏置信号生成初始传输信号,并根据所述多个脉冲控制信号调控所述初始传输信号,生成调制脉冲。
7.根据权利要求6所述的发射机驱动均衡装置,其特征在于,所述均衡运算电路还包括:与所述电流模逻辑驱动电路和所述均衡控制电路的输入端电连接的偏置信号生成器;
所述偏置信号生成器,用于生成所述偏置信号,控制所述初始输出信号的幅度。
8.一种发射机驱动均衡方法,其特征在于,应用具有均衡脉冲生成电路和均衡运算电路的发射机驱动均衡装置,所述发射机驱动均衡方法包括:
均衡脉冲生成电路根据并行数据生成预加重均衡脉冲;
均衡运算电路根据所述预加重均衡脉冲对传输信号的幅度进行补偿,所述传输信号包括第一频段成分和第二频段成分,所述第二频段成分的频率大于所述第一频段成分的频率,补偿后所述第二频段成分的幅度大于补偿前的所述第二频段成分的幅度。
9.根据权利要求8所述的发射机驱动均衡方法,其特征在于,所述均衡脉冲生成电路根据并行数据生成预加重均衡脉冲,包括:
信号转换电路将所述并行数据进行同步和采样,生成多个采样数据;并对所述多个采样数据进行串化,对应生成多个串化数据;其中,所述多个串化数据包括主级串化数据;逻辑运算电路将所述多个串化数据经过逻辑运算得到多个预加重均衡脉冲。
10.根据权利要求9所述的发射机驱动均衡方法,其特征在于,在所述信号转换电路将所述并行数据进行同步和采样,生成多个采样数据之前,所述发射机驱动均衡方法还包括:
多相时钟生成电路根据预设的采样时钟间的相位差产生多相位时钟,根据所述多相位时钟生成多个串行采样数据;其中,所述预设的采样时钟间至少包括小于90度的相位差。
11.根据权利要求9所述的发射机驱动均衡方法,其特征在于,所述根据所述预加重均衡脉冲对传输信号的幅度进行补偿包括:
均衡控制电路根据所述多个预加重均衡脉冲和偏置信号运算生成多个脉冲控制信号;
电流模逻辑驱动电路根据所述主级串化数据和所述偏置信号生成初始传输信号,并根据所述多个脉冲控制信号调控所述初始传输信号,生成调制脉冲。
12.根据权利要求11所述的发射机驱动均衡方法,其特征在于,在所述根据所述预加重均衡脉冲对传输信号的幅度进行补偿之前,所述发射机驱动均衡方法还包括:
偏置信号生成器生成所述偏置信号,控制所述初始输出信号的幅度。
13.一种电子设备,其特征在于:包括权利要求1~7任一所述发射机驱动均衡电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010641988.5A CN111711459B (zh) | 2020-07-06 | 2020-07-06 | 一种发射机驱动均衡装置、发射机驱动均衡方法和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010641988.5A CN111711459B (zh) | 2020-07-06 | 2020-07-06 | 一种发射机驱动均衡装置、发射机驱动均衡方法和电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111711459A true CN111711459A (zh) | 2020-09-25 |
CN111711459B CN111711459B (zh) | 2021-08-31 |
Family
ID=72545804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010641988.5A Active CN111711459B (zh) | 2020-07-06 | 2020-07-06 | 一种发射机驱动均衡装置、发射机驱动均衡方法和电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111711459B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112787963A (zh) * | 2020-12-25 | 2021-05-11 | 中国科学院微电子研究所 | 自适应判决反馈均衡的信号处理方法、装置及系统 |
CN114422306A (zh) * | 2022-01-14 | 2022-04-29 | 中国人民解放军国防科技大学 | 电压模预加重均衡电路、SerDes发射机及芯片 |
CN114866098A (zh) * | 2022-07-04 | 2022-08-05 | 奉加微电子(昆山)有限公司 | 串行发射机及其前馈均衡电路的压降补偿电路 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1469607A (zh) * | 2002-06-10 | 2004-01-21 | 日本电气株式会社 | 均衡器、均衡方法和发射机 |
US20110051794A1 (en) * | 1997-06-20 | 2011-03-03 | Massachusetts Institute Of Technology | Digital Transmitter |
CN105262475A (zh) * | 2015-10-22 | 2016-01-20 | 北京大学 | 带有预加重均衡的摆幅可调整的sst型数据发送器 |
CN106155950A (zh) * | 2015-03-23 | 2016-11-23 | 中兴通讯股份有限公司 | 参数处理方法及装置 |
CN106603095A (zh) * | 2016-12-05 | 2017-04-26 | 清华大学 | 一种高速低功耗pam4发射机 |
CN109067675A (zh) * | 2018-07-19 | 2018-12-21 | 重庆湃芯入微科技有限公司 | 一种低功耗伪差分信道均衡高速串行发送器 |
CN106797357B (zh) * | 2015-06-05 | 2019-10-01 | 华为技术有限公司 | 高速串行信号的处理方法和装置 |
US20190305505A1 (en) * | 2018-03-30 | 2019-10-03 | Northrop Grumman Systems Corporation | Spectrally compensated fiber amplifier system |
CN110417480A (zh) * | 2019-08-22 | 2019-11-05 | 天津大学 | 基于3抽头前馈均衡预加重的光发射机驱动电路 |
WO2019214597A1 (en) * | 2018-05-10 | 2019-11-14 | Huawei Technologies Co., Ltd. | Voltage-mode transmitter driver |
-
2020
- 2020-07-06 CN CN202010641988.5A patent/CN111711459B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110051794A1 (en) * | 1997-06-20 | 2011-03-03 | Massachusetts Institute Of Technology | Digital Transmitter |
CN1469607A (zh) * | 2002-06-10 | 2004-01-21 | 日本电气株式会社 | 均衡器、均衡方法和发射机 |
CN106155950A (zh) * | 2015-03-23 | 2016-11-23 | 中兴通讯股份有限公司 | 参数处理方法及装置 |
CN106797357B (zh) * | 2015-06-05 | 2019-10-01 | 华为技术有限公司 | 高速串行信号的处理方法和装置 |
CN105262475A (zh) * | 2015-10-22 | 2016-01-20 | 北京大学 | 带有预加重均衡的摆幅可调整的sst型数据发送器 |
CN106603095A (zh) * | 2016-12-05 | 2017-04-26 | 清华大学 | 一种高速低功耗pam4发射机 |
US20190305505A1 (en) * | 2018-03-30 | 2019-10-03 | Northrop Grumman Systems Corporation | Spectrally compensated fiber amplifier system |
WO2019214597A1 (en) * | 2018-05-10 | 2019-11-14 | Huawei Technologies Co., Ltd. | Voltage-mode transmitter driver |
CN109067675A (zh) * | 2018-07-19 | 2018-12-21 | 重庆湃芯入微科技有限公司 | 一种低功耗伪差分信道均衡高速串行发送器 |
CN110417480A (zh) * | 2019-08-22 | 2019-11-05 | 天津大学 | 基于3抽头前馈均衡预加重的光发射机驱动电路 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112787963A (zh) * | 2020-12-25 | 2021-05-11 | 中国科学院微电子研究所 | 自适应判决反馈均衡的信号处理方法、装置及系统 |
CN112787963B (zh) * | 2020-12-25 | 2022-09-20 | 中国科学院微电子研究所 | 自适应判决反馈均衡的信号处理方法、装置及系统 |
CN114422306A (zh) * | 2022-01-14 | 2022-04-29 | 中国人民解放军国防科技大学 | 电压模预加重均衡电路、SerDes发射机及芯片 |
CN114422306B (zh) * | 2022-01-14 | 2024-06-25 | 中国人民解放军国防科技大学 | 电压模预加重均衡电路、SerDes发射机及芯片 |
CN114866098A (zh) * | 2022-07-04 | 2022-08-05 | 奉加微电子(昆山)有限公司 | 串行发射机及其前馈均衡电路的压降补偿电路 |
CN114866098B (zh) * | 2022-07-04 | 2022-10-11 | 奉加微电子(昆山)有限公司 | 串行发射机及其前馈均衡电路的压降补偿电路 |
Also Published As
Publication number | Publication date |
---|---|
CN111711459B (zh) | 2021-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111711459B (zh) | 一种发射机驱动均衡装置、发射机驱动均衡方法和电子设备 | |
US10171281B2 (en) | 4-level pulse amplitude modulation transmitter architectures utilizing quadrature clock phases | |
US7180957B2 (en) | Technique for utilizing spare bandwidth resulting from the use of a transition-limiting code in a multi-level signaling system | |
US9755870B1 (en) | Eye modulation for pulse-amplitude modulation communication systems | |
US5267269A (en) | System and method employing predetermined waveforms for transmit equalization | |
US20010035994A1 (en) | System and method for high speed communications using digital signal processing | |
US20050058234A1 (en) | Data-level clock recovery | |
EP1911232B1 (en) | Pre- and De-emphasis circuit. | |
US20180097669A1 (en) | Reduced complexity precomputation for decision feedback equalizer | |
US7696787B2 (en) | Signal history controlled slew-rate transmission method and bus interface transmitter | |
US20110206109A1 (en) | System and Method for High Speed Communications Using Digital Signal Processing | |
US10447509B1 (en) | Precompensator-based quantization for clock recovery | |
US6088415A (en) | Apparatus and method to adaptively equalize duty cycle distortion | |
US7508882B2 (en) | Electrical backplane transmission using duobinary signaling | |
US11558223B2 (en) | Adaptive receiver with pre-cursor cancelation | |
US7668239B2 (en) | System and method for transmit timing precompensation for a serial transmission communication channel | |
US20050002462A1 (en) | Subdimensional single-carrier modulation | |
TW202030990A (zh) | 積體電路 | |
CN109831257B (zh) | 一种pam-n cdr电路及其控制方法 | |
CN114374384A (zh) | 一种高速接口发射机电路、芯片和电子设备 | |
WO2024018886A1 (ja) | Dcバランスエンコード方法、デコード方法、送信回路 | |
US20230308315A1 (en) | Reduced-complexity maximum likelihood sequence detector suitable for m-ary signaling | |
US9049094B2 (en) | Generation of multilevel signals using correlative coding | |
CN116760668A (zh) | 一种面向112Gb/s PAM4接收机的自适应均衡设计方案 | |
KR20230087041A (ko) | 병직렬 인터페이스 회로 및 이를 포함하는 송신 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |