CN111708483B - 一种信号延时方法和装置 - Google Patents

一种信号延时方法和装置 Download PDF

Info

Publication number
CN111708483B
CN111708483B CN202010403201.1A CN202010403201A CN111708483B CN 111708483 B CN111708483 B CN 111708483B CN 202010403201 A CN202010403201 A CN 202010403201A CN 111708483 B CN111708483 B CN 111708483B
Authority
CN
China
Prior art keywords
data
bit width
delay
signal
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010403201.1A
Other languages
English (en)
Other versions
CN111708483A (zh
Inventor
曹宇
贾琳
楚学胜
张冰
吴双
姜铁增
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Radio Metrology and Measurement
Original Assignee
Beijing Institute of Radio Metrology and Measurement
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Radio Metrology and Measurement filed Critical Beijing Institute of Radio Metrology and Measurement
Priority to CN202010403201.1A priority Critical patent/CN111708483B/zh
Publication of CN111708483A publication Critical patent/CN111708483A/zh
Application granted granted Critical
Publication of CN111708483B publication Critical patent/CN111708483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02A—TECHNOLOGIES FOR ADAPTATION TO CLIMATE CHANGE
    • Y02A90/00—Technologies having an indirect contribution to adaptation to climate change
    • Y02A90/10—Information and communication technologies [ICT] supporting adaptation to climate change, e.g. for weather forecasting or climate simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

本申请公开了一种信号延时方法和装置。接收输入的数字信号，设置双口内存的输入口写数据位宽、输出口读数据位宽后，将数字信号按顺序写入双口内存，然后在不同时刻或从不同地址读出信号，得到多路延时信号。该方法和装置实现了信号的多路延时，降低了内存资源的消耗。

Description

一种信号延时方法和装置
技术领域
本申请涉及雷达回波信号数字信号处理领域，特别涉及雷达回波模拟器多散射点延时产生技术领域。
背景技术
传统的雷达体制发射窄带雷达信号，得到的是单一的理想点形成的回波信息，早期的雷达回波模拟器模拟的是单个散射点回波。针对单个散射点的情况，通过单一存储器就可实现。
随着武器装备的发展和无线电探测技术的进步，对于雷达的探测距离、精度等方面提出了更高的要求，传统的雷达体制正面临着巨大的挑战。宽带雷达信号可以将目标上的散射中心沿着径向分布在多个距离分辨单元内，每一个距离分辨单元内的目标散射中心都可以近似看作为一个点目标，而点目标的测距精度与带宽成正比，因此宽带雷达信号就具有更高的距离测量精度。宽带雷达不仅能够得到传统雷达的目标基本信息，还可以提供目标及其周围背景形成的散射中心沿着径向距离上分布的位置信息，能获取更为详细的目标结构信息用于目标识别，具有更为重要的军事意义。
常规多散射点延时的产生相当于对回波信号的复制，在数字信号处理领域需要利用大容量存储器资源来实现。在存储器容量有限的情况下，研究降低存储器容量的多散射点延时方法对于模拟多散射点的产生具有重要的意义。
发明内容
本申请提供了一种信号延时方法和装置，利用双口内存读写不同位宽的数据信号实现宽带雷达回波信号延时，在实现等同数量回波信号延时的前提下，有效降低了内存占用容量。
本申请一种信号延时方法，包括：
接收输入的数字信号；
设置双口内存的输入口写数据位宽M，设置输出口读数据位宽为写数据位宽M与延时输出路数N的乘积，写时钟和读时钟速率相同。
将所述输入的数字信号按所述写数据位宽顺序写入内存存储区；
在连续N个时刻中，每个时刻从所述内存存储区读取位宽为所述读数据位宽的一个数据，作为多路延时数据；
输出所述多路延时数据。
本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：
数字信号经过本方法处理后，能产生多个具有不同延时的数字信号，实现了一个信号的多路延时输出。同时，由于使用的内存资源较少，节省了内存资源。另外，数据位宽的可编程设定，根据位宽的不同，能产生不同间隔的延时信号。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本发明提供的信号延时方法流程示意图；
图2为本发明提供的信号延时装置的结构示意图；
图3为本发明提供的生成多路延时信号的时序示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
以下结合附图，详细说明本申请各实施例提供的技术方案。
实施例1
下面结合图1来说明本发明提供的信号延时方法。
步骤110：接收输入的数字信号；
接收输入的数字信号，所述数字信号特性包括信号速率、数据位宽等信息。
在接收输入的数字信号之前，还可以先将模拟的雷达回波信号转换成数字信号。模拟数字转换器ADC是常见的模数转换方法。
步骤120：设置双口内存的输入口写数据位宽M，设置输出口读数据位宽为写数据位宽M与延时输出路数N的乘积，写时钟和读时钟速率相同。
双口内存的输入和输出数据位宽可独立控制。
本实施例中优选设置写数据位宽M为8位(bit)，设置延时输出路数为128路，即N＝128，设置输出口读数据位宽为写数据位宽M与延时输出路数N的乘积，即1024位(M*N＝1024)，写时钟和读时钟速率相同，都为2.5GHz。
步骤130：将所述输入的数字信号按所述写数据位宽顺序写入内存存储区；
本实施例中，将所述输入的数字信号按8位位宽顺序写入到双口内存的存储区中。
步骤140：在连续N个时刻中，每个时刻从所述内存存储区读取位宽为所述读数据位宽的一个数据，作为多路延时数据；
本实施例中，在连续N个时刻中，每个时刻读取的数据代表一个抽头信号，在每个时刻从所述内存存储区读取数据，每次读出一个数据位宽为M*N的数据，那么每隔N个时刻，单一抽头得到一个位宽为M*N的数据。
优选地，每个时刻的读取地址不同，由读取地址到存储数据的所述内存存储区的地址空间长度不同，因此，读取到的多路数据产生了不同的延时。
进一步，将所述延时数据从读数据位宽转换到输出位宽。如利用并串转换原理，将一个位宽M*N的数据拆分成N个位宽为M的数据，平铺到N个时刻上，那么对于每N时刻，每路抽头上可得到N个输出位宽为M的数据，并可使数据连续。
本实施例中，可将读数据位宽为1024位的数据转换为128个输出位宽为8位的数据，以适应输出信号的总线要求。
步骤150：输出所述多路延时数据。
本实施例中，输出128路延时数据。
优选地，输出所述延时数据后，将所述多路延时数据转换成模拟的雷达回波信号。
在本实施例中，在设置写数据位宽和读数据位宽，写入数据后，通过不同时刻读取存储区的数据，实现了多路延时，从而实现了以分时访问的方式共享一块内存，生成了多路延时信号，有效地降低了内存需求。
实施例2
图2展示了一种信号延时的装置，包括输入模块210，双口内存读写控制模块220，双口内存模块230，输出模块240，具体如下：
输入模块210，用于输入数字信号；
优选的，在所述输入模块中，还有模数转换模块，用于将输入的模拟的雷达回波信号转换为数字信号并输出到双口内存模块。
双口内存读写控制模块220，用于设置双口内存的输入口写数据位宽M，设置输出口读数据位宽为写数据位宽M与延时输出路数N的乘积，设置写时钟和读时钟速率相同；还用于控制写入和读取所述数字信号；
双口内存模块230，用于将所述输入数字信号按所述写数据位宽顺序写入内存存储区，还用于在连续N个时刻中，每个时刻从所述内存存储区读取位宽为所述读数据位宽的一个数据，作为多路延时数据；
优选的，双口内存模块后还包括位宽转换模块，用于将所述多路延时数据从读数据位宽转换到输出位宽。
输出模块240，用于输出所述多路延时数据。
优选的，在所述输出模块中，还有数模转换模块，用于将所述多路延时数据转换为模拟的雷达回波信号。
优选的，在所述位宽转换模块后，所述输出模块用于将所述转换到输出位宽的多路延时数据转换为模拟的雷达回波信号并输出。
实施例3
图3为本发明提供的生成多路延时信号的时序示意图。
设置双口内存的输入口的写数据位宽为M，输出口的读数据位宽为M*N，输入时钟和输出时钟数据率相同。针对输出信号，在连续的N个时刻中，每个时刻代表一个抽头信号，如图示，共有编号为1,2,3…N的N个抽头信号。在该时刻访问不同的地址，每次读出一个数据，数据位宽为M*N，那么，每隔N个时刻，单一抽头得到一个位宽为M*N的数据。再利用并串转换原理，将一个位宽M*N的数据拆分成N个位宽为M的数据，平铺到N个时刻上，因此对于每N时刻，每路抽头上可得到N个数据。如对于抽头A，得到数据位宽为M的数据A，数据A+1，…数据A+N-1共N个数据。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种信号延时方法，利用双口内存读写不同位宽的数据信号实现宽带雷达回波信号延时，其特征在于，包括：
接收输入的数字信号；
设置双口内存的输入口写数据位宽M，设置输出口读数据位宽为写数据位宽M与延时输出路数N的乘积，写时钟和读时钟速率相同；
将所述输入的数字信号按所述写数据位宽顺序写入内存存储区；
在连续N个时刻中，每个时刻从所述内存存储区读取位宽为所述读数据位宽的一个数据，作为多路延时数据；
输出所述多路延时数据。
2.根据权利要求1所述的信号延时方法，其特征在于，所述在连续N个时刻中，每个时刻从所述内存存储区读取位宽为所述读数据位宽的一个数据，作为多路延时数据，进一步包括读取地址不同产生不同的延时。
3.根据权利要求1所述的信号延时方法，其特征在于，所述在连续N个时刻中，每个时刻从所述内存存储区读取位宽为所述读数据位宽的一个数据，作为多路延时数据，进一步包括将所述多路延时数据从读数据位宽转换到输出位宽。
4.根据权利要求1所述的信号延时方法，其特征在于，在所述接收输入的数字信号前，先将模拟的雷达回波信号转换成数字信号。
5.根据权利要求1所述的信号延时方法，其特征在于，在所述输出所述多路延时数据之后，将所述多路延时数据转换成模拟的雷达回波信号。
6.一种信号延时装置，利用双口内存读写不同位宽的数据信号实现宽带雷达回波信号延时，其特征在于，包括输入模块、双口内存读写控制模块、双口内存模块和输出模块，
输入模块，用于输入数字信号；
双口内存读写控制模块，用于设置双口内存的输入口写数据位宽M，设置输出口读数据位宽为写数据位宽M与延时输出路数N的乘积，设置写时钟和读时钟速率相同；还用于控制写入和读取所述数字信号；
双口内存模块，用于将所述输入数字信号按所述写数据位宽顺序写入内存存储区，还用于在连续N个时刻中，每个时刻从所述内存存储区读取位宽为所述读数据位宽的一个数据，作为多路延时数据；
输出模块，用于输出所述多路延时数据。
7.根据权利要求6所述的信号延时装置，其特征在于，进一步包括位宽转换模块，用于将所述多路延时数据从读数据位宽转换到输出位宽。
8.根据权利要求7所述的信号延时装置，其特征在于，进一步包括在所述位宽转换模块后，所述输出模块用于将所述转换到输出位宽的多路延时数据转换为模拟的雷达回波信号并输出。
9.根据权利要求6所述的信号延时装置，其特征在于，在所述输入模块中，还有模数转换模块，用于将输入的模拟的雷达回波信号转换为数字信号并输出到双口内存模块。
10.根据权利要求6所述的信号延时装置，其特征在于，在所述输出模块中，还有数模转换模块，用于将所述多路延时数据转换为模拟的雷达回波信号。
CN202010403201.1A 2020-05-13 2020-05-13 一种信号延时方法和装置 Active CN111708483B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010403201.1A CN111708483B (zh) 2020-05-13 2020-05-13 一种信号延时方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010403201.1A CN111708483B (zh) 2020-05-13 2020-05-13 一种信号延时方法和装置

Publications (2)

Publication Number Publication Date
CN111708483A CN111708483A (zh) 2020-09-25
CN111708483B true CN111708483B (zh) 2023-07-25

Family

ID=72537402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010403201.1A Active CN111708483B (zh) 2020-05-13 2020-05-13 一种信号延时方法和装置

Country Status (1)

Country Link
CN (1) CN111708483B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1741188A (zh) * 2004-08-29 2006-03-01 华为技术有限公司 异步数据时钟域转换的系统
CN101136246A (zh) * 2006-11-23 2008-03-05 中兴通讯股份有限公司 一种基于双口ram实现数据速率转换的装置和方法
CN102412808A (zh) * 2011-11-25 2012-04-11 南京中兴特种软件有限责任公司 一种基于fpga的高性能多路fir数字抽取滤波器及其读写方法
CN111045963A (zh) * 2019-12-15 2020-04-21 苏州浪潮智能科技有限公司 一种高位宽总线读写的方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10311966B2 (en) * 2016-02-22 2019-06-04 International Business Machines Corporation On-chip diagnostic circuitry monitoring multiple cycles of signal samples

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1741188A (zh) * 2004-08-29 2006-03-01 华为技术有限公司 异步数据时钟域转换的系统
CN101136246A (zh) * 2006-11-23 2008-03-05 中兴通讯股份有限公司 一种基于双口ram实现数据速率转换的装置和方法
CN102412808A (zh) * 2011-11-25 2012-04-11 南京中兴特种软件有限责任公司 一种基于fpga的高性能多路fir数字抽取滤波器及其读写方法
CN111045963A (zh) * 2019-12-15 2020-04-21 苏州浪潮智能科技有限公司 一种高位宽总线读写的方法及装置

Also Published As

Publication number Publication date
CN111708483A (zh) 2020-09-25

Similar Documents

Publication Publication Date Title
EP0242599A3 (en) Method and apparatus for simulating memory arrays in a logic simulation machine
JP6556082B2 (ja) レーダ信号の処理方法及び処理装置
CN106469165A (zh) 弹幕展示方法及弹幕展示装置
US8149643B2 (en) Memory device and method
CN111737638A (zh) 基于傅里叶变换的数据处理方法及相关装置
CN111708483B (zh) 一种信号延时方法和装置
EP0017304B1 (en) Memory system for a doppler radar incorporating a fast fourier transform computer
WO2000065436A3 (en) Computer system with graphics engine
US4790320A (en) Parallel ultrasonic information processing
EP0589662A2 (en) Digital signal processing system
GB1263743A (en) Storage control apparatus for a multiprogrammed data processing system
CN106933756B (zh) 用于可变矩阵的dma快速转置方法及装置
US7395197B2 (en) Verification method and system for logic circuit
CN114626005A (zh) 一种视频sar实时成像中cs算法的fpga实现方法
CN101980140B (zh) 一种ssram访问控制系统
JPH02500697A (ja) パイプラインメモリ構造
JPS62245467A (ja) シンボリツク処理システムおよび方法
US11531497B2 (en) Data scheduling register tree for radix-2 FFT architecture
KR100434483B1 (ko) 시간 공유 방식 다중 버퍼장치
CN117493746B (zh) 一种基于现场可编程门阵列的多维快速傅里叶变换系统
CN112947854B (zh) 一种基于双通道ddr3的sar数据存储和访问方法及装置
US5548771A (en) Multi-processor data processing system having multiple ports coupled to multiple interface circuits
SU1619259A1 (ru) Устройство дл преобразовани координат
SU1624534A1 (ru) Буферное запоминающее устройство
SU951315A1 (ru) Устройство дл сопр жени процессора с многоблочной пам тью

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant