CN111696614A - 非挥发性存储器冗余存储的控制测试电路和控制测试方法 - Google Patents

非挥发性存储器冗余存储的控制测试电路和控制测试方法 Download PDF

Info

Publication number
CN111696614A
CN111696614A CN202010475586.2A CN202010475586A CN111696614A CN 111696614 A CN111696614 A CN 111696614A CN 202010475586 A CN202010475586 A CN 202010475586A CN 111696614 A CN111696614 A CN 111696614A
Authority
CN
China
Prior art keywords
address
mode
storage array
test
redundant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010475586.2A
Other languages
English (en)
Other versions
CN111696614B (zh
Inventor
高璐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010475586.2A priority Critical patent/CN111696614B/zh
Publication of CN111696614A publication Critical patent/CN111696614A/zh
Application granted granted Critical
Publication of CN111696614B publication Critical patent/CN111696614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了非挥发性存储器冗余存储的控制测试电路及控制测试方法，包括模式控制模块、冗余地址载入模块、寄存器组和地址比较器；模式控制模块用于确定工作模式；在测试模式下，地址比较器产生测试的存储阵列地址和冗余存储阵列使能信号，对NVM存储阵列进行测试并将错误行地址及有效位标识写入NVM存储阵列的OTP区域中；在自动载入模式下，冗余地址载入模块将错误行地址和有效位标识通过校验读出且当校验通过后存入寄存器组；在用户工作模式下，地址比较器产生存储阵列地址和冗余存储阵列使能信号，并自动利用冗余存储阵列行替换NVM存储阵列中的错误行。本发明将测试模式和用户工作模式下的替换功能融于一体，提高了良率，简化了客户设计及操作。

Description

非挥发性存储器冗余存储的控制测试电路和控制测试方法
技术领域
本发明涉及半导体集成电路设计及测试领域，特别涉及一种非挥发性存储器冗余存储的控制测试电路，本发明还涉及一种非挥发性存储器冗余存储的控制测试方法。
背景技术
非挥发性存储器又称非易失性存储器(NVM)，其存储的信息在电源关掉之后依然能长时间存在，不易丢失。但是，实际使用过程中，NVM存储阵列中往往也会出现个别存储单元不能正常读写的情况，这些无法正常读写的存储单元简称为错误行。目前，传统的冗余存储控制电路需要客户维护错误行的地址，但是电路的端口复杂，因此导致非挥发性存储器的测试及控制比较复杂，芯片的良率低下，且不利于客户的设计及操作。
发明内容
本发明要解决的技术问题是提供一种非挥发性存储器冗余存储的控制测试电路和控制测试方法，可以解决现有非挥发性存储器冗余存储控制电路端口复杂且需要客户维护错误行地址的问题。
为了解决上述技术问题，本发明提供的非挥发性存储器冗余存储的控制测试电路，所述控制测试电路包括模式控制模块、冗余地址载入模块、寄存器组和地址比较器；
所述模式控制模块用于确定所述控制测试电路的工作模式，所述工作模式分为自动载入模式、测试模式、用户工作模式；
所述寄存器组包括n个冗余地址寄存器，每个冗余地址寄存器对应一个有效位标识；
所述地址比较器根据所述控制测试电路的工作模式、外部输入的用户地址及控制信号、所述寄存器组产生存储阵列地址和冗余存储阵列使能信号；
所述冗余地址载入模块在所述控制测试电路的工作模式为自动载入模式时从非挥发性存储器的OTP区域中读出NVM存储阵列的错误行地址、有效位标识和校验位并校验读出的数据是否正确，且当读出的所述数据校验正确时，所述冗余地址载入模块将所述错误行地址和所述有效位标识存入所述寄存器组并输出载入成功标志。
进一步地，所述模式控制模块根据所述载入成功标志、所述控制信号及外部测试模块输出的测试使能信号确定所述控制测试电路处于所述测试模式或所述用户工作模式。
进一步地，所述自动载入模式通过上电复位或开始使能信号启动。
进一步地，所述控制测试电路的工作模式为测试模式时，所述地址比较器的输入地址为所述用户地址，其根据所述用户地址、所述控制信号和所述测试使能信号产生测试的存储阵列地址和冗余存储阵列使能信号。
进一步地，所述控制测试电路的工作模式为用户工作模式时，所述地址比较器的输入地址为所述用户地址，其根据所述用户地址、所述控制信号和所述寄存器组产生相应的存储阵列地址和冗余存储阵列使能信号。
进一步地，所述控制测试电路的工作模式为自动载入模式时，所述地址比较器的输入地址为所述冗余地址载入模块的载入地址。
为了解决上述技术问题，本发明提供的非挥发性存储器冗余存储的控制测试方法，其中：
在测试模式下，利用地址比较器产生测试的存储阵列地址和冗余存储阵列使能信号，对非挥发性存储器的NVM存储阵列进行测试，并将所述NVM存储阵列中的错误行地址及有效位标识写入所述NVM存储阵列的OTP区域中；
在自动载入模式下，将所述NVM存储阵列的所述错误行地址和所述有效位标识通过校验读出且当校验通过后存入寄存器组；
在用户工作模式下，利用地址比较器根据外部输入的用户地址、控制信号与所述寄存器组，产生存储阵列地址和冗余存储阵列使能信号，并自动利用冗余存储阵列行替换所述NVM存储阵列中的错误行。
进一步地，所述控制测试方法包括测试流程和用户工作流程，其中，
所述测试流程包括如下步骤：
步骤P1，启动测试使能，地址比较器的输入地址为用户地址，所述地址比较器根据所述用户地址、所述控制信号和所述测试使能信号产生测试的存储阵列地址和冗余存储阵列使能信号；
步骤P2，对所述NVM存储阵列进行全片测试，将所述NVM存储阵列的所述错误行地址及所述有效位标识写入所述NVM存储阵列的OTP区域的相应位置；
步骤P3，通过上电复位或开始信号进入自动载入模式；
步骤P4，将所述寄存器组更新为所述NVM存储阵列的所述错误行地址和所述有效位标识，自动载入模式结束时输出载入成功标志；
步骤P5，根据所述载入成功标志和测试使能信号，启动测试模式微调测试结果；
所述用户工作流程包括如下步骤：
步骤S1，通过上电复位或开始信号进入自动载入模式；
步骤S2，将所述寄存器组更新为所述NVM存储阵列的所述错误行地址和所述有效位标识，自动载入模式结束时输出载入成功标志；
步骤S3，根据所述载入成功标志和所述控制信号，启动用户工作模式；
步骤S4，所述地址比较器根据所述用户地址、所述控制信号和所述寄存器组的值，产生所述存储阵列地址和所述冗余存储阵列使能信号，并自动使用所述冗余存储阵列行替换所述NVM存储阵列中的所述错误行。
进一步地，在步骤P1之前还包括上电复位，进入自动载入模式，此时所述NVM存储阵列的OTP区域未存入所述错误行地址和所述有效位标识，校验未通过，等待进入测试模式。
进一步地，在步骤P4和步骤S2中，根据输入非挥发性存储器的时钟信号的上升沿依次读出所述错误行地址、所述有效位标识及校验位，并根据相应的校验算法对读出的所述数据进行校验，如果校验正确，则所述寄存器组更新为所述NVM存储阵列的所述错误行地址和所述有效位标识并输出载入成功标志，否则重新启动所述自动载入模式。
本发明的控制测试电路和控制测试方法在测试模式下测试NVM存储阵列并将错误行存储在NVM存储阵列的OTP区域，在自动载入模式下自动将NVM存储阵列OTP区域中的错误行地址和有效位标识通过校验读出并存入寄存器组，在用户工作模式下使用地址比较器将输入的用户地址和控制信号与寄存器组比较，给出存储阵列地址及冗余存储阵列使能信号，将错误行自动替换为冗余存储阵列行。本发明将测试模式和用户工作模式下的测试和替换功能融于一体，提高了芯片的良率，同时简化了客户设计操作和端口结构。
附图说明
图1为本发明的控制测试电路的结构图；
图2为本发明的控制测试方法的流程图。
具体实施方式
为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
下面结合附图对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
作为本发明实施例的非挥发性存储器冗余存储的控制测试电路，如图1的虚线框架所示，所述控制测试电路包括模式控制模块、冗余地址载入模块、寄存器组和地址比较器；
所述模式控制模块用于确定所述控制测试电路的工作模式，所述工作模式分为自动载入模式、测试模式、用户工作模式；
所述寄存器组包括n个冗余地址寄存器，每个冗余地址寄存器对应一个有效位标识；
所述地址比较器根据所述控制测试电路的工作模式、外部输入的用户地址及控制信号、所述寄存器组产生存储阵列地址和冗余存储阵列使能信号；
所述冗余地址载入模块在所述控制测试电路的工作模式为自动载入模式时从非挥发性存储器的OTP区域中读出NVM存储阵列的错误行地址、有效位标识和校验位并校验读出的数据是否正确，且当读出的所述数据校验正确时，所述冗余地址载入模块将所述错误行地址和所述有效位标识存入所述寄存器组并输出载入成功标志。
所述模式控制模块根据所述载入成功标志、所述控制信号及外部测试模块输出的测试使能信号确定所述控制测试电路处于所述测试模式或所述用户工作模式。在图1所示的结构框图中，所述外部测试模块(内建测试单元)位于控制测试电路(虚线框)外，其用于产生测试使能信号、开始信号等，并接收载入成功标志。
冗余地址载入模块主要用于自动载入模式中，可通过上电复位或开始信号两种方法启动冗余地址载入模块。由于测试模式的权限高，因此进入测试模式之前可以不启动自动载入模式，但进入用户工作模式前，一定要启动自动载入模式且自动载入模式结束时输出载入成功标志(即载入成功必须置起)。
在自动载入模式下，冗余地址载入模块在输入NVM的时钟信号的上升沿依次读出错误行地址、有效位标识及校验位，并根据相应的校验算法计算读出的数据是否正确，若校验正确，则寄存器组中的冗余地址寄存器和有效位标识更新，并发出载入成功标志。若校验不成功寄存器不更新，可重新启动自动载入模式。自动载入模式完成后，寄存器组更新为NVM存储阵列的错误行地址。
所述控制测试电路的工作模式为自动载入模式时，地址比较器的输入地址为冗余地址载入模块输出的载入地址，该载入地址由所述冗余地址载入模块自动产生。
所述控制测试电路的工作模式为测试模式时，所述地址比较器的输入地址为所述用户地址，其根据所述用户地址、所述控制信号(该用户地址和控制信号由外部测试模块接入)及测试使能信号产生测试的存储阵列地址和冗余存储阵列使能信号。
所述控制测试电路的工作模式为用户工作模式时，所述地址比较器的输入地址为所述用户地址，其根据所述用户地址、所述控制信号和所述寄存器组产生存储阵列地址和冗余存储阵列使能信号，通过存储阵列地址和冗余存储阵列使能信号能自动使用冗余存储阵列行替换NVM存储阵列中的错误行。具体地，地址比较器将用户地址和寄存器组的地址进行比较，根据控制信号输出存储阵列地址和冗余存储阵列使能信号。
本发明实施例的非挥发性存储器冗余存储的控制测试方法，其中：
在测试模式下，利用地址比较器产生测试的存储阵列地址和冗余存储阵列使能信号，利用外部测试模块对非挥发性存储器的NVM存储阵列进行测试，并将所述NVM存储阵列中的错误行地址及有效位标识写入所述NVM存储阵列的OTP区域中；
在自动载入模式下，利用冗余地址载入模块将所述NVM存储阵列的所述错误行地址和所述有效位标识通过校验读出且当校验通过后存入寄存器组；
在用户工作模式下，利用地址比较器根据外部输入的用户地址、控制信号与所述寄存器组，产生存储阵列地址和冗余存储阵列使能信号，并自动利用冗余存储阵列行替换所述NVM存储阵列中的错误行。
具体地，如图2所示，所述控制测试方法包括测试流程和用户工作流程，其中，
所述测试流程包括如下步骤：
步骤P1，启动测试使能，地址比较器的输入地址为用户地址，所述地址比较器根据所述用户地址、所述控制信号和所述测试使能信号产生测试的存储阵列地址和冗余存储阵列使能信号；
步骤P2，利用外部测试模块(内建测试单元)对所述NVM存储阵列进行全片测试，将所述NVM存储阵列的所述错误行地址及所述有效位标识写入所述NVM存储阵列的OTP区域的相应位置；
步骤P3，通过上电复位或开始信号进入自动载入模式；
步骤P4，利用冗余地址载入模块将所述寄存器组更新为所述NVM存储阵列的所述错误行地址和所述有效位标识，自动载入模式结束时输出载入成功标志；
步骤P5，根据所述载入成功标志和测试使能信号，启动测试模式，利用外部测试模块微调测试结果；其中，在测试模式中，地址比较器输入的地址为用户地址，地址比较器根据用户地址、控制信号和测试使能信号，产生相应的存储阵列地址和冗余存储阵列使能信号。
在测试模式中，地址比较器的输入地址由外部测试模块产生的地址接入，控制信号由外部测试模块产生的控制信号接入。
所述用户工作流程包括如下步骤：
步骤S1，通过上电复位或开始信号进入自动载入模式；
步骤S2，利用冗余地址载入模块将所述寄存器组更新为所述NVM存储阵列的所述错误行地址和所述有效位标识，自动载入模式结束时输出载入成功标志；
步骤S3，根据所述载入成功标志和所述控制信号，启动用户工作模式；
步骤S4，地址比较器根据所述用户地址、所述控制信号和所述寄存器组的值，产生所述存储阵列地址和所述冗余存储阵列使能信号，并自动使用所述冗余存储阵列行替换所述NVM存储阵列中的所述错误行。
其中，在步骤P1之前还包括上电复位，进入自动载入模式，此时所述NVM存储阵列的OTP区域未存入所述错误行地址和所述有效位标识，校验未通过，等待进入测试模式。
其中，在步骤P4和步骤S2中，根据输入非挥发性存储器的时钟信号的上升沿依次读出所述错误行地址、所述有效位标识及校验位，并根据相应的校验算法对读出的所述数据进行校验，如果校验正确，则所述寄存器组更新为所述NVM存储阵列的所述错误行地址和所述有效位标识并输出载入成功标志，否则重新启动所述自动载入模式。
在步骤P2中，外部测试模块可自动记录错误行并存储于外部测试模块中，也可通过测试机记录，最后将错误行地址写入NVM存储阵列的OTP区域。
本发明实施例的控制测试电路和控制测试方法在测试模式下测试NVM存储阵列并将错误行存储在NVM存储阵列的OTP区域，在自动载入模式下自动将NVM存储阵列OTP区域中的错误行地址和有效位标识通过校验读出并存入寄存器组，在用户工作模式下使用地址比较器将输入的用户地址与寄存器组比较，给出存储阵列地址及冗余存储阵列使能信号，将错误行自动替换为冗余存储阵列行。本发明将测试模式和用户工作模式下的测试和替换功能融于一体，提高了芯片的良率，同时简化了客户设计操作和端口结构。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种非挥发性存储器冗余存储的控制测试电路，其特征在于，所述控制测试电路包括模式控制模块、冗余地址载入模块、寄存器组和地址比较器；
所述模式控制模块用于确定所述控制测试电路的工作模式，所述工作模式分为自动载入模式、测试模式、用户工作模式；
所述寄存器组包括n个冗余地址寄存器，每个冗余地址寄存器对应一个有效位标识；
所述地址比较器根据所述控制测试电路的工作模式、外部输入的用户地址及控制信号、所述寄存器组产生存储阵列地址和冗余存储阵列使能信号；
所述冗余地址载入模块在所述控制测试电路的工作模式为自动载入模式时从非挥发性存储器的OTP区域中读出NVM存储阵列的错误行地址、有效位标识和校验位并校验读出的数据是否正确，且当读出的所述数据校验正确时，所述冗余地址载入模块将所述错误行地址和所述有效位标识存入所述寄存器组并输出载入成功标志。
2.根据权利要求1所述的非挥发性存储器冗余存储的控制测试电路，其特征在于，所述模式控制模块根据所述载入成功标志、所述控制信号及外部测试模块输出的测试使能信号确定所述控制测试电路处于所述测试模式或所述用户工作模式。
3.根据权利要求1所述的非挥发性存储器冗余存储的控制测试电路，其特征在于，所述自动载入模式通过上电复位或开始使能信号启动。
4.根据权利要求2所述的非挥发性存储器冗余存储的控制测试电路，其特征在于，所述控制测试电路的工作模式为测试模式时，所述地址比较器的输入地址为所述用户地址，其根据所述用户地址、所述控制信号和所述测试使能信号产生测试的存储阵列地址和冗余存储阵列使能信号。
5.根据权利要求2所述的非挥发性存储器冗余存储的控制测试电路，其特征在于，所述控制测试电路的工作模式为用户工作模式时，所述地址比较器的输入地址为所述用户地址，其根据所述用户地址、所述控制信号和所述寄存器组产生相应的存储阵列地址和冗余存储阵列使能信号。
6.根据权利要求1所述的非挥发性存储器冗余存储的控制测试电路，其特征在于，所述控制测试电路的工作模式为自动载入模式时，所述地址比较器的输入地址为所述冗余地址载入模块的载入地址。
7.一种采用权利要求1至6任一项非挥发性存储器冗余存储的控制测试电路的控制测试方法，其特征在于，
在测试模式下，利用地址比较器产生测试的存储阵列地址和冗余存储阵列使能信号，对非挥发性存储器的NVM存储阵列进行测试，并将所述NVM存储阵列中的错误行地址及有效位标识写入所述NVM存储阵列的OTP区域中；
在自动载入模式下，将所述NVM存储阵列的所述错误行地址和所述有效位标识通过校验读出且当校验通过后存入寄存器组；
在用户工作模式下，利用地址比较器根据外部输入的用户地址、控制信号与所述寄存器组，产生存储阵列地址和冗余存储阵列使能信号，并自动利用冗余存储阵列行替换所述NVM存储阵列中的错误行。
8.根据权利要求7所述的控制测试方法，其特征在于，所述控制测试方法包括测试流程和用户工作流程，其中，
所述测试流程包括如下步骤：
步骤P1，启动测试使能，地址比较器的输入地址为用户地址，所述地址比较器根据所述用户地址、所述控制信号和所述测试使能信号产生测试的存储阵列地址和冗余存储阵列使能信号；
步骤P2，对所述NVM存储阵列进行全片测试，将所述NVM存储阵列的所述错误行地址及所述有效位标识写入所述NVM存储阵列的OTP区域的相应位置；
步骤P3，通过上电复位或开始信号进入自动载入模式；
步骤P4，将所述寄存器组更新为所述NVM存储阵列的所述错误行地址和所述有效位标识，自动载入模式结束时输出载入成功标志；
步骤P5，根据所述载入成功标志和测试使能信号，启动测试模式微调测试结果；
所述用户工作流程包括如下步骤：
步骤S1，通过上电复位或开始信号进入自动载入模式；
步骤S2，将所述寄存器组更新为所述NVM存储阵列的所述错误行地址和所述有效位标识，自动载入模式结束时输出载入成功标志；
步骤S3，根据所述载入成功标志和所述控制信号，启动用户工作模式；
步骤S4，所述地址比较器根据所述用户地址、所述控制信号和所述寄存器组的值，产生所述存储阵列地址和所述冗余存储阵列使能信号，并自动使用所述冗余存储阵列行替换所述NVM存储阵列中的所述错误行。
9.根据权利要求8所述的控制测试方法，其特征在于，在步骤P1之前还包括上电复位，进入自动载入模式，此时所述NVM存储阵列的OTP区域未存入所述错误行地址和所述有效位标识，校验未通过，等待进入测试模式。
10.根据权利要求8所述的控制测试方法，其特征在于，在步骤P4和步骤S2中，根据输入非挥发性存储器的时钟信号的上升沿依次读出所述错误行地址、所述有效位标识及校验位，并根据相应的校验算法对读出的所述数据进行校验，如果校验正确，则所述寄存器组更新为所述NVM存储阵列的所述错误行地址和所述有效位标识并输出载入成功标志，否则重新启动所述自动载入模式。
CN202010475586.2A 2020-05-29 2020-05-29 非挥发性存储器冗余存储的控制测试电路和控制测试方法 Active CN111696614B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010475586.2A CN111696614B (zh) 2020-05-29 2020-05-29 非挥发性存储器冗余存储的控制测试电路和控制测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010475586.2A CN111696614B (zh) 2020-05-29 2020-05-29 非挥发性存储器冗余存储的控制测试电路和控制测试方法

Publications (2)

Publication Number Publication Date
CN111696614A true CN111696614A (zh) 2020-09-22
CN111696614B CN111696614B (zh) 2022-06-21

Family

ID=72478831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010475586.2A Active CN111696614B (zh) 2020-05-29 2020-05-29 非挥发性存储器冗余存储的控制测试电路和控制测试方法

Country Status (1)

Country Link
CN (1) CN111696614B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114267402A (zh) * 2021-11-22 2022-04-01 上海芯存天下电子科技有限公司 闪存的坏存储单元测试方法、装置、设备及存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920515A (en) * 1997-09-26 1999-07-06 Advanced Micro Devices, Inc. Register-based redundancy circuit and method for built-in self-repair in a semiconductor memory device
JPH11232895A (ja) * 1998-02-18 1999-08-27 Matsushita Electric Ind Co Ltd 不揮発性メモリ
KR20010027886A (ko) * 1999-09-16 2001-04-06 윤종용 반도체 메모리 장치의 로우 리던던시 인에이블신호 발생회로 및 방법
US20030164510A1 (en) * 2002-03-01 2003-09-04 Elpida Memory, Inc. Redundancy architecture for repairing semiconductor memories
WO2005088645A1 (ja) * 2004-03-16 2005-09-22 Advantest Corporation 試験装置及び試験方法
US20080022149A1 (en) * 2002-12-16 2008-01-24 Ouellette Michael R Enabling memory redundancy during testing
CN104733039A (zh) * 2015-01-19 2015-06-24 上海华虹宏力半导体制造有限公司 双端口sram的时序控制电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920515A (en) * 1997-09-26 1999-07-06 Advanced Micro Devices, Inc. Register-based redundancy circuit and method for built-in self-repair in a semiconductor memory device
JPH11232895A (ja) * 1998-02-18 1999-08-27 Matsushita Electric Ind Co Ltd 不揮発性メモリ
KR20010027886A (ko) * 1999-09-16 2001-04-06 윤종용 반도체 메모리 장치의 로우 리던던시 인에이블신호 발생회로 및 방법
US20030164510A1 (en) * 2002-03-01 2003-09-04 Elpida Memory, Inc. Redundancy architecture for repairing semiconductor memories
US20080022149A1 (en) * 2002-12-16 2008-01-24 Ouellette Michael R Enabling memory redundancy during testing
WO2005088645A1 (ja) * 2004-03-16 2005-09-22 Advantest Corporation 試験装置及び試験方法
CN104733039A (zh) * 2015-01-19 2015-06-24 上海华虹宏力半导体制造有限公司 双端口sram的时序控制电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114267402A (zh) * 2021-11-22 2022-04-01 上海芯存天下电子科技有限公司 闪存的坏存储单元测试方法、装置、设备及存储介质
CN114267402B (zh) * 2021-11-22 2022-11-18 上海芯存天下电子科技有限公司 闪存的坏存储单元测试方法、装置、设备及存储介质

Also Published As

Publication number Publication date
CN111696614B (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
US8659961B2 (en) Memory repair systems and methods for a memory having redundant memory
US6590816B2 (en) Integrated memory and method for testing and repairing the integrated memory
JP2821278B2 (ja) 半導体集積回路
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
US20070136640A1 (en) Defect detection and repair in an embedded random access memory
CN112542199B (zh) 检测flash存储出错的方法、电路、存储介质和终端
KR20000035627A (ko) 반도체 기억 장치
US8908436B2 (en) Method and device for storing and reading reliable information in a NAND array
JP2010009642A (ja) 半導体記憶装置およびそのテスト方法
JPH11238393A (ja) 欠陥救済回路及び欠陥救済方法
US6634003B1 (en) Decoding circuit for memories with redundancy
CN108735268B (zh) 非易失性存储器修复电路
CN111696614B (zh) 非挥发性存储器冗余存储的控制测试电路和控制测试方法
JP2002015584A (ja) 不揮発性メモリのリードプロテクト回路
CN116978435A (zh) 一种eFuse烧写方法
US6442083B2 (en) Redundancy memory circuit
CN108665941A (zh) 基于nand闪存的列修复方法、装置和nand存储设备
WO2018040804A1 (zh) 一种存储器块处理方法、装置和计算机存储介质
US8614926B2 (en) Memory apparatus and associated method
JP2005050442A (ja) 冗長メモリ回路
JPH09231785A (ja) 不揮発性半導体記憶装置
US7352638B2 (en) Method and apparatus for testing a memory device
CN110968455B (zh) 一种非易失性存储器的修复方法及装置
CN112908401A (zh) 内存修复电路、内存模块及内存修复方法
US20070274302A1 (en) Data Storage Device, Memory Managing Method, and Program

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant