CN111684526A - 具有耦合电容的自我参考感测方案 - Google Patents

具有耦合电容的自我参考感测方案 Download PDF

Info

Publication number
CN111684526A
CN111684526A CN201980011920.4A CN201980011920A CN111684526A CN 111684526 A CN111684526 A CN 111684526A CN 201980011920 A CN201980011920 A CN 201980011920A CN 111684526 A CN111684526 A CN 111684526A
Authority
CN
China
Prior art keywords
node
memory cell
voltage
component
sense
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980011920.4A
Other languages
English (en)
Other versions
CN111684526B (zh
Inventor
M·贾迈利
W·A·梅尔顿
D·维梅尔卡蒂
郭新伟
靖子服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111684526A publication Critical patent/CN111684526A/zh
Application granted granted Critical
Publication of CN111684526B publication Critical patent/CN111684526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof

Abstract

本发明描述用于具有耦合电容的自我参考感测方案的方法、系统及装置。存储器装置的感测组件可包含所述感测组件的两个节点之间的电容性耦合。在一些实例中，所述电容性耦合可由所述感测组件的电容性元件或所述感测组件的特征之间的固有电容提供。采用此感测组件来检测由存储器单元存储的逻辑状态的方法的实例可包含：当所述节点中的一者与所述存储器单元耦合时，在所述节点处产生第一感测信号；及当所述节点中的另一者与所述存储器单元耦合时，在所述另一节点处产生第二感测信号。所述感测信号可至少部分地基于所述两个节点之间的所述电容性耦合。

Description

具有耦合电容的自我参考感测方案
交叉参考
本专利申请案主张由贾马里(Jamali)等人于2108年2月8日提出申请的标题为“具有耦合电容的自我参考感测方案(Self-Referencing Sensing Schemes with CouplingCapacitance)”的第15/892,118号美国专利申请案的优先权，所述美国专利申请案受让于本发明受让人且以其全文引用的方式明确并入本文中。
背景技术
以下内容一般来说涉及存储器系统且更具体来说涉及具有耦合电容的自我参考感测方案。
存储器装置广泛用于在各种电子装置(例如计算机、无线通信装置、相机、数字显示器等等)中存储信息。通过编程存储器装置的不同状态而存储信息。举例来说，二进制存储器装置具有两个逻辑状态，通常由逻辑“1”或逻辑“0”表示。在其它存储器装置中，可存储多于两个逻辑状态。为存取所存储信息，电子装置的组件可读取或感测存储器装置中的所存储逻辑状态。为存储信息，电子装置的组件可在存储器装置中写入或编程逻辑状态。
存在各种类型的存储器装置，包含采用磁性硬盘的存储器装置、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它。存储器装置可为易失性或非易失性的。非易失性存储器(例如PCM及FeRAM)可即使在不存在外部电源的情况下仍维持所存储逻辑状态达延长的时间周期。易失性存储器装置(例如DRAM)可随时间丢失所存储逻辑状态，除非所述易失性存储器装置通过电源周期性地刷新。在一些情形中，非易失性存储器可使用与易失性存储器类似的装置架构，但可通过采用例如铁电电容或不同材料相等物理现象而具有非易失性性质。
改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、减少电力消耗或减少制造成本以及其它度量。在一些情形中，用于读取存储器单元的参考电压可由在许多存储器单元当中共享的参考电压源提供。在此些情形中，操作(例如，读取操作)可对一个存储器单元与另一存储器单元之间的变化为敏感的，且存储器装置可与相对低感测裕度相关联或以其它方式对读取错误为敏感的。在一些情形中，利用自我参考感测方案来存取存储器单元可需要对存储器单元进行数个存取操作以为存储器单元的可能逻辑状态中的每一者提供适合参考信号。此些感测操作可与相对慢的存储器单元存取时间或相对高的电力消耗相关联。
附图说明
图1图解说明根据本发明的实例的支持具有耦合电容的自我参考感测方案的实例性存储器装置。
图2图解说明根据本发明的实例的支持具有耦合电容的自我参考感测方案的实例性电路。
图3利用迟滞曲线图图解说明根据本发明的实例的支持具有耦合电容的自我参考感测方案的存储器单元的非线性电性质的实例。
图4图解说明根据本发明的实例的支持具有耦合电容的自我参考感测方案的电路的实例。
图5图解说明根据本发明的实例的支持具有耦合电容的自我参考感测方案的电路的实例。
图6A及6B展示图解说明根据本发明的各种实施例的支持具有耦合电容的自我参考感测方案的实例性存取程序步骤的操作的时序图。
图7展示根据本发明的各种实施例的可支持具有耦合电容的自我参考感测方案的存储器装置的框图。
图8展示根据本发明的各种实施例的可支持具有耦合电容的自我参考感测方案的存储器控制器的框图。
图9展示根据本发明的各种实施例的包含可支持具有耦合电容的自我参考感测方案的装置的系统的图式。
图10展示图解说明根据本发明的各种实施例的可支持具有耦合电容的自我参考感测方案的方法的流程图。
图11展示图解说明根据本发明的各种实施例的可支持具有耦合电容的自我参考感测方案的方法的流程图。
具体实施方式
根据本发明的方面，可通过采用具有耦合电容的自我参考感测方案而读取存储器单元的逻辑状态。举例来说，存储器单元可被存取第一次(例如，以产生感测信号)，其中所得信号是在感测组件的第一节点或端子处产生。同一存储器单元可被存取第二次(例如，在第一次之后且产生参考信号)，其中所得信号是在感测组件的第二节点或端子处产生。第一节点与第二节点可彼此电容性耦合(例如，通过感测组件的电容器元件或通过配置于感测组件的子组件之间的固有电容)，使得在第一节点处产生的信号与在第二节点处产生的信号可彼此相互作用。换句话说，在第一节点处产生的信号可引起第二节点处的改变(例如，电压的改变或电荷的改变)，且在第二节点处产生的信号可引起第一节点处的改变(例如，电压的改变或电荷的改变)。可对感测组件的所述节点处的所得信号进行分析(例如，比较)以确定最初存储于存储器单元中的逻辑状态。
作为一个实例，如应用于铁电存储器单元，使用正感测电压来感测正极化存储器单元的自我参考读取操作可在感测组件的第一节点及第二节点两者处存储位移信号。另一方面，使用正感测电压来感测负极化存储器单元的自我参考读取操作可在感测组件的第一端子处存储位移及极化信号，且在感测组件的第二端子处存储位移信号。在各种感测方案中，可使用由同一存储器单元的第一存取及第二存取产生的信号之间的差或所述差的缺乏(例如，所产生电压的差或所产生电荷的差)来确定最初存储于存储器单元中的逻辑状态。由于针对感测信号及参考信号两者存取同一存储器单元，因此可在第一感测与第二感测之间减轻或消除归因于电路路径电阻、固有电容、组件行为及组件变化等等的影响(例如，这是因为在同一存储器单元的第一感测及第二感测期间，所述影响可为相同的或大体上相同的)。
在其中存取操作不改变存储器单元的状态(例如，电荷状态、极化状态或电阻状态)的实例中，自我参考读取操作可产生感测信号(例如，通过第一存取操作)且产生与所述感测信号类似(例如，大体上相同)的参考信号(例如，通过第二存取操作)。然而，特定感测组件可依赖于感测信号与参考信号之间的差来检测存储器单元中的所存储逻辑状态。针对此些感测组件，利用此自我参考读取操作(例如，其中感测信号与参考信号是类似或大体上相同的)来检测逻辑状态的结果可为不确定的。换句话说，此感测组件可不能够确定由存储器单元存储的逻辑状态，这是因为感测信号与参考信号之间的差是过小的，或这是因为感测信号与参考信号之间的任何所检测差可与除最初存储于存储器单元中的逻辑状态外的因素(例如，信号噪声、信号容限或其它操作变化)相关，且将因此易于出现读取错误。在一些实例中，可通过包含产生多个参考信号(例如，多次读取存储器单元以产生对应于多个逻辑状态的参考信号)的读取操作而克服这些问题，但这些操作可为相对慢的，或与相对高电力消耗相关联。
根据本发明的实例，感测组件可包含感测组件的第一节点与感测组件的第二节点之间的电容性耦合(例如，第一节点与第二节点之间的电容)。所述电容性耦合可为感测组件的电容器元件，或可为感测组件的元件之间的固有电容(例如，配置于感测组件的两个放大器之间的固有电容)。通过将感测组件配置有此电容性耦合，在第一节点处产生的信号可影响在第二节点处产生的信号，且反之亦然。如本文中所描述，由此电容性耦合提供的影响可使得能够使用(举例来说)原本是不确定的自我参考的读取操作。
举例来说，为利用此自我参考读取操作来检测由存储器单元存储的逻辑状态，可通过利用第一存取操作存取存储器单元而在第一节点处产生第一信号(例如，当存储器单元或相关联存取线与第一节点耦合时)。可通过利用第二存取操作存取存储器单元而在第二节点处产生第二信号(例如，当存储器单元或相关联存取线与第二节点耦合时)。如由第一节点与第二节点之间的电容性耦合所支持，第二信号可至少部分地基于第一信号及所述电容性耦合。举例来说，第二信号可具有比在第一信号不存在于第一节点处的情况下或在感测组件不包含第一节点与第二节点之间的电容性耦合的情况下高或低的电荷或电压。
另外或替代地，在第二节点处产生第二信号可改变第一节点处的信号(例如，改变第一节点处的电压或改变第一节点处的电荷状态)。因此，在原本产生类似(例如，大体上相等)信号的存取操作的实例中，本文中所描述的电容性耦合可致使感测组件的第一节点及第二节点处的信号是充分不同的(例如，在第一节点及第二节点处的信号被用于读取操作中以检测逻辑状态时)，且此差可由感测组件利用以检测最初存储于存储器单元处的逻辑状态。
在一个实例中，根据本发明的设备可包含存储器单元、输入/输出组件及与所述存储器单元及所述输入/输出组件耦合的感测组件。所述感测组件可包含：感测放大器；第一节点，其与所述感测放大器及所述存储器单元耦合或耦合于所述感测放大器与所述存储器单元之间；及第二节点，其与所述感测放大器及所述存储器单元耦合或耦合于所述感测放大器与所述存储器单元之间，其中所述第二节点与所述第一节点电容性耦合。所述感测组件可经配置以至少部分地基于所述第一节点处的信号及所述第二节点处的信号而确定所述存储器单元的逻辑状态。
在一些实例中，所述感测组件进一步包含与所述第一节点及所述第二节点耦合或耦合于所述第一节点与所述第二节点之间的第一切换组件。所述第一切换组件可经配置以选择性地调整所述第二节点与所述第一节点的所述电容性耦合，例如启用、停用或以其它方式调整所述电容性耦合的程度。
在一些实例中，所述第二节点经由所述感测组件的电容器元件而与所述第一节点电容性耦合。在一些实例中，所述第二节点经由所述感测放大器的第一放大器与所述感测放大器的第二放大器之间的固有电容而与所述第一节点电容性耦合，所述固有电容经配置以电容性耦合所述第一节点与所述第二节点。
在一些实例中，所述设备进一步包含与所述存储器单元及所述第一节点耦合或耦合于所述存储器单元与所述第一节点之间的第二切换组件。所述第二切换组件可经配置以选择性地耦合所述存储器单元与所述第一节点。在一些实例中，所述设备进一步包含与所述存储器单元及所述第二节点耦合或耦合于所述存储器单元与所述第二节点之间的第三切换组件。所述第三切换组件可经配置以选择性地耦合所述存储器单元与所述第二节点。
在一些实例中，所述第一节点可与接地电压源电容性耦合。另外或替代地，在一些实例中，所述第二节点与接地电压源电容性耦合。
在另一实例中，根据本发明的方法可包含对存储器单元执行读取操作，所述存储器单元可与第一存取线及第二存取线耦合。所述方法可包含：当感测放大器的第一节点与存储器单元耦合时，在所述感测放大器的所述第一节点处产生第一感测信号；及当所述感测放大器的第二节点与所述存储器单元耦合时，在所述感测放大器的所述第二节点处产生第二感测信号。第二感测信号可至少部分地基于第一感测信号及感测放大器的第一节点与感测放大器的第二节点之间的电容性耦合。举例来说，在所述感测放大器的所述第二节点处产生所述第二感测信号可引起所述感测放大器的所述第一节点处的电压的改变。
所述方法可进一步包含：至少部分地基于产生所述第一感测信号及产生所述第二感测信号而确定由所述存储器单元存储的逻辑状态。举例来说，确定由所述存储器单元存储的所述逻辑状态可包含将所述感测放大器的所述第一节点的电压与所述感测放大器的所述第二节点的电压进行比较。
在一些实例中，产生所述第一感测信号包含：沿着与所述存储器单元及所述感测放大器耦合或耦合于所述存储器单元与所述感测放大器之间的存取线建立第一电荷，且所述第一电荷至少部分地基于存储于所述存储器单元处的电荷，所述电荷对应于由所述存储器单元存储的所述逻辑状态。在一些实例中，产生所述第二感测信号包含：沿着与所述存储器单元及所述感测放大器耦合或耦合于所述存储器单元与所述感测放大器之间的存取线建立第二电荷，且所述第二电荷至少部分地基于存储于所述存储器单元处的电荷，所述电荷对应于由所述存储器单元存储的参考状态。
在一些实例中，产生所述第一感测信号包含：激活与所述感测放大器的所述第一节点及所述存储器单元耦合或耦合于所述第一节点与所述存储器单元之间的第一切换组件，所述第一切换组件经配置以选择性地耦合所述感测放大器的所述第一节点与所述存储器单元。在一些实例中，所述方法包含：在产生所述第一感测信号之后且在产生所述第二感测信号之前撤销激活所述第一切换组件。
在一些实例中，产生所述第二感测信号包含：激活与所述感测放大器的所述第二节点及所述存储器单元耦合或耦合于所述第二节点与所述存储器单元之间的第二切换组件，所述第二切换组件经配置以选择性地耦合所述感测放大器的所述第二节点与所述存储器单元。在一些实例中，在所述第一感测信号的所述产生期间撤销激活所述第二切换组件。
在一些实例中，所述方法包含：在产生所述第二感测信号之后且在确定由所述存储器单元存储的所述逻辑状态之前撤销激活第三切换组件，所述第三切换组件与所述电容性耦合及所述感测放大器的所述第一节点或所述感测放大器的所述第二节点中的一者耦合或者耦合于所述电容性耦合与所述第一节点或所述第二节点中的一者之间。所述第三切换组件经配置以选择性地耦合所述电容性耦合与所述感测放大器的所述第一节点或所述感测放大器的所述第二节点中的所述一者。
在另一实例中，根据本发明的设备包含：感测组件，其经由第一存取线而与存储器单元进行电子通信；所述感测组件的第一节点与所述感测组件的第二节点之间的电容；及控制器，其与所述感测组件及所述存储器单元进行电子通信。所述控制器可为可操作的以致使所述设备：当所述存储器单元与所述感测组件的所述第一节点耦合时，在所述感测组件的所述第一节点处产生第一感测信号；及当所述存储器单元与所述感测组件的所述第二节点耦合时，在所述感测组件的所述第二节点处产生第二感测信号。所述第二感测信号可至少部分地基于所述所产生第一感测信号及所述感测组件的所述第一节点与所述感测组件的所述第二节点之间的所述电容。举例来说，在所述感测组件的所述第二节点处产生所述第二感测信号引起所述感测组件的所述第一节点处的电压的改变。
所述控制器还可为可操作的以致使所述设备：至少部分地基于产生所述第一感测信号及产生所述第二感测信号而确定由所述存储器单元存储的逻辑状态。在一些实例中，确定由所述存储器单元存储的所述逻辑状态包含将所述感测组件的所述第一节点的电压与所述感测组件的所述第二节点的电压进行比较。
在一些实例中，产生所述第一感测信号包含：沿着与所述存储器单元及所述感测组件耦合或耦合于所述存储器单元与所述感测组件之间的存取线建立第一电荷，其中所述第一电荷至少部分地基于存储于所述存储器单元处的电荷，所述电荷对应于由所述存储器单元存储的所述逻辑状态。在一些实例中，产生所述第二感测信号包含：沿着与所述存储器单元及所述感测组件耦合或耦合于所述存储器单元与所述感测组件之间的存取线建立第二电荷，其中所述第二电荷至少部分地基于存储于所述存储器单元处的电荷，所述电荷对应于由所述存储器单元存储的参考状态。
进一步关于图1到4在支持具有耦合电容的自我参考感测方案的存储器阵列、存储器电路及存储器单元行为的上下文中描述上文所介绍的本发明的特征。然后关于图5到6B描述特定实例，所述图以支持具有耦合电容的自我参考感测方案的相关联读取操作时序图来图解说明特定电路。进一步关于图7到11描述本发明的这些及其它特征，所述图图解说明支持具有耦合电容的自我参考感测方案的设备图式、系统图式及流程图。
图1图解说明根据本发明的各种实施例的支持具有耦合电容的自我参考感测方案的实例性存储器装置100。存储器装置100还可被称为电子存储器设备。存储器装置100包含可编程以存储不同逻辑状态的存储器单元105。在一些情形中，存储器单元105可编程以存储表示为逻辑0及逻辑1的两个逻辑状态。在一些情形中，存储器单元105可编程以存储多于两个逻辑状态。在各种实例中，存储器单元105可包含电容性存储器元件、铁电存储器元件、电阻式元件或自我选择存储器(例如，SSM)元件。
在一些实例中，存储器单元105可存储表示可编程逻辑状态的电荷(例如，将电荷存储于电容器中)。在一个实例中，经充电电容器及经放电电容器可分别表示两个逻辑状态。在另一实例中，带正电荷电容器及带负电荷电容器可分别表示两个逻辑状态。DRAM或FeRAM架构可使用此类设计，且所采用的电容器可包含具有线性或顺电电极化性质的介电材料作为绝缘体。在一些实例中，电容器的不同电荷电平可表示不同逻辑状态(例如，在相应存储器单元105中支持多于两个逻辑状态)。在一些实例(例如FeRAM架构)中，存储器单元105可包含铁电电容器，所述铁电电容器具有铁电材料作为电容器的端子之间的绝缘层。铁电电容器的不同极化电平可表示不同逻辑状态(例如，在相应存储器单元105中支持两个或多于两个逻辑状态)。铁电材料具有非线性极化性质，包含参考图3进一步详细地论述的非线性极化性质。
在一些实例中，存储器单元105可包含可被称为存储器元件、存储器存储元件、自我选择存储器元件或自我选择存储器存储元件的材料部分，所述材料部分具有表示不同逻辑状态的可变且可配置的电阻。
举例来说，可采用结晶原子配置或非晶原子配置(例如，能够在存储器装置100的周围操作温度范围内维持结晶状态或非晶状态)的形式的材料可取决于原子配置而具有不同电阻。材料的较结晶状态(例如，单晶体，或为大体上结晶的相对大晶粒的集合)可具有相对低电阻，且可替代地被称为“设定(SET)”逻辑状态。材料的较非晶状态(例如，完全非晶状态，或为大体上非晶的相对小晶粒的某种分布)可具有相对高电阻，且可替代地被称为“复位(RESET)”逻辑状态。因此，取决于存储器单元105的材料部分是处于较结晶状态中还是较非晶状态中，施加到此存储器单元105的电压可产生不同电流。因此，由向存储器单元105施加读取电压所产生的电流的量值可用于确定由存储器单元105存储的逻辑状态。
在一些实例中，存储器元件可配置有可产生中间电阻的结晶区与非晶区的各种比率(例如，原子有序与无序的不同程度)，所述各种比率可表示不同逻辑状态(例如，在相应存储器单元105中支持两个或多于两个逻辑状态)。此外，在一些实例中，材料或存储器元件可具有多于两个原子配置，例如非晶配置及两个不同结晶配置。虽然在本文中参考不同原子配置的电阻进行描述，但存储器装置可使用存储器元件的某一其它特性来确定与原子配置或原子配置的组合对应的所存储逻辑状态。
在一些情形中，处于较非晶状态中的存储器元件可与阈值电压相关联，其中当跨越存储器元件而超过阈值电压时，电流流动穿过存储器元件。当跨越处于较非晶状态中的存储器元件而施加的电压小于阈值电压时，电流可不流动穿过存储器元件。在一些情形中，处于较结晶状态中的存储器元件可不与阈值电压相关联(例如，可与阈值电压零相关联)，且响应于跨越存储器元件的非零电压，电流可流动穿过存储器元件。在一些情形中，处于较非晶状态及较结晶状态两者中的材料可与阈值电压相关联。举例来说，SSM可增强存储器单元的阈值电压在不同经编程状态之间的差(例如，通过不同组成分布的方式)。可通过随时间将存储器元件加热到支持形成特定原子配置或原子配置的组合的温度分布曲线而设定具有此存储器元件的存储器单元105的逻辑状态。
存储器装置100可包含三维(3D)存储器阵列，其中多个二维(2D)存储器阵列(例如，“层面”或“层级”)彼此上下地形成。与2D阵列相比，此布置可增加可被放置或形成于单个裸片或衬底上的存储器单元105的数目，这继而可减少生产成本或增加存储器装置100的性能或者实现此两者。层面可通过电绝缘材料分离。每一层面或层级可经对准或定位使得存储器单元105可跨越每一层面而大约彼此对准，从而形成存储器单元105的堆叠。
在存储器装置100的实例中，存储器单元105的每一行可与多个第一存取线110中的一者(例如，字线(WL)，例如WL_1到WL_M中的一者)耦合，且存储器单元105的每一列可与多个第二存取线115中的一者(例如，数字线(DL)，例如DL_1到DL_N中的一者)耦合。在一些情形中，在存储器装置100中(例如，当观看存储器装置100的层面的平面时，如图1中所展示)，第一存取线110与第二存取线115可大体上彼此垂直。在不有损理解或操作的情况下，对字线及位线或其类似物的提及是可互换的。
一般来说，一个存储器单元105可位于存取线110与存取线115的相交点处(例如，与所述存取线耦合或耦合于所述存取线之间)。此相交点可被称为存储器单元105的地址。目标存储器单元105可为位于经激励或以其它方式选定的存取线110与经激励或以其它方式选定的存取线115的相交点处的存储器单元105。换句话说，存取线110及存取线115可被激励或以其它方式被选择以在其相交点处对存储器单元105进行存取(例如，读取或写入)。与同一存取线110或115进行电子通信(例如，连接到所述同一存取线)的其它存储器单元105可被称为非目标存储器单元105。
虽然将参考图1所描述的存取线展示为存储器单元105与所耦合组件之间的直接线，但存取线可包含可用于支持存取操作(包含本文中所描述的存取操作)的其它电路元件，例如电容器、电阻器、晶体管、放大器及其它。在一些实例中，电极可与存储器单元105及存取线110耦合(例如，耦合于所述存储器单元与所述存取线之间)，或与存储器单元105及存取线115耦合(例如，耦合于所述存储器单元与所述存取线之间)。术语电极可指组件之间的电导体或其它电界面，且在一些情形中，所述电极可用作通向存储器单元105的电触点。电极可包含在存储器装置100的元件或组件之间提供导电路径的迹线、导线、导电线、导电层、导电垫等等。
在一些架构中，存储器单元105的逻辑存储组件(例如，电容性存储器元件、铁电存储器元件、电阻式存储器元件或其它存储器元件)可通过选择组件而与第二存取线115电隔离。第一存取线110可与存储器单元105的选择组件耦合且可控制所述选择组件。举例来说，选择组件可为晶体管且第一存取线110可与晶体管的栅极耦合。激活存储器单元105的第一存取线110可引起存储器单元105的逻辑存储组件与其对应第二存取线115之间的电连接或闭合电路。可然后存取第二存取线115以对存储器单元105进行读取或写入。
在一些实例中，存储器单元105还可与多个第三存取线120中的一者(例如，板线(PL)，例如PL_1到PL_N中的一者)耦合。在一些实例中，所述多个第三存取线120可将存储器单元105与电压源耦合以进行各种感测及/或写入操作，包含本文中所描述的感测及/或写入操作。举例来说，当存储器单元105采用电容器来存储逻辑状态时，第二存取线115可提供对电容器的第一端子的存取，且第三存取线120可提供对电容器的第二端子的存取。虽然将存储器装置100的所述多个第三存取线120展示为大体上平行于所述多个第二存取线115，但在其它实例中，多个第三存取线120可大体上平行于所述多个第一存取线110或呈任何其它配置。
可通过激活或选择与存储器单元105耦合的第一存取线110、第二存取线115及/或第三存取线120(这可包含向相应存取线施加电压、电荷或电流)而对存储器单元105执行例如读取、写入及重写等存取操作。存取线110、115及120可由导电材料(例如金属(例如，铜(Cu)、银(Ag)、铝(Al)、金(Au)、钨(W)或钛(Ti))、金属合金、碳或者其它导电材料、合金或化合物)制成。在选择存储器单元105后，可即刻使用所得信号来确定所存储逻辑状态。举例来说，可选择具有存储逻辑状态的电容性存储器元件的存储器单元105，且可检测经由存取线的所得电荷流及/或存取线的所得电压以确定由存储器单元105存储的经编程逻辑状态。
可经由行解码器125及列解码器135而控制存取存储器单元105。举例来说，行解码器125可从存储器控制器150接收行地址且基于所接收行地址而激活适当第一存取线110。类似地，列解码器135可从存储器控制器150接收列地址且激活适当第二存取线115。因此，在一些实例中，可通过激活第一存取线110及第二存取线115而存取存储器单元105。
在一些实例中，存储器控制器150可经由各种组件(例如，行解码器125、列解码器135及感测组件130)而控制存储器单元105的操作(例如，读取操作、写入操作、重写操作、刷新操作或放电操作)。在一些情形中，行解码器125、列解码器135及感测组件130中的一或多者可与存储器控制器150共置或以其它方式包含在一起。存储器控制器150可产生行地址信号及列地址信号以激活所要存取线110及存取线115。存储器控制器150还可产生或控制在存储器装置100的操作期间使用的各种电压或电流。举例来说，存储器控制器150可在存取一或多个存储器单元105之后将放电电压施加到存取线110或存取线115。
一般来说，根据本发明，所施加电压、电流或电荷的振幅、形状或持续时间可被调整或改变，且可针对在操作存储器装置100时所论述的各种操作是不同的。此外，可同时存取存储器装置100内的一个、多个或所有存储器单元105。举例来说，可在复位操作期间同时存取存储器装置100的多个或所有存储器单元105，在所述复位操作中，将所有存储器单元105或存储器单元105的群组设定到单个逻辑状态。
当存储器单元105经存取以确定存储器单元105的所存储状态(例如，与存储器控制器150协作)时，存储器单元105可由感测组件130读取(例如，感测)。举例来说，在存取存储器单元105之后，存储器单元105的逻辑存储部分可放电或以其它方式准许电荷或电流经由其对应存取线115流动。此电荷或电流可由偏置或者从存储器装置100的一或多个电压源或供应器(未展示)向存储器单元105施加电压而产生，其中此类电压源或供应器可为感测组件130、存储器控制器150或某一其它组件(例如，偏置组件)的一部分。在一些实例中，存储器单元105的放电可引起存取线115的电压的改变，感测组件130可将所述电压的所述改变与参考电压进行比较以确定存储器单元105的所存储状态。在一些实例中，可将电压施加到存储器单元105(例如，使用对应存取线110及存取线115)且所得电流的存在可取决于存储器单元105的存储器元件的所施加电压及电阻状态。
在一些情形中，在读取存储器单元105时可施加多于一个电压(例如，读取操作的多个电压)。举例来说，如果所施加读取电压并不产生电流流动，那么可施加其它读取电压直到由感测组件130检测到电流为止。通过评估产生电流流动的读取电压，可确定存储器单元105的所存储逻辑状态。在一些情形中，可将读取电压的量值斜升直到由感测组件130检测到电流流动为止。在其它情形中，可依序施加预定读取电压直到检测到电流为止。同样，可将读取电流施加到存储器单元105且用以形成所述读取电流的电压的量值可取决于存储器单元105的电阻或总阈值电压。
感测组件130可包含用以检测及放大读取信号(例如，在存储器装置100的组件之间共享的读取电压、读取电流或读取电荷)的差(在一些实例中，此可被称为锁存)的各种切换组件、晶体管或放大器。感测组件130可经配置以响应于读取操作而感测穿过存储器单元105的电流或电荷且提供指示由存储器单元105存储的逻辑状态的输出信号。感测组件130可包含于存储器装置中，所述存储器装置包含存储器装置100。举例来说，感测组件130可与存储器的可耦合到存储器装置100的其它读取及写入电路、解码电路或寄存器电路包含在一起。在一些实例中，可经由列解码器135而输出存储器单元105的所检测逻辑状态作为输出。在一些实例中，感测组件130可为列解码器135或行解码器125的一部分。在一些实例中，感测组件130可连接到列解码器135或行解码器125或者以其它方式与所述列解码器或所述行解码器进行电子通信。
在一些实例中，当跨越具有存储第一逻辑状态(例如，与较结晶原子配置相关联的设定状态)的存储器元件的存储器单元105而施加读取脉冲(例如，读取电压)时，存储器单元由于读取脉冲超过存储器单元105的阈值电压而传导电流。作为响应或基于此，感测组件130可因此检测穿过存储器单元105的电流作为确定所存储逻辑状态的一部分。当将读取脉冲施加到具有存储第二逻辑状态(例如，与较非晶原子配置相关联的复位状态)的存储器元件的存储器单元105(此可在跨越具有存储第一逻辑状态的存储器元件的存储器单元105而施加读取脉冲之前或之后发生)时，存储器单元可由于读取脉冲未超过存储器单元的阈值电压而不传导电流。感测组件130可因此检测穿过存储器单元105的极少电流或无穿过所述存储器单元的电流作为确定所存储逻辑状态的一部分。
在一些实例中，可界定阈值电流以用于感测由存储器单元105存储的逻辑状态。阈值电流可被设定为高于可在存储器单元105响应于读取脉冲而未达到阈值时通过存储器单元105的电流，但等于或低于在存储器单元105响应于读取脉冲而确实达到阈值时穿过存储器单元105的预期电流。举例来说，阈值电流可高于相关联存取线110或115的泄漏电流。在一些实例中，可基于由被读取脉冲驱动的电流所产生的电压(例如，跨越分路电阻)而确定由存储器单元105存储的逻辑状态。举例来说，可将所得电压与参考电压进行比较，其中所得电压小于参考电压对应于第一逻辑状态且所得电压大于参考电压对应于第二逻辑状态。
在一些存储器架构中，存取存储器单元105可使所存储逻辑状态降级或毁坏且可执行重写或刷新操作以将原始逻辑状态返回到存储器单元105。在DRAM或FeRAM中，举例来说，存储器单元105的电容器可在感测操作期间部分地或完全地放电，借此损毁存储于存储器单元105中的逻辑状态。在PCM中，举例来说，感测操作可引起存储器单元105的原子配置的改变，借此改变存储器单元105的电阻状态。因此，在一些实例中，可在存取操作之后重写存储于存储器单元105中的逻辑状态。此外，激活单个存取线110或115可引起与存取线110或115耦合的所有存储器单元105的放电。因此，可在存取操作之后对与存取操作的存取线110或115耦合的数个或所有存储器单元105(例如，经存取行的所有单元或经存取列的所有单元)进行重写。
在一些实例中，读取存储器单元105可为非破坏性的。即，在读取存储器单元105之后可不需要重写存储器单元105的逻辑状态。举例来说，在非易失性存储器(例如PCM)中，存取存储器单元105可不会毁坏逻辑状态且因此，存储器单元105可不需要在存取之后重写。然而，在各种实例中，在不存在存取操作的情况下，可或可不需要刷新存储器单元105的逻辑状态。举例来说，可通过施加适当写入或刷新脉冲而以周期性间隔来刷新由存储器单元105存储的逻辑状态以维持所存储逻辑状态。刷新存储器单元105可减少或消除因存储器元件随时间的电荷泄漏或原子配置的改变所致的读取干扰错误或逻辑状态损毁。
还可通过激活相关第一存取线110、第二存取线115及/或第三存取线120而对存储器单元105进行设定或写入—例如，可将逻辑状态存储于存储器单元105中。列解码器135或行解码器125可(举例来说)经由输入/输出组件140而接受将被写入到存储器单元105的数据。在电容性存储器元件的情形中，可通过将电压施加到电容器且然后将电容器隔离(例如，将电容器与用于对存储器单元105进行写入的电压源隔离)以将电荷存储于与所要逻辑状态相关联的电容器中而对存储器单元105进行写入。在铁电存储器的情形中，可通过施加量值足够高而以与所要逻辑状态相关联的极化使存储器单元105的铁电存储器元件(例如，铁电电容器)极化的电压(例如，施加饱和电压)而对所述铁电存储器元件进行写入，且可将铁电存储器元件隔离(例如，浮动)，或可跨越铁电存储器元件而施加零净电压(例如，使铁电存储器元件接地或虚接地)。在PCM的情形中，可通过施加具有(例如，通过加热及冷却方式)致使存储器元件形成与所要逻辑状态相关联的原子配置的分布曲线的电流而对存储器元件进行写入。
在根据本发明的各种实例中，感测组件130可具有第一节点及第二节点，以及第一节点与第二节点之间的电容性耦合(例如电容器元件(例如，电容器))，或配置于感测组件130的子组件之间的固有电容。感测组件130可通过将第一节点处的信号与第二节点处的信号进行比较而确定由存储器单元存储的逻辑状态。电容性耦合可使得在第一节点处产生的信号能够影响第二节点，且在第二节点处产生的信号能够影响第一节点。
举例来说，在特定自我参考读取操作中，可在第一存取操作中于第一节点处从存储器单元产生或以其它方式形成感测信号，且可在不同于第一存取操作的第二存取操作中于第二节点处从同一存储器单元产生或以其它方式形成参考信号。如果感测信号与参考信号是类似的(例如，大体上相同的)，例如当第一存取操作大体上不改变存储器单元105的存储特性时，那么第一节点处的信号与第二节点处的信号也可为类似的(例如，大体上相同的)。在一些实例中，此类似性可不会使得感测组件130能够检测由存储器单元存储的逻辑状态。然而，如本文中进一步所图解说明，根据本发明的具有电容性耦合的感测组件130可采用此耦合来在产生第二节点处的信号时更改第一节点处的行为，或在产生第一节点处的信号时更改第二节点处的行为或者进行此两者，借此支持感测组件130检测由存储器单元存储的逻辑状态。
因此，第一节点与第二节点之间的电容性耦合可使得能够在自我参考读取操作中采用感测组件130，所述自我参考读取操作包含可产生类似(例如，大体上相同)信号的存取操作(例如，子操作)。更具体来说，读取操作可包含在第一节点处产生感测信号，且以影响第一节点处的信号的方式在第二节点处产生参考信号。即使当存取操作本身可与大体上相同信号相关联时，此影响仍可使得感测组件能够检测第一节点与第二节点之间的信号差。
图2图解说明根据本发明的各种实施例的支持具有耦合电容的自我参考感测方案的实例性电路200。电路200包含存储器单元105-a及感测组件130-a，所述存储器单元及所述感测组件可为参考图1所描述的存储器单元105及感测组件130的实例。电路200还可包含字线205、数字线210及板线215，在一些实例中，所述字线、所述数字线及所述板线可分别对应于参考图1所描述的第一存取线110、第二存取线115及第三存取线120。电路200还可包含由感测组件130-a使用以确定存储器单元105-a的所存储逻辑状态的参考线280。如图2中所图解说明，感测组件130-a可包含第一节点131-a及第二节点132-a，在各种实例中，所述第一节点及所述第二节点可与电路的不同存取线(例如，分别电路200的信号线270及参考线280)或不同电路(未展示)的共同存取线耦合。然而，根据本发明的各种实施例，存取线及/或参考线的其它配置是可能的。
存储器单元105-a可包含逻辑存储组件(例如，存储器元件)，例如具有第一板—单元板230及第二板—单元底部240的电容器220。单元板230与单元底部240可经由定位于其间的介电材料(例如，在DRAM应用中)而电容性耦合，或经由定位于其间的铁电材料(例如，在FeRAM应用中)而电容性耦合。单元板230可与电压Vplate相关联，且单元底部可与电压Vbottom相关联，如电路200中所图解说明。在不改变存储器单元105-a的操作的情况下，单元板230及单元底部240的定向可为不同的(例如，翻转)。可经由板线215而存取单元板230且可经由数字线210而存取单元底部240。如本文中所描述，可通过将电容器220充电、放电及/或极化而存储各种状态。
电容器220可与数字线210进行电子通信，且可通过操作在电路200中表示的各种元件而读取或感测电容器220的所存储逻辑状态。举例来说，存储器单元105-a还可包含选择组件250，且当激活选择组件250时，电容器220可与数字线210耦合，并且当撤销激活选择组件250时，电容器220可与数字线210隔离。
在一些实例中，激活选择组件250可被称为选择存储器单元105-a，且在一些实例中撤销激活选择组件250可被称为取消选择存储器单元105-a。在一些情形中，选择组件250是晶体管且通过将激活电压施加到晶体管栅极而控制所述晶体管的操作，其中用于激活晶体管的电压(例如，晶体管栅极端子与晶体管源极端子之间的电压)大于晶体管的阈值电压量值。字线205可用于激活选择组件250。举例来说，可将被施加到字线205的选择电压(例如，字线逻辑信号)施加到选择组件250的晶体管的栅极，这可将电容器220与数字线210连接(例如，在电容器220与数字线210之间提供导电路径)。
在其它实例中，可将选择组件250及电容器220在存储器单元105-a中的位置切换，使得选择组件250耦合于板线215与单元板230之间，且电容器220耦合于数字线210与选择组件250的另一端子之间。在此实施例中，选择组件250可保持经由电容器220而与数字线210进行电子通信。此配置可与存取操作的替代时序及偏置相关联。
在采用铁电电容器220的实例中，电容器220在连接到数字线210后可或可不即刻完全放电。在各种方案中，为感测由铁电电容器220存储的逻辑状态，可将电压施加到板线215及/或数字线210，且可加偏置于字线205以选择存储器单元105-a。在一些情形中，在激活字线205之前，可将板线215及/或数字线210虚接地且然后与虚接地(其可被称为浮动状况)隔离。
存储器单元105-a改变去往单元板230的电压(例如，经由板线215)的操作可被称为“移动单元板”。加偏置于板线215及/或数字线210可引起跨越电容器220的电压差(例如，数字线210的电压减去板线215的电压)。电压差可伴随着电容器220上的所存储电荷的改变，其中所存储电荷的改变的量值可取决于电容器220的初始状态—例如，初始逻辑状态是存储逻辑1还是逻辑0。在一些方案中，电容器的所存储电荷的改变可引起数字线210的电压的改变，所述电压的所述改变可由感测组件130-a使用以确定存储器单元105-a的所存储逻辑状态。
数字线210可连接许多存储器单元105，且数字线210可具有产生不可忽略固有电容260(例如，大约数微微法拉(pF))的性质，所述不可忽略固有电容可将数字线210与电压源265-a耦合，所述电压源可表示共同接地或虚接地电压，或者电路200的邻近存取线(未展示)的电压。虽然在图2中图解说明为单独组件，但固有电容260可与贯穿数字线210而分布的性质相关联。
举例来说，固有电容可取决于数字线210的物理特性，包含数字线210的导体尺寸(例如，长度、宽度及/或厚度)。固有电容260还可取决于邻近存取线或电路组件的特性、与此些邻近存取线或电路组件的接近度，或者数字线210与此些存取线或电路组件之间的绝缘特性。因此，在选择存储器单元105-a之后数字线210的电压的改变可取决于数字线210(例如，与所述数字线相关联)的净电容。
即，当电荷沿着数字线210流动时，一些有限电荷可存储于数字线210中(例如，固有电容260或与数字线210耦合的任何其它电容中)，且数字线210的所得电压可取决于数字线210的净电容。可由感测组件130-a将在选择存储器单元105-a之后数字线210的所得电压与参考(例如，参考线280的电压)进行比较以确定存储于存储器单元105-a中的逻辑状态。其它操作可用于支持选择及/或感测存储器单元105-a，包含如本文中所描述用于支持具有耦合电容的自我参考感测方案的操作。
在一些实例中，电路200可包含放大器275，所述放大器可在感测操作之前放大数字线210的信号。放大器275可包含(举例来说)晶体管、栅-阴放大器或者任何其它电荷或电压放大器。在一些实例中，放大器275可指电荷转移感测放大器(CTSA)。在具有放大器275的一些实例中，感测组件130-a与放大器275之间的线可被称为信号线(例如，信号线270)。在一些实例(例如，具有或不具有放大器275的实例)中，数字线210可与感测组件130-a直接连接。
根据本发明的支持自我参考读取操作的一些电路可在存储器单元105与感测组件130之间共享共同存取线(未展示)以支持从同一存储器单元105产生感测信号及参考信号。在一个实例中，放大器275与感测组件130之间的共同存取线可被称为“AMPCAP线”或“AMPCAP节点”，且共同存取线可替代电路200中所图解说明的信号线270及参考线280。在此类实例中，共同存取线可在两个不同节点(例如，第一节点131-a及第二节点132-a，如本文中所描述)处连接到感测组件130。在一些实例中，共同存取线可准许自我参考读取操作在信号操作及参考操作两者中共享可存在于感测组件130-a与被存取的存储器单元105之间的组件变化。此方法可减小感测组件130-a对存储器装置中的各种组件(例如存储器单元105、放大器(例如，放大器275)、晶体管、电压源265及其它)的操作变化的敏感性。
虽然将数字线210及信号线270识别为单独线，但根据本发明，数字线210、信号线270及将存储器单元105与感测组件130连接的任何其它线可被称为单个存取线。在各种实例性配置中，可出于图解说明介入组件及介入信号的目的而单独地识别此存取线的构成部分。
感测组件130-a可包含用以检测及放大信号差(此可被称为锁存)的各种晶体管或放大器。举例来说，感测组件130-a可包含感测放大器，所述感测放大器接收第一节点131-a处的感测信号电压并将所述感测信号电压与第二节点132-a处的参考信号电压进行比较。可基于感测放大器处的比较而将感测放大器的输出驱动到较高(例如，正)电压或较低(例如，负或接地)电压。
举例来说，如果第一节点131-a具有比第二节点132-a低的电压，那么可将感测组件130-a的输出驱动到第一感测组件电压源265-b的相对较低电压(例如，电压VL，其可为大体上等于V0的接地电压或负电压)。感测组件130-a可锁存感测放大器的输出以确定存储于存储器单元105-a中的逻辑状态(例如，当第一节点131-a具有比第二节点132-a低的电压时，检测到逻辑0)。
如果第一节点131-a具有比第二节点132-a高的电压，那么可将感测组件130-a的输出驱动到第二感测组件电压源265-c的电压(例如，电压VH)。感测组件130-a可锁存感测放大器的输出以确定存储于存储器单元105-a中的逻辑状态(例如，当第一节点131-a具有比第二节点132-a高的电压时，检测到逻辑1)。可然后经由一或多个输入/输出(I/O)线(例如，I/O线290)而输出放大器的经锁存输出(其与存储器单元105-a的所检测逻辑状态对应)，所述经锁存输出可包含参考图1所描述的经由输入/输出组件140而穿过列解码器135的输出。
为对存储器单元105-a执行写入操作，可跨越电容器220而施加电压。可使用各种方法。在一个实例中，可经由字线205而激活选择组件250以将电容器220电连接到数字线210。可通过控制单元板230的电压(例如，经由板线215)及单元底部240的电压(例如，经由数字线210)而跨越电容器220施加电压。
举例来说，为写入逻辑0，可将单元板230取为高的(例如，将正电压施加到板线215)，且可将单元底部240取为低的(例如，使数字线210虚接地或将负电压施加到所述数字线)。可执行相反过程来写入逻辑1，其中将单元板230取为低的且将单元底部240取为高的。在一些情形中，在写入操作期间跨越电容器220而施加的电压可具有等于或大于电容器220中的铁电材料的饱和电压的量值，使得将电容器220极化，且因此即使在所施加电压的量值减小时或在跨越电容器220而施加零净电压的情况下仍维持电荷。在一些实例中，感测组件130-a可用于执行写入操作，所述写入操作可包含将第一感测组件电压源265-b或第二感测组件电压源265-c与数字线耦合。
包含感测组件130-a、选择组件250或放大器275的电路200可包含各种类型的晶体管。举例来说，电路200可包含n型晶体管，其中将高于n型晶体管的阈值电压的相对正电压(例如，大于阈值电压、相对于源极端子具有正量值的所施加电压)施加到n型晶体管的栅极会启用n型晶体管的其它端子(例如，源极端子与漏极端子)之间的导电路径。
在一些实例中，n型晶体管可充当切换组件，其中所施加电压是逻辑信号，所述逻辑信号用于通过施加相对高逻辑信号电压(例如，对应于可与正逻辑信号电压供应相关联的逻辑1状态的电压)而启用穿过晶体管的导电性，或通过施加相对低逻辑信号电压(例如，对应于可与接地或虚接地电压相关联的逻辑0状态的电压)而停用穿过晶体管的导电性。在其中将n型晶体管用作切换组件的各种实例中，施加到栅极端子的逻辑信号的电压可经选择以在特定工作点处(例如，在饱和区域中或在作用区域中)操作晶体管。
在一些实例中，n型晶体管的行为可比逻辑切换复杂，且跨越晶体管的选择性导电性还可随变化的源极电压及漏极电压而变。举例来说，栅极端子处的所施加电压可具有特定电压电平(例如，箝位电压)，所述特定电压电平用于在源极端子电压低于特定电平(例如，低于栅极端子电压减去阈值电压)时启用源极端子与漏极端子之间的导电性。当源极端子电压或漏极端子电压的电压上升到高于特定电平时，n型晶体管可经撤销激活使得源极端子与漏极端子之间的导电路径断开。
另外或替代地，电路200可包含p型晶体管，其中将高于p型晶体管的阈值电压的相对负电压(例如，大于阈值电压、相对于源极端子具有负量值的所施加电压)施加到p型晶体管的栅极会启用p型晶体管的其它端子(例如，源极端子与漏极端子)之间的导电路径。
在一些实例中，p型晶体管可充当切换组件，其中所施加电压是逻辑信号，所述逻辑信号用于通过施加相对低逻辑信号电压(例如，对应于可与负逻辑信号电压供应相关联的逻辑“1”状态的电压)而启用导电性，或通过施加相对高逻辑信号电压(例如，对应于可与接地或虚接地电压相关联的逻辑“0”状态的电压)而停用导电性。在其中将p型晶体管用作切换组件的各种实例中，施加到栅极端子的逻辑信号的电压可经选择以在特定工作点处(例如，在饱和区域中或在作用区域中)操作晶体管。
在一些实例中，p型晶体管的行为可比由栅极电压进行的逻辑切换复杂，且跨越晶体管的选择性导电性还可随变化的源极电压及漏极电压而变。举例来说，栅极端子处的所施加电压可具有特定电压电平，所述特定电压电平用于启用源极端子与漏极端子之间的导电性，只要源极端子电压高于特定电平(例如，高于栅极端子电压加上阈值电压)即可。当源极端子电压的电压下降到低于特定电平时，p型晶体管可经撤销激活使得源极端子与漏极端子之间的导电路径断开。
电路200的晶体管可为场效应晶体管(FET)，包含金属氧化物半导体FET，其可被称为MOSFET。这些及其它类型的晶体管可由衬底上的经掺杂材料区域形成。在各种实例中，晶体管可形成于专用于电路200的特定组件的衬底(例如，用于感测组件130-a的衬底、用于放大器275的衬底或用于存储器单元105-a的衬底)上，或晶体管可形成于为电路200的特定组件共有的衬底(例如，为感测组件130-a、放大器275及存储器单元105-a共有的衬底)上。一些FET可具有包含铝或其它金属的金属部分，但一些FET(包含可被称为MOSFET的那些FET)可实施例如多晶硅等其它非金属材料。此外，虽然氧化物部分可用作FET的介电部分，但其它非氧化物材料可用于FET(包含可被称为MOSFET的那些FET)中的介电材料中。
感测组件130-a可包含第一节点131-a与第二节点132-a之间的电容性耦合(例如感测组件130-a的电容器元件)，或配置于感测组件131-a的子组件之间的固有电容。电容性耦合可使得在第一节点132-a处产生的信号能够影响第二节点132-a，且在第二节点132-a处产生的信号能够影响第一节点131-a。
举例来说，可在第一存取操作中于第一节点131-a处从存储器单元105-a产生或以其它方式形成感测信号，且可在第二存取操作中于第二节点132-a处从存储器单元105-a产生或以其它方式形成参考信号。可在第二节点132-a处以产生会影响第一节点131-a处的信号的方式来产生参考信号。即使当存取操作本身可与大体上相同信号相关联(例如，存取操作与相同电流相关联、存取操作与相同电压相关联或存取操作与相同电荷量相关联)时，此影响(例如，如由第一节点131-a与第二节点132-b之间的耦合电容所提供)仍可使得感测组件130-a能够检测第一节点131-a与第二节点132-a之间的信号差。
图3利用迟滞曲线图300-a及300-b图解说明根据本发明的各种实施例的支持具有耦合电容的自我参考感测方案的存储器单元105的非线性电性质的实例。迟滞曲线图300-a及300-b可分别图解说明如参考图2所描述的采用铁电电容器220的存储器单元105的实例性写入过程及读取过程。迟滞曲线图300-a及300-b描绘存储于铁电电容器220上的电荷Q随铁电电容器220的端子之间的电压差Vcap而变(例如，根据电压差Vcap，何时准许电荷流动到铁电电容器220中或从所述铁电电容器流出)。举例来说，电压差Vcap可表示电容器220的数字线侧与电容器220的板线侧之间的电压差(例如，Vbottom–Vplate)。
铁电材料由自发电极化表征，其中所述材料可在不存在电场的情况下维持非零电荷。铁电材料的实例包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、钛酸铅锆(PZT)及钽酸锶铋(SBT)。本文中所描述的铁电电容器220可包含这些或其它铁电材料。铁电电容器220内的电极化引起铁电材料的表面处的净电荷，且经由铁电电容器220的端子而吸引相反电荷。因此，电荷被存储于铁电材料与电容器端子的界面处。由于可在不存在外部所施加电场的情况下维持电极化达相对长时间、甚到无限期，因此与(举例来说)不具有铁电性质的电容器(例如常规DRAM阵列中所使用的电容器)相比，可显著降低电荷泄漏。采用铁电材料可减少对于执行如上文针对一些DRAM架构所描述的刷新操作的需要，使得维持FeRAM架构的逻辑状态可与比维持DRAM架构的逻辑状态大体上低的电力消耗相关联。
可从铁电电容器220的单个端子的角度来理解迟滞曲线图300-a及300-b。通过实例方式，如果铁电材料具有负极化，那么正电荷在铁电电容器220的相关联端子处积累。同样，如果铁电材料具有正极化，那么负电荷在铁电电容器220的相关联端子处积累。
另外，应理解，迟滞曲线图300-a及300-b中的电压表示跨越电容器(例如，铁电电容器220的端子之间)的电压差且是方向性的。举例来说，可通过将正电压施加到透视端子(例如，单元底部240)且将参考端子(例如，单元板230)维持处于接地或虚接地(或大约零伏特(0V))而实现正电压。在一些实例中，可通过将透视端子维持处于接地且将正电压施加到参考端子(例如，单元板230)而施加负电压。换句话说，可施加正电压以达成跨越铁电电容器220的负电压差Vcap且借此使所讨论端子负极化。类似地，可将两个正电压、两个负电压或正电压与负电压的任何组合施加到适当电容器端子以产生迟滞曲线图300-a及300-b中所展示的电压差Vcap。
如迟滞曲线图300-a中所描绘，当在铁电电容器220的端子之间不存在净电压差时，用于铁电电容器220中的铁电材料可维持正极化或负极化。举例来说，迟滞曲线图300-a图解说明可分别表示正饱和极化状态及负饱和极化状态的两个可能极化状态：电荷状态305-a及电荷状态310-b。电荷状态305-a及310-a可处于图解说明剩余极化(Pr)值的物理条件下，所述剩余极化值可指在移除外部偏置(例如，电压)后剩余的极化(或电荷)。矫顽电压是电荷(或极化)是零的电压。根据迟滞曲线图300-a的实例，当未跨越铁电电容器220而施加电压差时，电荷状态305-a可表示逻辑0，且当未跨越铁电电容器220而施加电压差时，电荷状态310-a可表示逻辑1。在一些实例中，相应电荷状态的逻辑值可经反转以适应用于操作存储器单元105的其它方案。
可通过控制铁电材料的电极化及因此电容器端子上的电荷(通过跨越铁电电容器220而施加净电压差)而将逻辑0或1写入到存储器单元。举例来说，电压315可为等于或大于正饱和电压的电压，且跨越铁电电容器220而施加电压315可引起电荷积累直到达到电荷状态305-b(例如，写入逻辑0)为止。
在从铁电电容器220移除电压315(例如，跨越铁电电容器220的端子而施加零净电压)后，铁电电容器220的电荷状态可即刻沿循展示于电荷状态305-b与电荷状态305-a(在跨越电容器的零电压下)之间的路径320。类似地，电压325可为等于或小于负饱和电压的电压，且跨越铁电电容器220而施加电压325会引起电荷积累直到达到电荷状态310-b(例如，写入逻辑1)为止。在从铁电电容器220移除电压325(例如，跨越铁电电容器220的端子而施加零净电压)后，铁电电容器220的电荷状态可即刻沿循展示于电荷状态310-b与电荷状态310-a(在跨越电容器的零电压下)之间的路径330。在一些实例中，表示饱和电压的电压315及电压325可具有相同量值但相反极性。
为读取或感测铁电电容器220的所存储状态，还可跨越铁电电容器220而施加电压。响应于所施加电压，由铁电电容器存储的后续电荷Q改变，且改变的程度可取决于初始极化状态、所施加电压、存取线上的固有电容及其它因素。换句话说，由读取操作产生的电荷状态可取决于最初是存储电荷状态305-a还是310-a，以及其它因素。
迟滞曲线图300-b图解说明读取所存储电荷状态305-a及310-a的实例。可经由数字线210及板线215施加读取电压335(举例来说)作为电压差，如参考图2所描述。迟滞曲线图300-b可图解说明读取操作，其中读取电压335是负电压差Vcap(例如，其中Vbottom–Vplate是负的)。跨越电容器的负读取电压可被称为“板高”读取操作，其中最初将板线215取为高电压，且数字线210最初处于低电压(例如，接地电压)下。虽然将读取电压335展示为跨越铁电电容器220的负电压，但在替代操作中，读取电压可为跨越铁电电容器220的正电压，此可被称为“板低”读取操作。
当选择存储器单元105(例如，通过激活选择组件250，如参考图2所描述)时，可跨越铁电电容器220而施加读取电压335。在将读取电压335施加到铁电电容器220后，电荷可即刻经由数字线210及板线215而流动到铁电电容器220中或从所述铁电电容器流出，且取决于铁电电容器220是处于电荷状态305-a(例如，逻辑1)还是处于电荷状态310-a(例如，逻辑0)，可产生不同电荷状态。
当对处于电荷状态310-a(例如，逻辑1)的铁电电容器220执行读取操作时，额外负电荷可跨越铁电电容器220而积累，且电荷状态可沿循路径340直到达到电荷状态310-c的电荷及电压为止。流动穿过电容器220的电荷量可与数字线210的固有电容(例如，参考图2所描述的固有电容260)相关。
因此，如由电荷状态310-a与电荷状态310-c之间的转变所展示，由于针对给定电荷改变，电压的改变相对大，因此所得电压350可为相对大负值。因此，在于“板高”读取操作中读取逻辑1后，在电荷状态310-c下等于VPL与(Vbottom–Vplate)的值的和的数字线电压可为相对低电压。此读取操作可不改变存储电荷状态310-a的铁电电容器220的剩余极化，且因此在执行读取操作之后，铁电电容器220可在读取电压335被移除(例如，通过跨越铁电电容器220而施加零净电压)时经由路径340而返回到电荷状态310-a。因此，利用负读取电压对具有电荷状态305-a的铁电电容器220执行读取操作可被视为非破坏性读取过程。
当对处于电荷状态305-a(例如，逻辑0)的铁电电容器220执行读取操作时，由于净负电荷跨越铁电电容器220而积累，因此所存储电荷可使极性反转，且电荷状态可沿循路径360直到达到电荷状态305-c的电荷及电压为止。流动穿过电容器220的电荷量可再次与数字线210的固有电容(例如，参考图2所描述的固有电容260)相关。因此，如由电荷状态305-a与电荷状态305-c之间的转变所展示，由于针对给定电荷改变，电压的改变相对小，因此所得电压355可为相对小负值。因此，在于“板高”读取操作中读取逻辑0后，在电荷状态310-c下等于VPL与(Vbottom–Vplate)的值的和的数字线电压可为相对高电压。
在各种实例中，利用负读取电压(例如，读取电压335)的读取操作可引起存储电荷状态305-a的电容器220的剩余极化的减小或反转。换句话说，根据铁电材料的性质，在执行读取操作之后，铁电电容器220可在读取电压335被移除(例如，通过跨越电容器220而施加零净电压)时不返回到电荷状态305-a。而是，当在利用读取电压335进行读取操作之后跨越铁电电容器220而施加零净电压时，电荷状态可沿循从电荷状态305-c到电荷状态305-d的路径365，电荷状态305-d图解说明极化量值的净减小(例如，比初始电荷状态305-a小的正极化电荷状态)。因此，利用负读取电压对具有电荷状态305-a的铁电电容器220执行读取操作可为破坏性读取过程。然而，在一些感测方案中，经减小剩余极化仍可被读取为与饱和剩余极化状态相同的所存储逻辑状态(例如，支持从电荷状态305-a及电荷状态305-d两者检测逻辑1)，借此相对于读取操作提供存储器单元105的一定程度的非易失性。
从电荷状态305-a到电荷状态305-d的转变可说明与存储器单元的铁电电容器220的极化的部分减小及/或部分反转(例如，电荷Q的量值从电荷状态305-a到电荷状态305-d的减小)相关联的感测操作。在各种实例中，可根据特定感测方案而选择由感测操作引起的存储器单元105的铁电电容器220的极化的改变量。在一些实例中，具有存储器单元105的铁电电容器220的极化的较大改变的感测操作可与在检测存储器单元105的逻辑状态时的相对较大稳健性相关联。在一些感测方案中，感测处于电荷状态305-a的铁电电容器220的逻辑0可引起极化的完全反转，其中铁电电容器220在感测操作之后从电荷状态305-a转变到310-a。此些感测方案可被称为“2Pr”感测方案，这是因为感测操作可基于电荷转变，所述电荷转变等于被感测的存储器单元105的铁电电容器220的饱和极化量值的两倍。
在起始读取操作之后电荷状态305-c及电荷状态310-c的位置可取决于若干种因素，包含特定感测方案及电路。在一些情形中，最终电荷可取决于与存储器单元105耦合的数字线210的净电容，其可包含固有电容260、积分电容器及其它。举例来说，如果铁电电容器220在0V下与数字线210电耦合且将电压335施加到板线，那么在存储器单元105被选择时，数字线210的电压可上升，这是因为电荷从铁电电容器220流动到数字线210的净电容。因此，在感测组件130处测量的电压可不等于读取电压335或者所得电压350或355，而是替代地可取决于在电荷共享周期之后数字线210的电压。在起始读取操作后迟滞曲线图300-b上的电荷状态305-c及310-c的位置可取决于数字线210的净电容且可经由负载线分析而确定—例如，可关于数字线210的净电容而界定电荷状态305-c及310-c。因此，在起始读取操作之后铁电电容器220的电压(例如，在读取存储电荷状态310-a的铁电电容器220时的电压350、在读取存储电荷状态305-a的铁电电容器220时的电压355)可为不同的且可取决于铁电电容器220的初始状态。
可通过将由读取操作所产生的数字线210(或在适用的情况下，信号线270)的电压与参考电压(例如，经由参考线280，如参考图2所描述，或经由共同存取线)进行比较而确定铁电电容器220的初始状态。在一些实例中，数字线电压可为板线电压与跨越铁电电容器220的最终电压(例如，在读取具有所存储电荷状态310-a的铁电电容器220时的电压350，或在读取具有所存储电荷状态305-a的铁电电容器220时的电压355)的和。在一些实例中，数字线电压可为电压335与跨越电容器220的最终电压之间的差(例如，在读取具有所存储电荷状态310-a的铁电电容器220时为(电压335–电压350)，或在读取具有所存储电荷状态305-a的铁电电容器220时为(电压335–电压355))。
在一些感测方案中，可产生参考电压，使得参考电压介于可由读取不同逻辑状态产生的可能电压之间。举例来说，参考电压可经选择以低于在读取逻辑0时的所得数字线电压，且高于在读取逻辑1时的所得数字线电压。在其它实例中，可在感测组件130的与数字线耦合的一部分不同的一部分处进行比较，且因此参考电压可经选择以低于在读取逻辑0时感测组件130的比较部分处的所得电压，且高于在读取逻辑1时感测组件130的比较部分处的所得电压。在由感测组件130进行比较期间，可将基于感测的电压确定为高于或低于参考电压，且可因此确定存储器单元105的所存储逻辑状态(例如，逻辑0或1)。
在感测操作期间，来自读取各种存储器单元105的所得信号可随各种存储器单元105之间的制造或操作变化而变。举例来说，各种存储器单元105的电容器可具有不同电平的电容或饱和极化，使得逻辑1可与从一个存储器单元到下一存储器单元的不同电平的电荷相关联，且逻辑0可与从一个存储器单元到下一存储器单元的不同电平的电荷相关联。此外，固有电容(例如，参考图2所描述的固有电容260)可从存储器装置中的一个数字线210到下一数字线210变化，且还可在数字线210内从以下角度变化：一个存储器单元105到同一数字线上的下一存储器单元105。因此，出于这些及其它原因，读取逻辑1可与从一个存储器单元到下一存储器单元的不同电平的数字线电压相关联(例如，所得电压350可从读取一个存储器单元105到下一存储器单元变化)，且读取逻辑0可与从一个存储器单元到下一存储器单元的不同电平的数字线电压相关联(例如，所得电压355可从读取一个存储器单元105到下一存储器单元变化)。
在一些实例中，可提供参考电压，所述参考电压介于与读取逻辑1相关联的电压的统计平均值和与读取逻辑0相关联的电压的统计平均值之间，但参考电压可相对较接近于读取任何给定存储器单元105的逻辑状态中的一者的所得电压。读取特定逻辑状态的所得电压(例如，作为读取存储器装置的多个存储器单元105的统计值)与相关联电平的参考电压之间的最小差可被称为“最小读取电压差”，且具有低的最小读取电压差可与可靠地感测给定存储器装置中的存储器单元的逻辑状态的困难性相关联。
为可靠地检测经受制造及操作变化的多个存储器单元105的逻辑状态，感测组件130可经设计以采用自我参考技术，其中存储器单元105自身涉及在读取存储器单元105时提供参考信号。然而，当使用同一存储器单元105来提供感测信号及参考信号两者时，感测信号及参考信号可在执行不改变由存储器单元105存储的状态的存取操作时是大体上相同的。举例来说，当对存储逻辑1(例如，存储电荷状态310-a)的存储器单元105执行自我参考读取操作时，包含施加电压335的第一存取操作可沿循路径340，且也包含施加电压335的第二操作也可沿循路径340，并且第一存取操作及第二存取操作可产生大体上相同存取信号(例如，从存储器单元105的角度)。
在此些情形中，当采用依赖于感测信号与参考信号之间的差来检测由存储器单元105存储的逻辑状态的感测组件130时，存储器装置的某一其它部分可需要在以下情况中提供此差：存取操作可提供大体上相等的感测信号及参考信号。根据本发明的实例，可在感测组件130的第一节点131与感测组件130的第二节点132之间提供耦合电容，且耦合电容可提供信号差的至少一部分，所述至少一部分可用于检测由存储器单元105存储的逻辑状态。
图4图解说明根据本发明的各种实施例的支持具有耦合电容的自我参考感测方案的电路400的实例。电路400包含用于感测一或多个存储器单元105(未展示)的逻辑状态的感测组件130-b，所述一或多个存储器单元经由共同存取线410而与感测组件130-b耦合。可经由可被称为AMPCAP线的共同存取线410而在感测组件130-b与存储器单元105之间传递电信号。虽然仅展示单个共同存取线410，但感测组件130的各种其它实例可包含两个或多于两个存取线(例如，两个或多于两个共同存取线410)，所述两个或多于两个存取线可用于连接两个或多于两个存储器单元105与感测组件130-b。
感测组件130-b可包含感测放大器430，在检测由存储器单元105存储的逻辑状态时，所述感测放大器可用于锁存与读取操作相关联的信号。可经由I/O线290-a及290-c而在感测组件130-b(例如，感测放大器430)与输入/输出组件140(未展示)之间传递与此锁存相关联的电信号。在一些实例中，感测组件130-b可与存储器控制器(未展示)(例如参考图1所描述的存储器控制器150)进行电子通信，所述存储器控制器可控制感测组件130-b的各种操作。
感测组件130-b包含耦合于(例如，位于)感测放大器430与存储器单元105之间(例如，感测放大器430与共同存取线410之间)的第一节点131-b。感测组件130-b包含与第一节点131-b分离的耦合于(例如，位于)感测放大器430与存储器单元105之间(例如，感测放大器430与共同存取线410之间)的第二节点132-b。感测组件130-b还包含耦合于第一节点131-b与第二节点132-b之间(例如，电容性耦合第一节点131-b与第二节点132-b)的耦合电容420。换句话说，第一节点131-b及第二节点132-b可经由耦合电容420而彼此电容性耦合。
在一些实例中，耦合电容420可为感测组件的电容器元件。换句话说，耦合电容420可包含形成于感测组件130-b的节点之间以在所述节点之间提供特定电容的特定特征(例如，与形成电容器相关联的专用特征)。在一些实例中，耦合电容420可为感测组件130-b的固有电容。换句话说，耦合电容420可包含形成于感测组件130-b的节点之间的特征，所述特征在所述节点之间提供特定电容，且还提供其它功能。举例来说，耦合电容420可与感测放大器430的第一放大器组件及感测放大器430的第二放大器组件(例如，感测放大器430的子组件)的特征(例如第一感测放大器组件及第二感测放大器组件的相邻导电迹线或表面)相关联，所述特征由于其接近度及电隔离而在第一节点131-b与第二节点132-b之间提供实质电容性耦合。在根据本发明的感测组件130的各种实例中，耦合电容420可包含一或多个电容器元件、提供固有电容的一或多个特征或者其各种组合。
在各种实例中，第一节点131-b及第二节点132-b可通过一或多个切换组件(未展示)而选择性地与感测组件130-b的其它部分耦合或隔离。举例来说，感测组件130-b可包含耦合于第一节点与第二节点之间的切换组件，所述切换组件支持选择性地调整第二节点与第一节点的电容性耦合。另外或替代地，感测组件130-b可包含耦合于存储器单元与第一节点之间的切换组件，所述切换组件支持选择性地耦合存储器单元与第一节点。另外或替代地，感测组件130-b可包含耦合于存储器单元与第二节点之间的切换组件，第三切换组件经配置以选择性地耦合存储器单元与第二节点。在一些实例中，第一节点131-b或第二节点132-b或者此两者还可与接地电压源或某一其它电压源电容性耦合。
感测组件可包含或以其它方式被提供有高感测组件源电压及低感测组件源电压。举例来说，感测组件可与具有相对高电压电平VH的高感测组件电压源265-e耦合。在一些实例中，VH可被称为VARY，且可具有大约1.6V的电压。感测组件还可与具有相对低电压电平VL的低感测组件电压源265-d耦合。在一些实例中，VL可为接地或虚接地电压(例如，0V)。在一些实例中，感测组件130可与其它电压源265(未展示)耦合或包含所述其它电压源。
虽然以虚线将感测组件130-b图解说明为反映特定边界，但仅出于说明性目的而展示此边界。换句话说，根据本发明的感测组件130可被视为具有不同于电路400中所展示的虚线边界的边界。举例来说，感测组件130可被视为具有大体上位于感测组件130的边界处的第一节点131及第二节点132，使得共同存取线410被划分成在感测组件130外部的单独分支。此外，在一些实例中，感测组件130可被视为包含电压源(例如电压源265-d及265-e)，使得电压源将位于感测组件130的说明性边界内。
与不包含此电容性耦合的感测组件相比，通过包含耦合电容420，感测组件130-b可提供用于支持自我参考读取操作的经改进功能性。举例来说，可在第一存取操作中于第一节点131-b处从存储器单元105产生或以其它方式形成感测信号，且可在第二存取操作中于第二节点132-b处从同一存储器单元105产生或以其它方式形成参考信号。在第二节点132-b处产生参考信号可影响第一节点131-a处的行为(例如，引起第一节点131-b处的电压或与第一节点131-a相关联的电荷量的改变)。即使当存取操作本身可与大体上相同信号相关联(例如，存取操作与相同电流相关联、存取操作与相同电压相关联或存取操作与相同电荷量相关联)时，此影响(例如，如由耦合电容420所提供)仍可使得感测组件130-b能够检测第一节点131-b与第二节点132-b之间的信号差。
图5图解说明根据本发明的各种实施例的支持具有耦合电容的自我参考感测方案的电路500的实例。电路500包含用于感测存储器单元105-b的逻辑状态的感测组件130-c。可经由数字线210-c及共同存取线410-a(例如，AMPCAP线或AMPCAP节点)(其可以组合方式被称为存储器单元105-b的单个存取线)而在感测组件130-c与存储器单元105-b之间传递电信号。存取线的信号可由数字线210-c上的电压VDL及共同存取线410-a上的VAMPCAP图解说明，如所展示。
电路还可包含积分电容器530，所述积分电容器可与可变电压源550耦合。积分电容器530可被称为AMPCAP。积分电容器530可在第一端子531处与共同存取线410-a耦合，且在第二端子532处与可变电压源550耦合。实例性电路500还可包含耦合于数字线210-a与共同存取线410-a之间的放大器275-a，所述放大器可由电压源510-f启用。
电路500可包含用于选择或取消选择存储器单元105-b(例如，通过逻辑信号WL的方式)的字线205-c。电路500还可包含用于存取存储器单元105-b的电容器的单元板的板线215-c。因此，存储器单元105-b可表示耦合于第一存取线(例如，数字线210-c及共同存取线410-a)与第二存取线(例如，字线205-c)之间的存储器单元。可经由输入/输出线290-b及290-c而在感测组件130-c与输入/输出组件140(未展示)之间传递电信号，其中输入/输出线290-b及290-c的信号可分别由电压Vsig及Vref图解说明。换句话说，感测组件130-c可与存储器单元105-b耦合且与输入/输出组件140耦合。
感测组件130-c可具有第一节点131-c及第二节点132-c，且感测组件130-c可经配置以至少部分地基于第一节点131-c及第二节点132-c处的信号而确定存储器单元105-b的逻辑状态。在一些实例中，第一节点131-c及第二节点132-c可图解说明感测组件130-c的感测放大器430-a的节点，所述感测放大器可为如参考图4所描述的感测放大器430的实例。虽然将第一节点131-c及第二节点132-c展示为在感测放大器430-a的说明性边界内，但在根据本发明的各种实例中，第一节点131-c及第二节点132-c可位于感测放大器430-a的说明性边界内、位于感测放大器430-a的说明性边界处或位于感测放大器430-a的说明性边界外部。在一些实例中，此些位置中的两者或多于两者(例如，针对第一节点131-c或第二节点132-c中的任一者)可为电等效的。
在一些实例中，第一节点131-c可被称为信号节点，且可与感测组件130-c的信号线(SL)电等效或以其它方式相关联(例如，耦合)。第一节点131-c可经由切换组件520-d而与共同存取线410-a耦合，所述切换组件可通过逻辑信号SW4而被激活或撤销激活。换句话说，切换组件520-d可图解说明切换组件520，所述切换组件耦合于存储器单元105-b与第一节点131-c之间，且经配置以选择性地耦合存储器单元105-b与第一节点131-c。
在一些实例中，第二节点132-c可被称为参考节点，且可与感测组件130-c的参考线(RL)电等效或以其它方式相关联(例如，耦合)。第二节点132-c可经由切换组件520-e而与共同存取线410-a耦合，所述切换组件可通过逻辑信号SW5而被激活或撤销激活。换句话说，切换组件520-e可图解说明切换组件520，所述切换组件耦合于存储器单元105-b与第二节点132-c之间，且经配置以选择性地耦合存储器单元105-b与第二节点132-c。
在一些实例中，第一节点131及第二节点132可位于感测组件130-c的不同部分处，所述不同部分可或可不与在电路500中所图解说明的第一节点131-c及第二节点132-c的位置电等效。举例来说，第一节点131-c可被视为位于感测放大器430-a外部(例如，与此位置电等效)，且第一节点131-c可因此被视为耦合于(例如，位于)感测放大器430-a与存储器单元105-b之间。在另一实例中，第二节点132-c可被视为位于感测放大器430-a外部(例如，与此位置电等效)，且第二节点132-c可因此还被视为耦合于(例如，位于)感测放大器430-a与存储器单元105-b之间。在一些实例中，第一节点131-c可与输入/输出线290-b电等效，且第二节点132-c可与输入/输出线290-c电等效。在其它实例中，第一节点131-c及第二节点132-c可指感测组件130的其它部分，且可或可不与输入/输出线290电等效。
根据本发明的实例，第一节点131-c与第二节点132-c可彼此电容性耦合。举例来说，电路500可包含耦合电容420-a，所述耦合电容可图解说明感测放大器430-a的固有电容。耦合电容420-a可包含形成于第一节点131-c与第二节点132-c之间的特征，所述特征在所述节点之间提供特定电容，且还提供其它功能。举例来说，感测放大器430-a可包含一或多个放大器组件，例如第一放大器540-a及第二放大器540-b。耦合电容420-a可与第一放大器540-a及第二放大器540-b的特征(例如第一放大器540-a及第二放大器540-b的相邻导电迹线或表面)相关联，所述特征由于其接近度及电隔离而提供耦合电容420-a的电容性性质。
另外或替代地，在一些实例中，电路500可包含耦合电容420-b，所述耦合电容可图解说明感测组件131-c的电容器元件。在各种实例中，耦合电容420-b可或可不与感测放大器430-a相关联(例如，可或可不包含于所述感测放大器的说明性边界中)。电容性耦合420-b可包含形成于第一节点132-c与第二节点132-c之间以在所述节点之间提供特定电容的特定特征。在一些实例中，可(例如，通过切换组件)选择性地调整耦合电容420-b。举例来说，电路500可包含切换组件520-f，所述切换组件可通过逻辑信号SW6而被激活或撤销激活，所述切换组件可启用或停用第一节点131-c与第二节点132-c之间的电容性耦合。换句话说，切换组件520-f可图解说明切换组件520，所述切换组件耦合于第一节点131-c与第二节点132-c之间，且经配置以选择性地调整第二节点132-c与第一节点131-c的电容性耦合(例如，选择性地调整第一节点131-c与第二节点132-c之间的电容性耦合)。
在其它实例中，可将耦合电容420-b及切换组件520-f在第一节点131-c与第二节点132-c之间的次序交换。根据本发明的感测组件130的各种实例可包含耦合电容420-a(例如，固有电容性耦合)中的一或多者、耦合电容420-b(例如，电容器元件)中的一或多者或者其各种组合。
电路500可包含多种电压源510，所述电压源可与包含实例性电路500的存储器装置的各种电压供应器及/或共同接地或虚接地点耦合。
电压源510-a可表示共同接地点(例如，底板(chassis)接地、中性点等)，所述共同接地点可与具有电压V0的共同参考电压相关联，从所述共同参考电压界定其它电压。电压源510-a可经由数字线210-c的固有电容260-c而与数字线210-c耦合。
具有电压V1的电压源510-b可表示板线电压源，且可经由存储器单元105-b的板线215-c而与存储器单元105-b耦合。在各种实例中，电压源510-b可用于存取操作(例如，读取操作或写入操作)，包含参考图3的迟滞曲线图300-a及300-b所描述的那些操作。
具有电压V2的电压源510-c可表示预充电电压源，且可经由切换组件520-b而与共同存取线410-a耦合，所述切换组件可通过逻辑信号SW2而被激活或撤销激活。
在电路500的实例中，可变电压源550可包含具有电压V3的电压源510-d及具有电压V4的电压源510-e，可由切换组件520-c通过逻辑信号SW3的方式而选择所述电压源来与积分电容器530连接。在一些实例中，电压源510-d可与共同接地点(未展示)耦合。在其它实例中，电压源510-d可与提供正电压或负电压的电压供应器耦合。电压源510-e可与具有比电压源510-d的电压高(例如，具有较高量值)的电压的电压供应器耦合，借此提供本文中针对各种存取操作所描述的升压功能(例如，根据电压源510-e与510-d之间的电压差，其等于V4–V3或在电压源510-d是接地时仅等于V4)。虽然将可变电压源550图解说明为包含两个电压源510及切换组件520，但支持本文中的操作的可变电压源550可包含其它配置，例如将可变电压提供到积分电容器530的第二端子532的电压缓冲器。
具有电压V5的电压源510-f可表示放大器电压源(例如，栅-阴放大器电压源)，且可与放大器275-a耦合，所述放大器可为参考图2所描述的放大器275的实例。举例来说，放大器275-a可为晶体管，且电压源510-l可与晶体管的栅极耦合。放大器275-a可在第一端子处与共同存取线410-a耦合，且在第二端子处与数字线210-c耦合。换句话说，放大器275-a可耦合于数字线210-c与共同存取线410-a之间。
放大器275-a可在数字线210-c与共同存取线410-a之间提供信号转换。举例来说，在数字线210-c的电压减小后(例如，在选择存储器单元105-b后)，放大器275-a可即刻准许如由电压源510-f馈送或启用的从共同存取线410-a到数字线210-c的电荷(例如，电流)流动。去往数字线210-c的相对小电荷流动可与共同存取线410-a的相对小电压改变相关联，而去往数字线210-c的相对大电荷流动可与共同存取线410-a的相对大电压改变相关联。举例来说，根据共同存取线410-a的净电容，取决于在选择存储器单元105-b之后跨越放大器275-a的电荷流动，共同存取线410-a可经历相对小电压改变或相对大电压改变。在一些实例中，放大器275-a可通过切换组件520-a而与数字线210-c隔离，所述切换组件可通过逻辑信号SW1而被激活或撤销激活。放大器275-a还可被称为“电压调节器”或“偏置组件”，其与放大器275-a响应于数字线210-c的电压而如何调节电荷流动相关。
电压源510-g可表示可与具有电压V6的参考电压源相关联的信号侧感测组件参考点(例如，底板接地、中性点等)。在各种实例中，电压源510-g可或可不与和电压源510-a的共同接地点相同的参考点相关联。电压源510-g可经由电容560-a而与感测组件130-c(例如，感测组件130-c的第一节点131-c或信号线(其可或可不为电等效的))耦合。因此，在一些实例中，第一节点131-c可与电压源510-g电容性耦合(例如，经由电容560-a)，所述电压源可为接地电压源。在各种实例中，可或可不将电容560-a视为被包含为感测组件130-c的一部分。
电压源510-h可表示可与具有电压V7的参考电压源相关联的参考侧感测组件参考点(例如，底板接地、中性点等)。在各种实例中，电压源510-h可或可不与和电压源510-a的共同接地点相同的参考点相关联，且可或可不与和电压源510-g相同的电压电平相关联。举例来说，电压源510-h可经选择以具有与电压源510-g相同的电压来改进感测组件130-c的对称性，或电压源510-h可经选择以具有与电压源510-g不同的电压来加偏置于第一节点131-c与第二节点132-c之间的信号。
电压源510-h可经由电容560-b而与感测组件130-c(例如，感测组件130-c的第二节点132-c或参考线(其可或可不为电等效的))耦合。因此，在一些实例中，第二节点132-c可与电压源510-h电容性耦合(例如，经由电容560-b)，所述电压源可为接地电压源。电容560-b可具有与电容560-a相同或不同的电容量。举例来说，电容560-b可经选择以具有与电容560-a相同的电容量来改进感测组件130-c的对称性，或电容560-b可经选择以具有与电容560-a不同的电容量来加偏置于第一节点131-c与第二节点132-c之间的信号。在各种实例中，可或可不将电容560-b视为被包含为感测组件130-c的一部分。
电路500的实例还可包含各种均衡电压源，所述均衡电压源可各自与共同接地、底板接地或中性点(例如，与电压源510-a相同的电压供应器或参考点)或者某一其它电压供应器相关联。
具有电压V8的电压源510-i可表示参考侧均衡电压源，且可经由切换组件520-i而与感测组件130-c(例如，感测组件130-c的第二节点132-c或参考线(其可或可不为电等效的))耦合，所述切换组件可通过逻辑信号EQ0而被激活或撤销激活。
具有电压V9的电压源510-j可表示信号侧均衡电压源，且可经由切换组件520-j而与感测组件130-c(例如，感测组件130-c的第一节点131-c或信号线(其可或可不为电等效的))耦合，所述切换组件可通过逻辑信号EQ1而被激活或撤销激活。
具有电压V10的电压源510-k可表示数字线均衡电压源，且可经由切换组件520-k而与数字线210-c耦合，所述切换组件可通过逻辑信号EQ2而被激活或撤销激活。
电路500的实例还可包含可为参考图2所描述的电压源265-b及265-c的实例的感测放大器电压源。
具有电压V11的电压源510-l可表示感测放大器低电压源，且可经由切换组件520-g而与感测放大器430-a(例如，放大器540-b)耦合，所述切换组件可通过逻辑信号SW7而被激活或撤销激活。
具有电压V12的电压源510-m可表示感测放大器高电压源，且可经由切换组件520-h而与感测放大器430-a(例如，放大器540-a)耦合，所述切换组件可通过逻辑信号SW8而被激活或撤销激活。
在电路500中所图解说明的逻辑信号(例如，SW1到SW8、EQ0到EQ2及WL)中的每一者可由存储器控制器(未展示)(例如参考图1所描述的存储器控制器150)提供。在一些实例中，特定逻辑信号可由其它组件提供。举例来说，逻辑信号WL可由行解码器(未展示)(例如参考图1所描述的行解码器125)提供。
在一些实例中，电压源510-l及510-m可根据特定输入或输出参数而选择。举例来说，根据特定I/O组件惯例(例如特定DRAM或FeRAM惯例)，电压源510-l及510-m可大体上分别处于0V及1V。
在各种实例中，电压源510可与包含实例性电路500的存储器装置的不同配置的电压供应器及/或共同接地或虚接地点耦合。举例来说，在一些实施例中，电压源510-a、510-d、510-g、510-h、510-i、510-j、510-k及510-l或其任何组合可与相同接地点或虚接地点耦合，且可针对存取存储器单元105-b的各种操作而提供大体上相同的参考电压。
在一些实施例中，数个电压源510可与存储器装置的同一电压供应器耦合。举例来说，在一些实施例中，电压源510-c及510-e可与具有特定电压(例如，1.5V的电压，其可被称为“VARY”)的电压供应器耦合。在此些实施例中，在经由字线205-a而选择存储器单元105-b以进行感测之前，共同存取线410-a可被升压到大体上等于2*VARY或大约3.0V的电压。
虽然电压源510可与共同电压供应器及/或接地点耦合，但由于相应电压源510与相关联共同电压供应器或共同接地点之间的电路500(例如，导体长度、宽度、电阻、电容等)的各种差异，因此与共同电压供应器或共同接地点耦合的电压源510中的每一者的电压可为不同的。
图6A及6B展示图解说明根据本发明的各种实施例的支持具有耦合电容的自我参考感测方案的实例性读取操作的操作的时序图600。时序图600是参考图5的实例性电路500的组件而描述，且可图解说明自我参考读取操作的实例。
在时序图600的实例中，存储器单元105-b最初存储逻辑1状态，如本文中所描述(例如，参考图3)。此外，电压源510-a、510-d、510-g、510-h、510-i、510-j、510-k及510-l被视为接地的(例如，根据接地或虚接地)，且因此处于零电压(例如，V0＝0V、V3＝0V、V6＝0V、V7＝0V、V8＝0V、V9＝0V、V10＝0V且V11＝0V)。然而，在根据本发明的自我参考读取操作的其它实例中，电压源510-a、510-d、510-g、510-h、510-i、510-j、510-k及510-l可处于非零电压，且可因此相应地调整由时序图600所图解说明的电压。
在一些实例中，在起始时序图600的操作之前，可将数字线210-c及板线215-c控制到相同电压，这可使跨越存储器单元105-b的电荷泄漏最小化。举例来说，根据时序图600，数字线210-c可具有0V的初始电压，所述初始电压可与板线215-c的初始电压相同。在一些实例中，可在时序图600的操作之前使数字线210-c均衡(例如，通过作为激活逻辑信号EQ2的结果而激活切换组件520-k)，这可耦合数字线210-c与均衡电压源(例如，电压源510-k)。在其它实例中，数字线210-c及板线215-c可具有不同于接地电压的某一其它初始电压。此外，时序图600可以初始状态开始，在所述初始状态中，未选择字线(例如，撤销激活逻辑信号WL)，且将数字线210-c与均衡电压源510-k隔离(例如，撤销激活逻辑信号EQ2)。
在601处，读取操作可包含使第一节点131-c均衡(例如，使感测组件130-c的信号线均衡)。举例来说，在601处，读取操作可包含激活切换组件520-j(例如，通过激活逻辑信号EQ1)，这可耦合第一节点131-c与均衡电压源(例如，电压源510-j)。因此，在601处，可使第一节点131-c处的电压(例如，Vsig)达到均衡电压(例如，0V)，所述均衡电压可与第一节点131-c的初始条件不同或相同。
在602处，读取操作可包含激活切换组件520-b(例如，通过激活逻辑信号SW2)。激活切换组件520-b可连接电压源510-c与共同存取线410-a，且因此共同存取线410-a的电压(例如，VAMPCAP)可随着电荷流动到积分电容器530中而上升到电压电平V2。在602处激活切换组件520-b可起始用于积分电容器530的第一预充电操作。举例来说，在602处，可撤销激活切换组件520-c，使得电压源510-d(例如，处于0V的接地或虚接地电压)与积分电容器530的第二端子532耦合，且电压源510-c与积分电容器530的第一端子531耦合。因此，可根据电压源510-c与电压源510-d之间的电压差而将积分电容器530充电。
在603处，读取操作可包含撤销激活切换组件520-b(例如，通过撤销激活逻辑信号SW2)。撤销激活切换组件520-b可将电压源510-c与共同存取线410-a隔离，且共同存取线410-a的电压可保持处于电压电平V2。在撤销激活切换组件520-b后，共同存取线410-a以及因此积分电容器530的第一端子531可即刻是浮动的。
在604处，读取操作可包含激活切换组件520-c(例如，通过激活逻辑信号SW3)。激活切换组件520-c可引起从电压源510-d与积分电容器530的第二端子532耦合到电压源510-e与积分电容器530的第二端子532耦合的转变。通过将积分电容器530的第二端子532连接到处于较高电压的电压源，可将由积分电容器530存储的电荷升压到较高电压，且因此与积分电容器530的第一端子531耦合的共同存取线410-a的电压(例如，VAMPCAP)可上升到电压电平(V2+V4)。因此，激活切换组件520-c可起始用于积分电容器530的第一升压操作。
在605处，读取操作可包含将第一节点131-c与均衡电压源510-j隔离。举例来说，在605处，读取操作可包含撤销激活切换组件520-j(例如，通过撤销激活逻辑信号EQ1)，这可将第一节点131-c与均衡电压源(例如，电压源510-j)解耦。在605处，第一节点131-c处的电压可保持处于均衡电压(例如，0V)。在一些实例中，601到605的操作可被称为第一预充电操作。
在606处，读取操作可包含启用第一节点131-c与第二节点132-c之间的耦合电容。举例来说，在606处，读取操作可包含激活切换组件520-f(例如，通过激活逻辑信号SW6)，这可经由耦合电容420-b(例如，感测组件130-c的电容器元件)而耦合第一节点131-c与第二节点132-c。在利用不包含耦合电容420-b或切换组件520-f的感测组件130执行的自我参考读取操作的实例中，可省略606的操作。
在607处，读取操作可包含耦合共同存取线410-c与数字线210-c，所述数字线与存储器单元105-b相关联。举例来说，在607处，读取操作可包含激活切换组件520-a(例如，通过激活逻辑信号SW1)。因此，可经由放大器275-a而在积分电容器530与数字线210-c的固有电容260-c之间共享电荷。
在一些实例中，在607处数字线的电压(例如，VDL)可低于电压源510-f(例如，V5)，这可允许超过放大器275-a的阈值电压。当超过放大器275-a的阈值电压时，电荷可从共同存取线410-c(例如，从积分电容器530)跨越放大器275-c而流动到数字线210-c，来自电压源510-f的相对小电荷量也跨越所述放大器而流动到所述数字线(这取决于放大器275-a的特性)。因此，电荷可流动到数字线210-c直到数字线210-c的电压达到等于V5-Vth,amp的电压电平为止。因此，当电荷从积分电容器530流出时，共同存取线410-c的电压可在激活520-a处的切换组件之后下降，由电压VAMPCAP的下降所图解说明。
在608处，读取操作可包含选择存储器单元105-b(例如，通过经由逻辑信号WL而激活字线)。选择存储器单元105-b可致使存储器单元105-b的电容器与数字线210-c耦合。因此，可在存储器单元105-b、数字线210-c与共同存取线410-a之间共享电荷，这可取决于存储于存储器单元105-b中的逻辑状态(例如，电荷及/或极化)。被施加到存储器单元105-b的电压可对应于参考图3所描述的电压335，这可支持如本文中所描述的2Pr感测方案(例如，时序图600的操作可图解说明2Pr自我参考读取操作)。
举例来说，当存储器单元105-b存储逻辑1时，存储器单元105-b的电容器可通过负极化(例如，如参考图3所描述的电荷状态310-a)的方式而存储负电荷。因此，当选择存储逻辑1的存储器单元105-b时，相对小电荷量可从数字线210-c流动到存储器单元105-b(例如，如与存储逻辑0的存储器单元105-b相比)。当电荷从数字线210-c流动到存储器单元105-b时，数字线210-c的电压可再次下降，这可允许再次超过放大器275-a的阈值电压。当超过放大器275-a的阈值电压时，电荷可从共同存取线410-a(例如，从积分电容器530)跨越放大器275-a而继续流动到数字线210-c，来自电压源510-f的相对小电荷量也跨越所述放大器而继续流动到所述数字线(这取决于放大器275-c的特性)。因此，电荷可流动到数字线210-c直到数字线210-c的电压再次返回到等于V5-Vth,amp的电压电平为止。当选择存储逻辑1的存储器单元105-b时，由于在608处相对小电荷量流动到存储器单元105-b中，因此共同存取线410-a可在选择存储器单元105-b之后经历相对小的电压下降(例如，如与存储逻辑0的存储器单元105-b相比)，由电压VAMPCAP,1的下降所图解说明。
在另一实例中，当存储器单元105-b存储逻辑0时，存储器单元105-b的电容器可通过正极化(例如，如参考图3所描述的电荷状态305-a)的方式而存储正电荷。因此，当选择存储逻辑0的存储器单元105-b时，相对大电荷量可从数字线210-c流动到存储器单元105-b(例如，如与存储逻辑1的存储器单元105-b相比)。当电荷从数字线210-c流动到存储器单元105-b时，数字线210-c的电压可再次下降，这可允许再次超过放大器275-a的阈值电压。当超过放大器275-a的阈值电压时，电荷可从共同存取线410-a(例如，从积分电容器530)跨越放大器275-a而继续流动到数字线210-c，来自电压源510-f的相对小电荷量也跨越所述放大器而继续流动到所述数字线(这取决于放大器275-c的特性)。因此，电荷可流动到数字线210-c直到数字线210-c的电压再次返回到等于V5-Vth,amp的电压电平为止。当选择存储逻辑0的存储器单元105-b时，由于在608处相对大电荷量流动到存储器单元105-b中，因此共同存取线410-a可在选择存储器单元105-b之后经历相对大的电压下降(例如，如与存储逻辑1的存储器单元105-b相比)，由电压VAMPCAP,0的下降所图解说明。
无论存储器单元105-b最初是存储逻辑0还是逻辑1状态，引起并包含608处的那些操作的操作均可将逻辑1状态写入到存储器单元105-b。举例来说，如应用于FeRAM存储器单元105，引起并包含608处的那些操作的操作可对应于将电压施加到存储器单元105-b或一定量的电荷流动穿过存储器单元105-b，这大体上使存储器单元105-b极化(例如，利用负极化使存储器单元105-b饱和)。因此，在608的操作之后，存储器单元105-b可与逻辑1状态相关联，但存储器单元105-b可不紧接在608的操作之后返回到电荷状态310-a(例如，存储器单元105-b可在沿着参考图3所描述的路径340的某一其它点处)。在存储器单元105的不同实例(例如，DRAM、PCM及其它)中，存储器单元105可以其它方式与特定逻辑状态(例如，逻辑1)相关联，而不管在时序图600的操作之前由存储器单元105存储的逻辑状态如何。
在609处，读取操作可包含将存储器单元与放大器275-a及共同存取线410-a隔离。举例来说，在609处，读取操作可包含撤销激活切换组件520-a(例如，通过撤销激活逻辑信号SW1)。可在609处大体上维持共同存取线410-c的电压(例如，处于VAMPCAP,0或VAMPCAP,1，这取决于在时序图600的操作之前最初由存储器单元105存储的逻辑状态)。
在610处，读取操作可包含撤销激活切换组件520-c(例如，通过撤销激活逻辑信号SW3)。撤销激活切换组件520-c可引起从电压源510-e与积分电容器530的第二端子532耦合到电压源510-d与积分电容器530的第二端子532耦合的转变。通过将积分电容器530的第二端子532连接到处于较低电压的电压源，可将由积分电容器530存储的电荷移位到较低电压，且因此与积分电容器530的第一端子531耦合的共同存取线410-a的电压(例如，VAMPCAP,0或VAMPCAP,1)可下降达电压电平V4-V3(或在电压源510-d与共同接地点耦合的情况中，仅V4)。因此，撤销激活切换组件520-c可起始用于积分电容器530的第一移位操作。
在611处，读取操作可包含耦合共同存取线410-a与感测组件130-c的第一节点131-c。举例来说，在611处，读取操作可包含激活切换组件520-d(例如，通过激活逻辑信号SW4)，这可耦合第一节点131-c与共同存取线410-a。因此，可在积分电容器530与电容560-a之间共享电荷，且在电路500的实例中，第一节点131-c处的电压(例如，Vsig)可上升，而共同存取线410-a的电压(例如，VAMPCAP)下降，直到两个电压相等为止(例如，针对存储于存储器单元105-b中的特定逻辑状态)。
此外，在第一节点131-c处的信号形成期间，由于第一节点131-c与第二节点132-c之间的电容性耦合(例如，耦合电容420-a、耦合电容420-b或其组合)，因此也可在第二节点132-c处形成信号。换句话说，当电荷跨越共同存取线410-a流动并流动到感测组件130-c中(例如，在感测线处)时，可在耦合电容420-a或耦合电容420-b处形成电荷，这可致使第二节点132-c处的电压(例如，感测组件130-c的参考线处的电压，其可被称为Vref)上升。如第一节点131-c处的电压，第二节点132-c处的电压的改变也可取决于最初由存储器单元105-b存储的逻辑状态。举例来说，当感测逻辑1时，第二节点132-c处的电压可比在读取逻辑0时第二节点132-c处的电压高(例如，作为611处的操作的结果，Vref,1可大于Vref,0)。
因此，如时序图600中所图解说明，第二节点132-c处的信号(例如，Vref)可至少部分地基于第一节点131-c处的信号(例如，Vsig)，所述信号由与存储器单元105-b相关联的存取操作(例如，在608处选择存储器单元105-b，或耦合共同存取线410-a与感测组件130-c的第一节点131-c，或者在第一节点131-c处从第一存取操作产生信号的其它步骤)产生。此外，如时序图600中所图解说明，第二节点132-c处的信号(例如，Vref)可至少部分地基于第一节点131-c处的信号(例如，Vsig)及第一节点131-c与第二节点132-c之间的电容性耦合(例如，耦合电容420-a、耦合电容420-b或其组合)。
在612处，读取操作可包含将第一节点131-c与共同存取线410-a隔离。举例来说，在612处，读取操作可包含撤销激活切换组件520-d(例如，通过撤销激活逻辑信号SW4)，这可将第一节点131-c与共同存取线410-a隔离。
在613处，读取操作可包含停用第一节点131-c与第二节点132-c之间的耦合电容。举例来说，在613处，读取操作可包含撤销激活切换组件520-f(例如，通过撤销激活逻辑信号SW6)，这可经由耦合电容420-b而将第一节点131-c与第二节点132-c解耦。换句话说，613的操作可图解说明改变第一节点131-c与第二节点132-c之间的电容性耦合的量或程度。在利用不包含耦合电容420-b或切换组件520-f的感测组件130执行的自我参考读取操作的实例中，可省略613的操作。在一些实例中，606到613的操作可被称为第一读取操作或第一存取操作。
在614处，读取操作可包含使数字线210-c均衡。举例来说，在614处，读取操作可包含激活切换组件520-k(例如，通过激活逻辑信号EQ2)，这可耦合数字线210-c与均衡电压源(例如，电压源510-k)。因此，在614处，可使数字线210-c处的电压达到均衡电压(例如，0V)。在各种实例中，当电荷跨越放大器275-a流动时，共同存取线410-a也可经历电压下降，这也可大体上使共同存取线410-a均衡(例如，致使VAMPCAP下降到均衡电压，例如0V)。
在615处，读取操作可包含取消选择存储器单元105-b(例如，通过经由逻辑信号WL而撤销激活字线)。取消选择存储器单元105-b可致使存储器单元105-b的电容器与数字线210-c解耦。
在616处，读取操作可包含将数字线210-c与均衡电压源510-k隔离。举例来说，在616处，读取操作可包含撤销激活切换组件520-k(例如，通过撤销激活逻辑信号EQ2)，这可将数字线210-c与均衡电压源(例如，电压源510-k)解耦。在616处，数字线210-c处的电压可保持处于均衡电压(例如，0V)。在一些实例中，614到616的操作可被称为复位操作。时序图600的操作以图6B的图解说明继续。
在617处，读取操作可包含使第二节点132-c均衡(例如，使感测组件130-c的参考线均衡)。举例来说，在617处，读取操作可包含激活切换组件520-i(例如，通过激活逻辑信号EQ0)，这可耦合第二节点132-c与均衡电压源(例如，电压源510-i)。因此，在617处，可使第二节点132-c处的电压达到均衡电压(例如，Vref可下降到0V，无论存储器单元105-b最初是存储逻辑0还是逻辑1)。在一些实例中，由于第一节点131-c与第二节点132-c之间的电容性耦合(例如，电容性耦合420-a或电容性耦合420-b)，因此第一节点131-c处的电压也可下降。换句话说，617处的操作可图解说明在第一节点131-c处产生至少部分地基于第二节点132-c的信号(例如，VAMCAP,1或VAMPCAP,1)(例如，作为在617处使第二节点132-c均衡的结果，减小VAMCAP,1或VAMPCAP,1)的实例。
在618处，读取操作可包含激活切换组件520-b(例如，通过激活逻辑信号SW2)。激活切换组件520-b可连接电压源510-c与共同存取线410-a，且因此共同存取线410-a的电压可随着电荷流动到积分电容器530中而上升到电压电平V2。在618处激活切换组件520-b可起始用于积分电容器530的第二预充电操作。举例来说，在618处，可撤销激活切换组件520-c，使得电压源510-d(例如，处于0V的接地或虚接地电压)与积分电容器530的第二端子532耦合，且电压源510-c与积分电容器530的第一端子531耦合。因此，可根据电压源510-c与电压源510-d之间的电压差而将积分电容器530充电。在一些实例中，618的操作可与602的操作类似或相同。
在619处，读取操作可包含撤销激活切换组件520-b(例如，通过撤销激活逻辑信号SW2)。撤销激活切换组件520-b可将电压源510-c与共同存取线410-a隔离，且共同存取线410-a的电压可保持处于电压电平V2。在撤销激活切换组件520-b后，共同存取线410-a以及因此积分电容器530的第一端子531可即刻是浮动的。在一些实例中，619的操作可与603的操作类似或相同。
在620处，读取操作可包含激活切换组件520-c(例如，通过激活逻辑信号SW3)。激活切换组件520-c可引起从电压源510-d与积分电容器530的第二端子532耦合到电压源510-e与积分电容器530的第二端子532耦合的转变。通过将积分电容器530的第二端子532连接到处于较高电压的电压源，可将由积分电容器530存储的电荷升压到较高电压，且因此与积分电容器530的第一端子531耦合的共同存取线410-a的电压可上升到电压电平(V2+V4)。因此，激活切换组件520-c可起始用于积分电容器530的第二升压操作。在一些实例中，620的操作可与604的操作类似或相同。
在621处，读取操作可包含将第二节点132-c与均衡电压源510-i隔离。举例来说，在621处，读取操作可包含撤销激活切换组件520-i(例如，通过撤销激活逻辑信号EQ0)，这可将第二节点132-c与均衡电压源(例如，电压源510-i)解耦。在621处，第二节点132-c处的电压可保持处于均衡电压(例如，0V)。在一些实例中，617到621的操作可被称为第二预充电操作。在一些实例中，621的操作可与605的操作类似或相同。
在622处，读取操作可包含启用第一节点131-c与第二节点132-c之间的耦合电容。举例来说，在622处，读取操作可包含激活切换组件520-f(例如，通过激活逻辑信号SW6)，这可经由耦合电容420-b(例如，感测组件130-c的电容器元件)而耦合第一节点131-c与第二节点132-c。在利用不包含耦合电容420-b或切换组件520-f的感测组件130执行的自我参考读取操作的实例中，可省略622的操作。在一些实例中，622的操作可与606的操作类似或相同。
在623处，读取操作可包含耦合共同存取线410-c与数字线210-c，所述数字线与存储器单元105-b相关联。举例来说，在623处，读取操作可包含激活切换组件520-a(例如，通过激活逻辑信号SW1)。因此，可经由放大器275-a而在积分电容器530与数字线210-c的固有电容260-c之间共享电荷。在一些实例中，623的操作可与607的操作类似或相同。
在一些实例中，在623处数字线的电压(例如，VDL)可低于电压源510-f(例如，V5)，这可允许超过放大器275-a的阈值电压。当超过放大器275-a的阈值电压时，电荷可从共同存取线410-c(例如，从积分电容器530)跨越放大器275-c而流动到数字线210-c，来自电压源510-f的相对小电荷量也跨越所述放大器而流动到所述数字线(这取决于放大器275-a的特性)。因此，电荷可流动到数字线210-c直到数字线210-c的电压达到等于V5-Vth,amp的电压电平为止。因此，当电荷从积分电容器530流出时，共同存取线410-c的电压可在激活520-a处的切换组件之后下降，由电压VAMPCAP的下降所图解说明。
在624处，读取操作可包含选择存储器单元105-b(例如，通过经由逻辑信号WL而激活字线)。选择存储器单元105-b可致使存储器单元105-b的电容器与数字线210-c耦合。因此，可在存储器单元105-b、数字线210-c与共同存取线410-a之间共享电荷，这可取决于存储于存储器单元105-b中的逻辑状态(例如，电荷及/或极化)。在一些实例中，624的操作可与608的操作类似或相同。
举例来说，由于先前存取操作(例如，601到617的操作中的任何一者或多者)的操作可与将特定逻辑状态写入到存储器单元105-b(例如，写入逻辑1)相关联，因此存储器单元105-b的电容器可通过负极化(例如，如参考图3所描述的电荷状态310-a)的方式而存储负电荷。因此，当选择存储逻辑1的存储器单元105-b时，相对小电荷量可从数字线210-c流动到存储器单元105-b(例如，如与存储逻辑0的存储器单元105-b相比)。当电荷从数字线210-c流动到存储器单元105-b时，数字线210-c的电压可再次下降，这可允许再次超过放大器275-a的阈值电压。当超过放大器275-a的阈值电压时，电荷可从共同存取线410-a(例如，从积分电容器530)跨越放大器275-a而继续流动到数字线210-c，来自电压源510-f的相对小电荷量也跨越所述放大器而继续流动到所述数字线(这取决于放大器275-c的特性)。因此，电荷可流动到数字线210-c直到数字线210-c的电压再次返回到等于V5-Vth,amp的电压电平为止。当选择存储逻辑1的存储器单元105-b时，由于在624处相对小电荷量流动到存储器单元105-b中，因此共同存取线410-a可在选择存储器单元105-b之后经历相对小电压下降(例如，如与存储逻辑0的存储器单元105-b相比)，由电压VAMPCAP的下降所图解说明。在一些实例中，624的操作可与608的操作类似或相同。在一些实例中(例如，当对存储逻辑1的存储器单元105-b执行时序图时)，在625的操作之后的信号(例如，VAMPCAP)可与在609的操作之后的信号(例如，VAMPCAP,1)类似或大体上相同。
在625处，读取操作可包含将存储器单元与放大器275-a及共同存取线410-a隔离。举例来说，在625处，读取操作可包含撤销激活切换组件520-a(例如，通过撤销激活逻辑信号SW1)。在一些实例中，618的操作可与609的操作类似或相同。在一些实例中(例如，当对存储逻辑1的存储器单元105-b执行时序图时)，在625的操作之后的信号(例如，VAMPCAP)可与在609的操作之后的信号(例如，VAMPCAP,1)类似或大体上相同。
在626处，读取操作可包含撤销激活切换组件520-c(例如，通过撤销激活逻辑信号SW3)。撤销激活切换组件520-c可引起从电压源510-e与积分电容器530的第二端子532耦合到电压源510-d与积分电容器530的第二端子532耦合的转变。通过将积分电容器530的第二端子532连接到处于较低电压的电压源，可将由积分电容器530存储的电荷移位到较低电压，且因此与积分电容器530的第一端子531耦合的共同存取线410-a的电压可下降达电压电平V4-V3(或在电压源510-d与共同接地点耦合的情况中，仅V4)。因此，撤销激活切换组件520-c可起始用于积分电容器530的第一移位操作。在一些实例中(例如，当对存储逻辑1的存储器单元105-b执行时序图时)，在626的操作之后的信号(例如，VAMPCAP)可与在610的操作之后的信号(例如，VAMPCAP,1)类似或大体上相同。
由于先前存取操作(例如，601到617的操作中的任何一者或多者)的操作可与将特定逻辑状态写入到存储器单元105-b(例如，写入逻辑1)相关联，因此由618到626中的任何一者或多者处的操作产生的共同存取线410-c的电压(例如，VAMPCAP)可为类似(例如，大体上相同)的，而无论最初由存储器单元105-b存储(例如，在时序图600的操作之前)的逻辑状态是逻辑0还是逻辑1。
此外，在一些实例中，在618到626中的任何一者或多者处的操作之后共同存取线410-c的电压可与在先前存取操作中的类似步骤之后共同存取线410-c的电压类似(例如，大体上相同)。举例来说，作为618到623中的任何一者或多者的操作的结果而在第二存取操作中形成的信号VAMPCAP可分别与作为602到607中的任何一者或多者的操作的结果而在第一存取操作中形成的信号VAMPCAP类似或大体上相同。然而，在各种实例中，作为618到626中的一者处的操作的结果而形成的信号可与作为602到610中的一者处的操作的结果而形成的信号不同。举例来说，由于在618处已知存储器单元的逻辑状态，因此可至少部分地基于已知逻辑状态而改变618到627中的任何一者或多者的操作(例如，通过存储器控制器150，如分别与类似操作602到611相比(在适用的情况下))。
另外，与618到626中的一者相关联的操作的持续时间可分别和与602到610相关联的操作的持续时间相同或不同。举例来说，由于在618处的逻辑状态是已知的(例如，逻辑1)，或如果共同存取线的电压以较高电平开始(例如，当刚好在618之前的VAMPCAP,0及VAMPCAP,1均大于刚好在602之前的VAMPCAP时)，可给618的操作指派(例如，通过存储器控制器150)比与602相关联的操作短的持续时间。这可因为618处的操作可与比602处的操作少的电荷流动量相关联而实现。
624到626中的任何一者或多者的操作可图解说明在第二存取操作(例如，第二读取操作)中产生信号(例如，VAMPCAP)，所述信号与在第一存取操作(例如，第一读取操作的分别608到610的操作)中产生的信号类似或大体上相同。举例来说，在624的操作之后共同存取线410-a的电压(例如，在624之后的VAMPCAP)可与在读取存储逻辑状态1的存储器单元105-b时的608的操作之后共同存取线410-a的电压(例如，在608之后的VAMPCAP,1)类似或大体上相同。然而，如由时序图600所图解说明，在感测组件130-c的第一节点131-c与第二节点132-c之间采用耦合电容(例如，耦合电容420-a或420-b)可支持产生来自第一存取操作的信号与来自第二操作的信号的差，所述差可由感测组件130-c使用以检测最初由存储器单元105-b存储的逻辑状态。
在627处，读取操作可包含耦合共同存取线410-a与感测组件130-c的第二节点132-c。举例来说，在627处，读取操作可包含激活切换组件520-e(例如，通过激活逻辑信号SW5)，这可耦合第二节点132-c与共同存取线410-a。因此，可在积分电容器530与电容560-b之间共享电荷，且在电路500的实例中，第二节点132-c处的电压(例如，Vref)可上升，而共同存取线410-a的电压(例如，VAMPCAP)下降，直到两个电压相等为止。
如时序图600的实例中所图解说明，在第二节点132-c处形成的信号可取决于存储器单元105-b最初是存储(例如，在时序图600的操作之前)逻辑0还是逻辑1。此影响可至少部分地基于存储器单元105-b的已在第一节点131-c处形成信号(例如，Vsig)的第一存取操作(例如，操作601到617中的任何一者或多者)，所述第一节点与第二节点132-c电容性耦合(例如，经由耦合电容420-a、耦合电容420-b或其组合)。
举例来说，当存储器单元105-b最初存储逻辑0时，第一节点131-c处的信号(例如，Vsig,0)可为相对低的，且因此在627的操作之后，在第二节点132-c处产生的信号(例如，Vref,0)可为相对高的。通过对比的方式，当存储器单元105-b最初存储逻辑1时，第一节点131-c处的信号(例如，Vsig,1)可为相对高的，且因此在627的操作之后，在第二节点132-c处产生的信号(例如，Vref,1)可为相对低的。
因此，627的操作图解说明当(例如，感测放大器430-a的)感测组件130-c的第二节点132-c与存储器单元105-b耦合时在第二节点132-c处产生第二感测信号(例如，Vref,0或Vref,1)的实例，其中第二感测信号至少部分地基于第一感测信号(例如，Vsig,0或Vsig,1)及第一节点131-c与第二节点132-c之间的电容性耦合(例如，电容性耦合420-a、电容性耦合420-b或其组合)。此外，627的操作可图解说明在第二节点132-c处产生第二存取操作的信号(例如，Vref,1)的实例，所述信号不同于在第一节点131-c处的第一操作的信号(例如，Vsig,1)，尽管存取操作的特定信号是类似或大体上相同的(例如，在627之前的VAMPCAP与在611之前的VAMPCAP,1类似或大体上相同)。
此外，在第二节点132-c处的由627的操作引起的信号形成期间，还可更改第一节点131-c处的信号，如由第一节点131-c与第二节点132-c之间的电容性耦合(例如，耦合电容420-a、耦合电容420-b或其组合)所支持。举例来说，在627处，电压Vsig(例如，Vsig,0或Vsig,1)可由于第二节点132-c处的上升电压Vref(例如，Vref,0或Vref,1)而向上移位。换句话说，第一节点131-c处的信号可至少部分地基于在第二节点132-c处形成信号，及第一节点131-c与第二节点132-c之间的电容性耦合(例如，电容性耦合420-a、电容性耦合420-b或其组合)。
在一些实例中，在627处的信号形成还可与扩展电路500的感测窗相关联。举例来说，由于基于最初由存储器单元105-b存储的逻辑状态及第一节点131-c与第二节点132-c之间的电容性耦合而移位信号的方式，因此在627之后的感测信号的范围(例如，Vsig,0与Vsig,1之间的差)可大于在627之前相同信号的范围。此外，感测信号与参考信号之间的差(例如，感测裕度)还可通过在627处的信号形成而增加。举例来说，由于在627处的信号形成，因此针对逻辑0的感测信号(例如，Vsig,0)可被移位成相对较高的，而针对逻辑0的参考信号(例如，Vref,0)可被形成为相对较低的，借此增加两个信号之间的差(例如，Vsig,0–Vref,0)。在另一实例中，由于在627处的信号形成，因此针对逻辑1的感测信号(例如，Vsig,1)可被移位成相对较低的，而针对逻辑1的参考信号(例如，Vref,1)可被形成为相对较高的，借此增加两个信号之间的差(例如，Vref,1–Vsig,1)。由在第一节点113-c及132-c处的信号产生所支持的这些影响可支持感测组件130-c中的相对高感测窗及感测裕度，借此改进包含电路500的存储器装置的性能。
在628处，读取操作可包含将第二节点132-c与共同存取线410-a隔离。举例来说，在628处，读取操作可包含撤销激活切换组件520-e(例如，通过撤销激活逻辑信号SW5)，这可将第二节点132-c与共同存取线410-a隔离。
在629处，读取操作可包含停用第一节点131-c与第二节点132-c之间的耦合电容。举例来说，在629处，读取操作可包含撤销激活切换组件520-f(例如，通过撤销激活逻辑信号SW6)，这可经由耦合电容420-b而将第一节点131-c与第二节点132-c解耦。在利用不包含耦合电容420-b或切换组件520-f的感测组件130执行的自我参考读取操作的实例中，可省略613的操作。在一些实例中，606到613的操作可被称为第一读取操作。在一些实例中，622到629的操作可被称为第二读取操作。
在630处，读取操作可包含激活感测放大器430-a，这可包含启用一或多个电压源510或以其它方式耦合所述一或多个电压源与感测放大器430-a。举例来说，在630处，读取操作可包含激活切换组件520-g及切换组件520-h(例如，通过分别激活逻辑信号SW7及SW8)，这可被称为“激发”感测放大器430-a或感测组件130-c。由激活感测放大器430-a所产生的输出电压可取决于在630之前的第一节点131-c与第二节点132-c的相对电压。换句话说，630处的操作可为检测第一节点131-c处的所存储电压与第二节点132-c处的所存储电压之间的差的实例，这可至少部分地基于同一存储器单元105-d的第一及第二选择(例如，在608及624处的逻辑信号WL的激活)。
举例来说，当根据时序图600检测逻辑0时，其中第一节点131-c处的信号(例如，Vsig,0)低于第二节点132-c处的信号(例如，Vref,0)，第一节点131-c处的电压将下降到感测放大器电压中的较低电压(例如，V11)且第二节点132-c的电压将上升到感测放大器电压中的较高电压(例如，V12)。在另一实例中，当根据时序图600检测逻辑1时，其中第一节点131-c处的信号(例如，Vsig,1)大于第二节点132-c处的信号(例如，Vref,1)，第一节点131-c处的电压将上升到感测放大器电压中的较高电压(例如，V12)且第二节点132-c的电压将下降到感测放大器电压中的较低电压(例如，V11)。因此，630的操作可指或以其它方式与检测存储器单元105-b的逻辑状态相关联。
在631处，读取操作可包含经由I/O线290-b及290-c而将经锁存检测信号(例如，Vsig及Vref)提供到I/O组件(例如，参考图1所描述的I/O组件140)。因此，631的操作可为将逻辑状态检测的结果提供到I/O组件的实例。在各种实例中，631的操作可前面接着或后续接着将感测放大器与电压供应器隔离(例如，通过撤销激活逻辑信号SW7及SW8)，或将存储器单元105-b与共同存取线410-a隔离(例如，通过撤销激活逻辑信号WL)。
虽然被图解说明为发生在不同时间的单独操作，但特定操作可同时发生或以不同次序发生。在一些实例中，可有利地同时起始各种操作以减少用以感测存储器单元105-b的逻辑状态的时间量。举例来说，以下各项中的任何两者或多于两者可以不同相对次序发生、在重叠持续时间期间发生或同时发生(例如，当同时驱动逻辑信号SW1及WL时)：在604处启用可变电压源550、在605处将第一节点131-c与均衡电压源隔离、在606处调整电容性耦合、在607处耦合共同存取线410-a与数字线210-c，及在608处选择存储器单元105-b。另外或替代地，以下各项中的两者或多于两者可以不同次序发生、在重叠持续时间期间发生或同时发生：在620处启用可变电压源550、在621处将第二节点132-c与均衡电压源隔离、在622处调整电容性耦合、在623处耦合共同存取线410-a与数字线210-c，及在624处选择存储器单元105-b。
时序图600中所展示的操作的次序是仅用于图解说明，且可执行步骤的各种其它次序及组合以支持根据本发明的具有耦合电容的自我参考感测方案。此外，时序图600的操作的时序也仅出于图解说明目的，且并非打算指示一个操作与另一操作之间的特定相对持续时间。各种操作可发生于比在根据本发明的具有耦合电容的自我参考感测方案的各种实施例中所图解说明相对短或相对长的持续时间内。
时序图600的逻辑信号的转变说明从一个状态到另一状态的转变，且一般来说反映如与特定编号操作相关联的经停用或经撤销激活状态(例如，状态“0”)与经启用或经激活状态(例如，状态“1”)之间的转变。在各种实例中，所述状态可与逻辑信号的特定电压(例如，施加到操作为开关的晶体管的栅极的逻辑输入电压)相关联，且从一个状态到另一状态的电压改变可并非是瞬时的。而是，在一些实例中，与逻辑信号相关联的电压可从一个逻辑状态到另一逻辑状态而遵循斜坡行为，或随时间的时间常数(例如，对数或指数)行为。在一些实例中，分量从一个状态到另一状态的转变可至少部分地基于相关联逻辑信号的特性，包含逻辑信号的电压电平或逻辑信号本身的转变特性。因此，时序图600中所展示的转变未必指示瞬时转变。此外，与编号操作处的转变相关联的逻辑信号的初始状态可已在所述编号操作之前的各种时间期间达到，同时仍支持所描述转变及相关联操作。虽然将逻辑信号展示为逻辑状态之间的转变，但逻辑信号的电压可经选择以在特定工作点处(例如，在作用区域或饱和区域中)操作组件，且可与其它逻辑信号的电压相同或不同。
为支持本文中所描述的操作(包含参考电路500及时序图600所描述的操作)，可针对特定特性而选择感测组件的第一节点131与第二节点132之间的电容性耦合。举例来说，第一节点131与第二节点132之间的电容性耦合(例如，电容器元件(例如参考电路500所描述的电容性耦合420-a)、固有电容(例如参考电路500所描述的电容性耦合420-b)或其各种组合)可关于感测组件130的其它电容而被设计有特定电容值。
在一个实例中，电容性耦合Ccoup(其可指第一节点131与第二节点132之间的各种固有电容及电容器元件的经组合效应)可关于感测放大器输入电容CSA而被选择有一值，所述感测放大器输入电容可指电路500中所图解说明的电容560-a及560-b中的一者或两者的电容值。具体来说，可以如下方式选择Ccoup及CSA：标称地支持居中于可能感测信号之间(例如，Vsig,0与Vsig,1之间)的参考信号(例如，Vref)的形成或以其它方式平衡针对不同逻辑状态的感测裕度(例如，标称地支持Vsig,0–Vref,0等于Vref,1–Vsig,1的产生)。可参考时序图600的在627处的信号形成之后的电压(例如，刚好在628之前的电压)图解说明这些考虑。
举例来说，在628之前，由时序图600图解说明的电压可由下式给出：
Vsig,1＝Vsig,1(read)+ΔVsig,1＝Vsig,1(read)+c*Vref
Vsig,0＝Vsig,0(read)+ΔVsig,0≈Vsig,0(read)+c*Vref
Vref＝Vref,2(read)-ΔVref≈Vref,2(read)
其中Vsig,1(read)表示在读取存储逻辑1的存储器单元时的共同存取线410-a的电压(例如，刚好在612之前的Vsig,1)，Vsig,0(read)表示在读取存储逻辑0的存储器单元时的共同存取线410-a的电压(例如，刚好在612之前的Vsig,0)，且c表示电容比Ccoup/CSA。在所描述实例中，Vref,2(read)可表示在读取存储参考状态的存储器单元时的共同存取线410-a的电压(例如，刚好在628之前的Vref)，所述参考状态在所描述实例中可为逻辑1。在其中在读取存储器单元105的参考状态时的参考电压Vref可取决于最初由存储器单元105存储的逻辑状态的实例中，Vref,2(read)可基于Vref的可能值(例如，等于所述可能值的平均值)，或等于Vref的可能值中的一者。因此，在参考电压Vref是介于Vsig,0与Vsig,1之间的情况下，以下方程式可图解说明可提供用于使感测组件130-c检测由存储器单元105-b存储的逻辑信号的适合差的电压值范围：
Vsig,0<Vref*(1-c)<Vsig,1
因此，在一些实例中，c可经选择以通过下式而使参考电压Vref居中于Vsig,0与Vsig,1之间：
Figure BDA0002619458240000441
图7展示根据本发明的各种实施例的可支持具有耦合电容的自我参考感测方案的存储器装置705的框图700。存储器装置705可被称为电子存储器设备，且可为如参考图1所描述的存储器装置100的组件的实例。
存储器装置705可包含一或多个存储器单元710，所述一或多个存储器单元可为参考图1到6所描述的存储器单元105的实例。存储器装置705还可包含存储器控制器715、字线720、板线725、感测组件735及共同存取线740(例如，AMPCAP线)。这些组件可彼此进行电子通信且可执行本文中根据本发明的方面所描述的功能中的一或多者。在一些情形中，存储器控制器715可包含偏置组件750及时序组件755。
存储器控制器715可与字线720、板线725、共同存取线740及感测组件735(其可为参考图1到6所描述的字线205、板线215、共同存取线410及感测组件130的实例)进行电子通信。在一些实例中，存储器装置705还可包含锁存器745，所述锁存器可为如本文中所描述的I/O组件140的实例。存储器装置705的组件可彼此进行电子通信且可执行参考图1到6所描述的功能的实施例。在一些情形中，感测组件735或锁存器745可为存储器控制器715的组件。
在一些实例中，共同存取线740与感测组件735以及存储器单元710的铁电电容器进行电子通信。存储器单元710可被写入有逻辑状态(例如，第一或第二逻辑状态)。字线720可与存储器控制器715以及存储器单元710的选择组件进行电子通信。板线725可与存储器控制器715以及存储器单元710的铁电电容器的板进行电子通信。感测组件735可与存储器控制器715、共同存取线740及锁存器745进行电子通信。在一些实例中，共同存取线740可提供信号线及参考线的功能。感测控制线765可与感测组件735及存储器控制器715进行电子通信。这些组件还可经由其它组件、连接或总线而与除上文未列示的组件外的位于存储器装置705的内部或外部或者此两者的其它组件进行电子通信。
存储器控制器715可为如本文中所描述的存储器控制器150的实例，且可经配置以通过向各种节点施加电压而激活字线720、板线725或共同存取线740。举例来说，偏置组件750可经配置以施加电压来操作存储器单元710以对存储器单元710进行读取或写入，如上文所描述。在一些情形中，存储器控制器715可包含如参考图1所描述的可使得存储器控制器715能够存取一或多个存储器单元105的行解码器、列解码器或此两者。偏置组件750还可将电压电位提供到存储器单元710以产生用于感测组件735的参考信号。另外或替代地，偏置组件750可提供用于感测组件735的操作的电压电位。
在一些情形中，存储器控制器715可使用时序组件755来执行其操作中的一或多者。举例来说，时序组件755可控制各种字线选择或板偏置的时序，包含用于切换及电压施加以执行本文中所论述的存储器功能(例如读取及写入)(例如，根据参考图6A及6B的时序图600所描述的操作)的时序。在一些情形中，时序组件755可控制偏置组件750的操作。
感测组件735可将来自存储器单元710(例如，经由共同存取线740)的感测信号与来自存储器单元710(例如，经由共同存取线740)的参考信号进行比较。在确定逻辑状态后，感测组件735可然后将输出存储于锁存器745中，在所述锁存器处，可根据包含存储器装置705的电子装置的操作而使用所述输出。感测组件735可包含与锁存器及铁电存储器单元进行电子通信的一或多个放大器。
存储器控制器715及/或其各种子组件中的至少一些子组件可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，那么存储器控制器715及/或其各种子组件中的至少一些子组件的功能可由以下各项执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或者经设计以执行本发明中所描述的功能的其任何组合。
存储器控制器715及/或其各种子组件中的至少一些子组件可物理上位于各种位置处，包含经散布使得由一或多个物理装置在不同物理位置处实施功能的部分。在一些实例中，根据本发明的各种实施例，存储器控制器715及/或其各种子组件中的至少一些子组件可为单独且不同的组件。在其它实例中，根据本发明的各种实施例，存储器控制器715及/或其各种子组件中的至少一些子组件可与一或多个其它硬件组件(包含但不限于I/O组件、收发器、网络服务器、另一计算装置、本发明中所描述的一或多个其它组件或者其组合)组合。存储器控制器715可为参考图9所描述的存储器控制器915的实例。
在一些实例中，存储器控制器715(包含其任何子组件)可支持当感测放大器的第一节点与存储器单元耦合时，在所述感测放大器的所述第一节点处产生第一感测信号；当所述感测放大器的第二节点与所述存储器单元耦合时，在所述感测放大器的所述第二节点处产生第二感测信号，其中所述第二感测信号至少部分地基于所述第一感测信号及所述感测放大器的所述第一节点与所述感测放大器的所述第二节点之间的电容性耦合；及至少部分地基于产生所述第一感测信号及产生所述第二感测信号而确定由所述存储器单元存储的逻辑状态。
图8展示根据本发明的各种实施例的可支持具有耦合电容的自我参考感测方案的存储器控制器815的框图800。存储器控制器815可为参考图1所描述的存储器控制器150或参考图7所描述的存储器控制器715的实例。存储器控制器815可包含偏置组件820及时序组件825，所述偏置组件及所述时序组件可为参考图7所描述的偏置组件750及时序组件755的实例。存储器控制器815还可包含电压选择器830、存储器单元选择器835及感测控制器840。这些模块中的每一者可彼此直接或间接(例如，经由一或多个总线)进行通信。
电压选择器830可起始选择电压源以支持存储器装置的各种存取操作。举例来说，电压选择器830可产生用于激活或撤销激活各种切换组件(例如参考图5所描述的切换组件520)的逻辑信号。举例来说，电压选择器830可产生用于选择(例如，启用或停用)参考图6A及6B所描述的时序图600的电压源510的逻辑信号中的一或多者。
存储器单元选择器835可选择用于感测操作的存储器单元。举例来说，存储器单元选择器835可产生用于激活或撤销激活选择组件(例如参考图2所描述的选择组件250)的逻辑信号。举例来说，存储器单元选择器835可产生参考图6A及6B所描述的时序图600的字线逻辑信号。
感测控制器840可控制感测组件(例如参考图1到6所描述的感测组件130)的各种操作。举例来说，感测控制器840可产生用于激活或撤销激活感测组件隔离组件(例如参考图5、6A及6B所描述的切换组件520-d或520-e)的逻辑信号。在一些实例中，感测控制器840可产生用于使感测组件130或共同存取线410的节点均衡(这可包含激活或撤销激活切换组件(例如参考图5、6A及6B所描述的切换组件520-i、520-j、520-k))的逻辑信号。在一些实例中，感测控制器1040可产生用于将感测组件与感测电压源耦合或解耦(这可包含激活或撤销激活切换组件(例如参考图5、6A及6B所描述的切换组件520-g或520-h))的逻辑信号。在一些实例中，感测控制器1040可产生用于将第一节点131与第二节点132之间的电容耦合或解耦(这可包含激活或撤销激活切换组件(例如参考图5、6A及6B所描述的切换组件520-f))的逻辑信号。因此，在各种实例中，感测控制器1040可产生参考图6A及6B所描述的时序图600的逻辑信号SW4、SW5、SW6、SW7或SW8、EQ0、EQ1或EQ2或者其任何组合。
在一些实施例中，感测控制器840可将感测组件的第一节点的电压与感测组件的第二节点的电压进行比较，其中所述电压是基于(例如，产生于)利用自我参考读取操作的单独存取操作而存取存储器单元。感测控制器840可基于将所得电压进行比较而确定与存储器单元相关联的逻辑值。在一些实例中，感测控制器840可将信号提供到另一组件以确定与存储器单元相关联的逻辑值。
图9展示根据本发明的各种实施例的包含可支持用于存取存储器单元的感测方案的装置905的系统900的图式。装置905可为如上文(例如)参考图1所描述的存储器装置100的实例或包含所述存储器装置的组件。装置905可包含用于双向通信的组件，包含用于传输及接收通信的组件，包含存储器控制器915、存储器单元920、基本输入/输出系统(BIOS)组件925、处理器930、I/O组件935及外围组件940。这些组件可经由一或多个总线(例如，总线910)而进行电子通信。
存储器控制器915可操作一或多个存储器单元，如本文中所描述。具体来说，存储器控制器915可经配置以支持用于存取存储器单元的所描述感测方案。在一些情形中，存储器控制器915可包含如参考图1所描述的行解码器、列解码器或此两者(未展示)。
存储器单元920可为参考图1到6B及9所描述的存储器单元105或910的实例，且可存储信息(例如，呈逻辑状态的形式)，如本文中所描述。
BIOS组件925是包含操作为固件的BIOS的软件组件，所述BIOS可初始化及运行各种硬件组件。BIOS组件925还可管理处理器与各种其它组件(例如外围组件、I/O控制组件及其它)之间的数据流。BIOS组件925可包含存储于只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
处理器930可包含智能硬件装置(例如，通用处理器、DSP、中央处理单元(CPU)、微控制器、ASIC、FPGA、可编程逻辑装置、离散门或晶体管逻辑组件、离散硬件组件或其任何组合)。在一些情形中，处理器930可经配置以使用存储器控制器来操作存储器阵列。在其它情形中，存储器控制器可集成到处理器930中。处理器930可经配置以执行存储于存储器中的计算机可读指令以执行各种功能(例如，支持用于存取存储器单元的自我参考感测方案的功能或任务)。
I/O组件935可管理装置905的输入及输出信号。I/O组件935还可管理未集成到装置905中的外围装置。在一些情形中，I/O组件935可表示通向外部外围装置的物理连接件或端口。在一些情形中，I/O组件935可利用操作系统，例如
Figure BDA0002619458240000481
Figure BDA0002619458240000482
或另一已知操作系统。在其它情形中，I/O组件935可表示调制解调器、键盘、鼠标、触摸屏或类似装置或者与所述装置交互。在一些情形中，I/O组件935可实施为处理器的一部分。在一些情形中，用户可经由I/O组件935或经由由I/O组件935控制的硬件组件而与装置905交互。I/O组件935可支持存取存储器单元920，包含接收与存储器单元920中的一或多者的所感测逻辑状态相关联的信息，或提供与写入存储器单元920中的一或多者的逻辑状态相关联的信息。
外围组件940可包含任何输入或输出装置，或者用于此些装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或者外围卡槽，例如外围组件互连(PCI)或加速图形端口(AGP)槽。
输入945可表示在装置905外部的将输入提供到装置905或其组件的装置或信号。这可包含用户接口或者与其它装置或所述其它装置之间的接口。在一些情形中，输入945可由I/O组件935管理，且可经由外围组件940而与装置905交互。
输出950可表示在装置905外部的经配置以从装置905或任何其组件接收输出的装置或信号。输出950的实例可包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板或者其它装置。在一些情形中，输出950可为经由外围组件940而与装置905介接的外围元件。在一些情形中，输出950可由I/O组件935管理。
装置905的组件可包含经设计以执行其功能的电路。这可包含各种电路元件，举例来说，导电线、晶体管、电容器、电感器、电阻器、放大器或者经配置以执行本文中所描述的功能的其它有源或无源元件。装置905可为计算机、服务器、膝上型计算机、笔记型计算机、平板计算机、移动电话、可穿戴式电子装置、个人电子装置等等。或者装置905可为此装置的一部分或元件。
图10展示图解说明根据本发明的各种实施例的可支持具有耦合电容的自我参考感测方案的方法1000的流程图。方法1000的操作可由如本文中所描述的存储器装置100、电路200、电路400、电路500、存储器装置705、系统900或其组件实施。举例来说，方法1000的操作可至少部分地由如参考图1到9所描述的存储器控制器执行。在一些实例中，存储器装置可执行一组代码以控制装置的功能元件(例如，电压供应器、逻辑信号、晶体管、放大器、切换组件或选择组件)来执行下文所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行下文所描述的功能中的一些或所有功能。
在1005处，存储器装置可在感测放大器的第一节点处产生第一感测信号。第一感测信号可至少部分地基于存储器单元的第一存取操作。在一些实例中，在1005处，可将感测放大器的第一节点与存储器单元耦合。在一些实例中，产生第一感测信号包含沿着耦合于存储器单元与感测放大器之间的存取线建立第一电荷。第一电荷可至少部分地基于存储于存储器单元处的电荷，且可对应于由存储器单元存储的逻辑状态。可根据参考图1到9所描述的方法及设备而执行1005的操作。在各种实例中，1005的操作中的一些或所有操作可由感测组件(例如，参考图1到9所描述的感测组件130或935)、存储器控制器(例如，参考图1到9所描述的存储器控制器150、715、815或915)或者其一或多个部分执行。
在1010处，存储器装置可在感测放大器的第二节点处产生第二感测信号。第二感测信号可至少部分地基于存储器单元的第二存取操作。在一些实例中，在1010处，可将感测放大器的第二节点与存储器单元耦合。第二感测信号可至少部分地基于第一感测信号及感测放大器的第一节点与感测放大器的第二节点之间的电容性耦合。在一些实例中，产生第二感测信号包含沿着耦合于存储器单元与感测放大器之间的存取线建立第二电荷。第二电荷可至少部分地基于存储于存储器单元处的电荷，且可对应于由存储器单元存储的参考状态。可根据参考图1到9所描述的方法及设备而执行1010的操作。在各种实例中，1010的操作中的一些或所有操作可由感测组件(例如，参考图1到9所描述的感测组件130或935)、存储器控制器(例如，参考图1到9所描述的存储器控制器150、715、815或915)或者其一或多个部分执行。
在1015处，存储器装置可至少部分地基于产生第一感测信号及产生第二感测信号而确定由存储器单元存储的逻辑状态。在一些实例中，确定逻辑状态包含将感测放大器的第一节点的电压与感测放大器的第二节点的电压进行比较。可根据参考图1到9所描述的方法及设备而执行1015的操作。在各种实例中，1015的操作中的一些或所有操作可由感测组件(例如，参考图1到9所描述的感测组件130或935)、存储器控制器(例如，参考图1到9所描述的存储器控制器150、715、815或915)或者其一或多个部分执行。
在一些实例中，如本文中所描述的设备可执行一或若干方法，例如方法1000。设备可包含用于进行以下操作的特征、电路、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在感测放大器的第一节点处产生第一感测信号(例如，当感测放大器的第一节点与存储器单元耦合时)；在感测放大器的第二节点处产生第二感测信号(例如，当感测放大器的第二节点与存储器单元耦合时)，其中第二感测信号至少部分地基于第一感测信号及感测放大器的第一节点与感测放大器的第二节点之间的电容性耦合；及至少部分地基于产生第一感测信号及产生第二感测信号而确定由存储器单元存储的逻辑状态。
在本文中所描述的方法1000及设备的一些实例中，确定由存储器单元存储的逻辑状态可包含用于将感测放大器的第一节点的电压与感测放大器的第二节点的电压进行比较的操作、特征、电路、构件或指令。
在本文中所描述的方法1000及设备的一些实例中，在感测放大器的第二节点处产生第二感测信号可包含用于引起感测放大器的第一节点处的电压的改变的操作、特征、电路、构件或指令。
在本文中所描述的方法1000及设备的一些实例中，产生第一感测信号可包含用于沿着耦合于存储器单元与感测放大器之间的存取线建立第一电荷的操作、特征、电路、构件或指令，其中第一电荷至少部分地基于存储于存储器单元处的电荷，存储于存储器单元处的所述电荷对应于由存储器单元存储的逻辑状态。
在本文中所描述的方法1000及设备的一些实例中，产生第一感测信号可包含用于激活耦合于感测放大器的第一节点与存储器单元之间的第一切换组件的操作、特征、电路、构件或指令，所述第一切换组件经配置以选择性地耦合感测放大器的第一节点与存储器单元。本文中所描述的方法1000及设备的一些实例可进一步包含用于在产生第一感测信号之后且在产生第二感测信号之前撤销激活第一切换组件的操作、特征、电路、构件或指令。
在本文中所描述的方法1000及设备的一些实例中，产生第二感测信号可包含用于沿着耦合于存储器单元与感测放大器之间的存取线建立第二电荷的操作、特征、电路、构件或指令，其中第二电荷至少部分地基于存储于存储器单元处的电荷，存储于存储器单元处的所述电荷对应于由存储器单元存储的参考状态。
在本文中所描述的方法1000及设备的一些实例中，产生第二感测信号可包含用于激活耦合于感测放大器的第二节点与存储器单元之间的第二切换组件的操作、特征、电路、构件或指令，所述第二切换组件经配置以选择性地耦合感测放大器的第二节点与存储器单元。在本文中所描述的方法1000及设备的一些实例中，可在产生第一感测信号期间撤销激活第二切换组件。
本文中所描述的方法1000及设备的一些实例可进一步包含用于在产生第二感测信号之后且在确定由存储器单元存储的逻辑状态之前撤销激活第三切换组件的操作、特征、电路、构件或指令，所述第三切换组件耦合于电容性耦合与感测放大器的第一节点或感测放大器的第二节点中的一者之间，且所述第三切换组件经配置以选择性地耦合所述电容性耦合与感测放大器的第一节点或感测放大器的第二节点中的一者。
图11展示图解说明根据本发明的各种实施例的可支持用于存取存储器单元的感测方案的方法1100的流程图。方法1100的操作可由如本文中所描述的存储器装置100、电路200、电路400、电路500、存储器装置705、系统900或其组件实施。举例来说，方法1100的操作可至少部分地由如参考图1到9所描述的存储器控制器执行。在一些实例中，存储器装置可执行一组代码以控制装置的功能元件(例如，电压供应器、逻辑信号、晶体管、放大器、切换组件或选择组件)来执行下文所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行下文所描述的功能中的一些或所有功能。
在1105处，存储器装置可在感测放大器的第一节点处产生第一感测信号。第一感测信号可至少部分地基于存储器单元的第一存取操作。在一些实例中，在1105处，可将感测放大器的第一节点与存储器单元耦合。举例来说，产生第一感测信号可包含激活耦合于感测放大器的第一节点与存储器单元之间的第一切换组件，所述第一切换组件经配置以选择性地耦合感测放大器的第一节点与存储器单元。在一些实例中，产生第一感测信号包含沿着耦合于存储器单元与感测放大器之间的存取线建立第一电荷。第一电荷可至少部分地基于存储于存储器单元处的电荷，且可对应于由存储器单元存储的逻辑状态。可根据参考图1到9所描述的方法及设备而执行1105的操作。在各种实例中，1105的操作中的一些或所有操作可由感测组件(例如，参考图1到9所描述的感测组件130或935)、存储器控制器(例如，参考图1到9所描述的存储器控制器150、715、815或915)或者其一或多个部分执行。
在1110处，存储器装置可在产生第一感测信号之后撤销激活耦合于感测放大器的第一节点与存储器单元之间的第一切换组件。可根据参考图1到9所描述的方法及设备而执行1110的操作。在各种实例中，1110的操作中的一些或所有操作可由感测组件(例如，参考图1到9所描述的感测组件130或935)、存储器控制器(例如，参考图1到9所描述的存储器控制器150、715、815或915)或者其一或多个部分执行。
在1115处，存储器装置可在感测放大器的第二节点处产生第二感测信号。第二感测信号可至少部分地基于存储器单元的第二存取操作。在一些实例中，在1115处，可将感测放大器的第二节点与存储器单元耦合。举例来说，产生第二感测信号可包含激活耦合于感测放大器的第二节点与存储器单元之间的第二切换组件，所述第二切换组件经配置以选择性地耦合感测放大器的第二节点与存储器单元。第二感测信号可至少部分地基于第一感测信号及感测放大器的第一节点与感测放大器的第二节点之间的电容性耦合。在一些实例中，产生第二感测信号包含沿着耦合于存储器单元与感测放大器之间的存取线建立第二电荷。第二电荷可至少部分地基于存储于存储器单元处的电荷，且可对应于由存储器单元存储的参考状态。可根据参考图1到9所描述的方法及设备而执行1010的操作。在各种实例中，1010的操作中的一些或所有操作可由感测组件(例如，参考图1到9所描述的感测组件130或935)、存储器控制器(例如，参考图1到9所描述的存储器控制器150、715、815或915)或者其一或多个部分执行。
在1120处，存储器装置可在产生第二感测信号之后撤销激活第二切换组件。可根据参考图1到9所描述的方法及设备而执行1120的操作。在各种实例中，1120的操作中的一些或所有操作可由感测组件(例如，参考图1到9所描述的感测组件130或935)、存储器控制器(例如，参考图1到9所描述的存储器控制器150、715、815或915)或者其一或多个部分执行。
在1125处，存储器装置可至少部分地基于产生第一感测信号及产生第二感测信号而确定由存储器单元存储的逻辑状态。在一些实例中，确定逻辑状态包含将感测放大器的第一节点的电压与感测放大器的第二节点的电压进行比较。可根据参考图1到9所描述的方法及设备而执行1125的操作。在各种实例中，1125的操作中的一些或所有操作可由感测组件(例如，参考图1到9所描述的感测组件130或935)、存储器控制器(例如，参考图1到9所描述的存储器控制器150、715、815或915)或者其一或多个部分执行。
应注意，上文所描述的方法描述可能的实施方案，且可重新布置或以其它方式修改操作及步骤并且其它实施方案是可能的。此外，可组合来自方法中的两者或多于两者的实例。
本文中的说明提供实例，且不限制权利要求书中所陈述的范围、适用性或实例。可在不背离本发明的范围的情况下对所论述的元件的功能及布置做出改变。各种实例可视情况省略、替代或添加各种程序步骤或组件。而且，可将关于一些实例而描述的特征组合于其它实例中。
可使用多种不同技艺及技术中的任一者来表示本文中所描述的信息及信号。举例来说，可在以上说明通篇所提及的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或粒子、光场或粒子或者其任何组合来表示。一些图式可将若干信号作为单个信号加以图解说明；然而，所属领域的普通技术人员将理解，信号可表示信号的总线，其中所述总线可具有多种位宽度。
如本文中所使用，术语“虚接地”是指电路的保持在大约零伏特(0V)的电压下的节点，或更一般来说表示可或可不与接地直接耦合的电路或者包含所述电路的装置的参考电压。因此，虚接地的电压可短暂波动且在稳定状态下返回到大约0V或虚拟0V。可使用各种电子电路元件(例如由运算放大器及电阻器组成的分压器)来实施虚接地。其它实施方案也是可能的。“虚接地(virtual grounding)”或“被虚接地(virtually grounded)”意指连接到大约0V或装置的某一其它参考电压。
术语“电子通信”及“经耦合”是指组件之间支持组件之间的电子流的关系。这可包含组件之间的直接连接或耦合或者可包含中间组件。换句话说，“连接”或“耦合”的组件彼此进行电子通信。进行电子通信的组件可主动地交换电子或信号(例如，在经激励电路中)或者可不主动地交换电子或信号(例如，在经撤销激励电路中)但可经配置且可操作以在电路被激励后即刻交换电子或信号。通过实例方式，经由开关(例如，晶体管)物理连接或耦合的两个组件进行电子通信，而不管开关的状态如何(例如，断开还是闭合)。
术语“隔离”是指组件之间其中电子当前不能在组件之间流动的关系；如果组件之间存在开路，那么组件彼此隔离。举例来说，通过开关物理耦合的两个组件可在开关断开时彼此隔离。
如本文中所使用，术语“短接”是指组件之间经由激活两个组件之间的单个中间组件来在所讨论的组件之间建立导电路径的关系。举例来说，短接到第二组件的第一组件可在两个组件之间的开关闭合时与第二组件交换电子。因此，短接可为在进行电子通信的组件(或线)之间实现电压施加及/或电荷流动的动态操作。
如本文中所使用，术语“电极”可指电导体，且在一些情形中，可用作与存储器阵列的存储器单元或其它组件的电触点。电极可包含在存储器装置100的元件或组件之间提供导电路径的迹线、导线、导电线、导电层等等。
如本文中所使用，术语“端子”未必暗指电路元件的物理边界或连接点。而是，“端子”可指电路的与电路元件相关的参考点，其还可被称为“节点”或“参考点”。
本文中所使用的术语“层”是指几何结构的层次或片，每一层可具有三个尺寸(例如，高度、宽度及深度)且可覆盖表面的部分或全部。举例来说，层可为两个尺寸大于第三尺寸的三维结构，例如薄膜。层可包含不同元件、组件及/或材料。在一些情形中，一个层可由两个或多于两个子层构成。在附图中的一些图中，出于图解说明目的而描绘三维层的两个尺寸。然而，所属领域的技术人员将认识到，层本质上是三维的。
硫族化物材料可为包含元素S、Se及Te中的至少一者的材料或合金。本文中所论述的相变材料可为硫族化物材料。硫族化物材料可包含以下各项的合金：S、Se、Te、Ge、As、Al、Sb、Au、铟(In)、镓(Ga)、锡(Sn)、铋(Bi)、钯(Pd)、钴(Co)、氧(O)、银(Ag)、镍(Ni)、铂(Pt)。实例性硫族化物材料及合金可包含但不限于：Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd或Ge-Te-Sn-Pt。本文中所使用的带连字符的化学成分记法指示特定化合物或合金中所包含的元素，且打算表示涉及所指示元素的所有化学计量法。举例来说，Ge-Te可包含GexTey，其中x及y可为任何正整数。可变电阻材料的其它实例可包含二元金属氧化物材料或混合价氧化物，所述二元金属氧化物材料或混合价氧化物包含两种或多于两种金属(例如，过渡金属、碱性稀土金属及/或稀土金属)。实例并不限于与存储器单元的存储器元件相关联的一或若干特定可变电阻材料。举例来说，可变电阻材料的其它实例可用于形成存储器元件且可包含硫族化物材料、超巨磁阻材料或基于聚合物的材料以及其它。
本文中所论述的装置(包含参考图1、2、4及5所描述的存储器装置100、电路200、电路400及电路500)可形成在半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情形中，所述衬底是半导体晶片。在其它情形中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)或者另一衬底上的半导体材料的外延层。可经由使用各种化学物种(包含但不限于磷、硼或砷)进行掺杂来控制衬底或衬底的子区域的导电性。可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法而执行掺杂。
本文中所论述的一或若干晶体管可表示场效应晶体管(FET)且包括包含源极、漏极及栅极的三端子装置。端子可经由导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如，退化)的半导体区域。源极与漏极可被轻度掺杂的半导体区域或沟道分离。如果沟道是n型(例如，大多数载流子是电子)，那么FET可被称为n型FET。如果沟道是p型(例如，大多数载流子是空穴)，那么FET可被称为p型FET。沟道可由绝缘栅极氧化物覆盖。可通过对栅极施加电压而控制沟道导电性。举例来说，分别对n型FET或p型FET施加正电压或负电压可使沟道变为导电的。当对晶体管栅极施加大于或等于晶体管的阈值电压的电压时，可“接通”或“激活”所述晶体管。当对晶体管栅极施加小于晶体管的阈值电压的电压时，可“关断”或“撤销激活”晶体管。
本文中结合附图所陈述的说明描述实例性配置，且不表示可被实施或处于权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意指“用作实例、例子或图解说明”，且并非意指“优选的”或“优于其它实例”。详细说明包含特定细节以提供对所描述的技术的理解。然而，可在无这些特定细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知的结构及装置以避免使所描述实例的概念模糊。
在附图中，类似组件或特征可具有相同参考标签。此外，可通过在参考标签后接着破折号及在类似组件当中进行区分的第二标签而区分同一类型的各种组件。如果在说明书中仅使用第一参考标签，那么说明可适用于具有相同第一参考标签的类似组件中的任一者而无论第二参考标签如何。
可利用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或者经设计以执行本文中所描述功能的其任何组合来实施或执行本文中结合本发明所描述的各种说明性块及模块。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，数字信号处理器(DSP)与微处理器的组合、多个微处理器的组合、一或多个微处理器结合DSP核心的组合或者任何其它此配置)。
可以硬件、由处理器执行的软件、固件或其任何组合来实施本文中所描述的功能。如果以由处理器执行的软件来实施，那么所述功能可作为一或多个指令或代码存储在计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案在本发明及所附权利要求书的范围内。举例来说，由于软件的性质，因此可使用由处理器执行的软件、硬件、固件、硬连线或这些组件中的任一者的组合来实施上文所描述的功能。实施功能的特征还可物理上位于各种位置处(包含被散布)，使得在不同物理位置处实施功能的部分。而且，如本文中所使用，包含在权利要求书中，物项列表(举例来说，前面冠有例如“…中的至少一者”或“…中的一或多者”的短语的物项列表)中所使用的“或”指示包含性列表，使得(举例来说)A、B或C中的至少一者的列表意指A或B或C、或者AB或AC或BC，或者ABC(例如，A及B以及C)。
如本文中所使用，术语“大体上”意指所修饰的特性(例如，术语“大体上”所修饰的动词或形容词)未必是绝对的，而是足够接近以便实现所述特性的优点，或足够接近以至于所提及的特性符合本发明的相关方面的上下文。
如本文中所使用，短语“基于”不应被视为对一组封闭条件的参考。举例来说，被描述为“基于条件A”的示范性步骤可基于条件A及条件B两者，此并不背离本发明的范围。换句话说，如本文中所使用，应以相同的方式将短语“基于”解释为短语“至少部分地基于”。
提供本文中的说明以使得所属领域的技术人员能够制作或使用本发明。所属领域的技术人员将易于明了对本发明的各种修改，且本文中所界定的通用原理可适用于其它变化形式，此并不背离本发明的范围。因此，本发明并不限于本文中所描述的实例及设计，而是被赋予与本文中所揭示的原理及新颖特征一致的最宽广范围。

Claims (24)

1.一种设备，其包括：
存储器单元；
输入/输出组件；及
感测组件，其与所述存储器单元及所述输入/输出组件耦合，所述感测组件包括：
感测放大器；
第一节点，其耦合于所述感测放大器与所述存储器单元之间；及
第二节点，其耦合于所述感测放大器与所述存储器单元之间，其中所述第二节点与所述第一节点电容性耦合，
其中所述感测组件经配置以至少部分地基于所述第一节点处的信号及所述第二节点处的信号而确定所述存储器单元的逻辑状态。
2.根据权利要求1所述的设备，其中所述感测组件进一步包括：
第一切换组件，其耦合于所述第一节点与所述第二节点之间，所述第一切换组件经配置以选择性地调整所述第二节点与所述第一节点的所述电容性耦合。
3.根据权利要求1所述的设备，其中所述第二节点经由所述感测组件的电容器元件而与所述第一节点电容性耦合。
4.根据权利要求1所述的设备，其中所述第二节点经由所述感测放大器的第一放大器与所述感测放大器的第二放大器之间的固有电容而与所述第一节点电容性耦合，所述固有电容经配置以电容性耦合所述第一节点与所述第二节点。
5.根据权利要求1所述的设备，其进一步包括耦合于所述存储器单元与所述第一节点之间的第二切换组件，所述第二切换组件经配置以选择性地耦合所述存储器单元与所述第一节点。
6.根据权利要求1所述的设备，其进一步包括耦合于所述存储器单元与所述第二节点之间的第三切换组件，所述第三切换组件经配置以选择性地耦合所述存储器单元与所述第二节点。
7.根据权利要求1所述的设备，其中所述第一节点与接地电压源电容性耦合。
8.根据权利要求1所述的设备，其中所述第二节点与接地电压源电容性耦合。
9.一种方法，其包括：
当感测放大器的第一节点与存储器单元耦合时，在所述感测放大器的所述第一节点处产生第一感测信号；
当所述感测放大器的第二节点与所述存储器单元耦合时，在所述感测放大器的所述第二节点处产生第二感测信号，其中所述第二感测信号至少部分地基于所述第一感测信号及所述感测放大器的所述第一节点与所述感测放大器的所述第二节点之间的电容性耦合；及
至少部分地基于产生所述第一感测信号及产生所述第二感测信号而确定由所述存储器单元存储的逻辑状态。
10.根据权利要求9所述的方法，其中确定由所述存储器单元存储的所述逻辑状态包括：
将所述感测放大器的所述第一节点的电压与所述感测放大器的所述第二节点的电压进行比较。
11.根据权利要求9所述的方法，其中在所述感测放大器的所述第二节点处产生所述第二感测信号引起所述感测放大器的所述第一节点处的电压的改变。
12.根据权利要求9所述的方法，其中产生所述第一感测信号包括：
沿着耦合于所述存储器单元与所述感测放大器之间的存取线建立第一电荷，其中所述第一电荷至少部分地基于存储于所述存储器单元处的电荷，存储于所述存储器单元处的所述电荷对应于由所述存储器单元存储的所述逻辑状态。
13.根据权利要求9所述的方法，其中产生所述第一感测信号包括：
激活耦合于所述感测放大器的所述第一节点与所述存储器单元之间的第一切换组件，所述第一切换组件经配置以选择性地耦合所述感测放大器的所述第一节点与所述存储器单元。
14.根据权利要求13所述的方法，其进一步包括：
在产生所述第一感测信号之后且在产生所述第二感测信号之前撤销激活所述第一切换组件。
15.根据权利要求9所述的方法，其中产生所述第二感测信号包括：
沿着耦合于所述存储器单元与所述感测放大器之间的存取线建立第二电荷，其中所述第二电荷至少部分地基于存储于所述存储器单元处的电荷，存储于所述存储器单元处的所述电荷对应于由所述存储器单元存储的参考状态。
16.根据权利要求9所述的方法，其中产生所述第二感测信号包括：
激活耦合于所述感测放大器的所述第二节点与所述存储器单元之间的第二切换组件，所述第二切换组件经配置以选择性地耦合所述感测放大器的所述第二节点与所述存储器单元。
17.根据权利要求16所述的方法，其中在所述第一感测信号的所述产生期间撤销激活所述第二切换组件。
18.根据权利要求9所述的方法，其进一步包括：
在产生所述第二感测信号之后且在确定由所述存储器单元存储的所述逻辑状态之前撤销激活第三切换组件，所述第三切换组件耦合于所述电容性耦合与所述感测放大器的所述第一节点或所述感测放大器的所述第二节点中的一者之间，且所述第三切换组件经配置以选择性地耦合所述电容性耦合与所述感测放大器的所述第一节点或所述感测放大器的所述第二节点中的所述一者。
19.一种设备，其包括：
感测组件，其经由第一存取线而与存储器单元进行电子通信；
所述感测组件的第一节点与所述感测组件的第二节点之间的电容；及
控制器，其与所述感测组件及所述存储器单元进行电子通信，其中所述控制器可操作以致使所述设备：
当所述存储器单元与所述感测组件的所述第一节点耦合时，在所述感测组件的所述第一节点处产生第一感测信号；
当所述存储器单元与所述感测组件的所述第二节点耦合时，在所述感测组件的所述第二节点处产生第二感测信号，其中所述第二感测信号至少部分地基于所述所产生第一感测信号及所述感测组件的所述第一节点与所述感测组件的所述第二节点之间的所述电容；及
至少部分地基于产生所述第一感测信号及产生所述第二感测信号而确定由所述存储器单元存储的逻辑状态。
20.根据权利要求19所述的设备，其中所述存储器单元包括电容性存储器元件。
21.根据权利要求19所述的设备，其中确定由所述存储器单元存储的所述逻辑状态包括：
将所述感测组件的所述第一节点的电压与所述感测组件的所述第二节点的电压进行比较。
22.根据权利要求19所述的设备，其中在所述感测组件的所述第二节点处产生所述第二感测信号引起所述感测组件的所述第一节点处的电压的改变。
23.根据权利要求19所述的设备，其中产生所述第一感测信号包括：
沿着耦合于所述存储器单元与所述感测组件之间的存取线建立第一电荷，其中所述第一电荷至少部分地基于存储于所述存储器单元处的电荷，存储于所述存储器单元处的所述电荷对应于由所述存储器单元存储的所述逻辑状态。
24.根据权利要求19所述的设备，其中产生所述第二感测信号包括：
沿着耦合于所述存储器单元与所述感测组件之间的存取线建立第二电荷，其中所述第二电荷至少部分地基于存储于所述存储器单元处的电荷，存储于所述存储器单元处的所述电荷对应于由所述存储器单元存储的参考状态。
CN201980011920.4A 2018-02-08 2019-01-25 具有耦合电容的自我参考感测方案 Active CN111684526B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/892,118 US10395697B1 (en) 2018-02-08 2018-02-08 Self-referencing sensing schemes with coupling capacitance
US15/892,118 2018-02-08
PCT/US2019/015083 WO2019156829A1 (en) 2018-02-08 2019-01-25 Self-referencing sensing schemes with coupling capacitance

Publications (2)

Publication Number Publication Date
CN111684526A true CN111684526A (zh) 2020-09-18
CN111684526B CN111684526B (zh) 2021-08-10

Family

ID=67475673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980011920.4A Active CN111684526B (zh) 2018-02-08 2019-01-25 具有耦合电容的自我参考感测方案

Country Status (7)

Country Link
US (4) US10395697B1 (zh)
EP (1) EP3750160A4 (zh)
JP (1) JP6894052B2 (zh)
KR (1) KR102272290B1 (zh)
CN (1) CN111684526B (zh)
TW (1) TWI692758B (zh)
WO (1) WO2019156829A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388361B1 (en) * 2018-03-13 2019-08-20 Micron Technology, Inc. Differential amplifier schemes for sensing memory cells
US10534840B1 (en) * 2018-08-08 2020-01-14 Sandisk Technologies Llc Multiplication using non-volatile memory cells
US11031400B2 (en) * 2018-08-10 2021-06-08 Micron Technology, Inc. Integrated memory comprising secondary access devices between digit lines and primary access devices
US10991411B2 (en) 2018-08-17 2021-04-27 Micron Technology, Inc. Method and apparatuses for performing a voltage adjustment operation on a section of memory cells based on a quantity of access operations
US10431281B1 (en) * 2018-08-17 2019-10-01 Micron Technology, Inc. Access schemes for section-based data protection in a memory device
US10685703B2 (en) * 2018-09-12 2020-06-16 Nxp B.V. Transistor body bias control circuit for SRAM cells
FR3086462A1 (fr) * 2018-09-21 2020-03-27 Stmicroelectronics (Crolles 2) Sas Procede de fabrication d'un composant electronique
US11074946B2 (en) 2019-12-05 2021-07-27 Nxp B.V. Temperature dependent voltage differential sense-amplifier
US11004493B1 (en) * 2019-12-05 2021-05-11 Micron Technology, Inc. Differential amplifier sensing schemes for non-switching state compensation
US11232838B2 (en) 2020-01-24 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric FET-based content addressable memory
TWI763266B (zh) * 2020-01-24 2022-05-01 台灣積體電路製造股份有限公司 記憶體裝置、資料處理裝置及資料處理方法
US11908505B2 (en) 2020-01-24 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric FET-based content addressable memory
US11152049B1 (en) * 2020-06-08 2021-10-19 Micron Technology, Inc. Differential sensing for a memory device
US11817449B2 (en) * 2021-04-29 2023-11-14 Macronix International Co., Ltd. Memory devices with discharging circuits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164362B2 (en) * 2000-02-02 2012-04-24 Broadcom Corporation Single-ended sense amplifier with sample-and-hold reference
CN103971740A (zh) * 2013-01-30 2014-08-06 德克萨斯仪器股份有限公司 两个电容器自参考的非易失性位单元
US20150294706A1 (en) * 2014-04-09 2015-10-15 International Business Machines Corporation Offset-Cancelling Self-Reference STT-MRAM Sense Amplifier
CN107077880A (zh) * 2014-09-27 2017-08-18 高通股份有限公司 锁存器偏移抵消感测放大器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000298989A (ja) * 1999-04-14 2000-10-24 Nec Ic Microcomput Syst Ltd Ｓｒａｍ読み出し回路およびｓｒａｍ読み出し方法
US6459609B1 (en) * 2001-12-13 2002-10-01 Ramtron International Corporation Self referencing 1T/1C ferroelectric random access memory
US6757202B2 (en) * 2002-08-29 2004-06-29 Micron Technology, Inc. Bias sensing in DRAM sense amplifiers
US8363475B2 (en) * 2010-03-30 2013-01-29 Ememory Technology Inc. Non-volatile memory unit cell with improved sensing margin and reliability
US8598912B2 (en) * 2010-06-14 2013-12-03 Micron Technology, Inc. Transistor voltage threshold mismatch compensated sense amplifiers and methods for precharging sense amplifiers
US8477522B2 (en) 2010-12-30 2013-07-02 Texas Instruments Incorporated Ferroelectric memory write-back
US20120307545A1 (en) 2011-06-01 2012-12-06 Texas Instruments Incorporated Interleaved Bit Line Architecture for 2T2C Ferroelectric Memories
JP6514074B2 (ja) * 2015-09-11 2019-05-15 株式会社東芝 判定回路
US9911501B2 (en) 2016-05-24 2018-03-06 Silicon Storage Technology, Inc. Sensing amplifier comprising a built-in sensing offset for flash memory devices
US9858979B1 (en) 2016-10-05 2018-01-02 Micron Technology, Inc. Reprogrammable non-volatile ferroelectric latch for use with a memory controller

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164362B2 (en) * 2000-02-02 2012-04-24 Broadcom Corporation Single-ended sense amplifier with sample-and-hold reference
CN103971740A (zh) * 2013-01-30 2014-08-06 德克萨斯仪器股份有限公司 两个电容器自参考的非易失性位单元
US20150294706A1 (en) * 2014-04-09 2015-10-15 International Business Machines Corporation Offset-Cancelling Self-Reference STT-MRAM Sense Amplifier
CN107077880A (zh) * 2014-09-27 2017-08-18 高通股份有限公司 锁存器偏移抵消感测放大器

Also Published As

Publication number Publication date
CN111684526B (zh) 2021-08-10
US20200013437A1 (en) 2020-01-09
KR102272290B1 (ko) 2021-07-05
US10395697B1 (en) 2019-08-27
US20190244641A1 (en) 2019-08-08
JP6894052B2 (ja) 2021-06-23
EP3750160A1 (en) 2020-12-16
TW201946061A (zh) 2019-12-01
US10930324B2 (en) 2021-02-23
US20200152243A1 (en) 2020-05-14
TWI692758B (zh) 2020-05-01
EP3750160A4 (en) 2021-08-25
KR20200108370A (ko) 2020-09-17
WO2019156829A1 (en) 2019-08-15
US10573355B2 (en) 2020-02-25
US20200279590A1 (en) 2020-09-03
JP2021508909A (ja) 2021-03-11
US10692547B2 (en) 2020-06-23

Similar Documents

Publication Publication Date Title
CN111684526B (zh) 具有耦合电容的自我参考感测方案
CN112740330B (zh) 用于存储器装置中的基于区段的数据保护的存取方案
US11211109B2 (en) Access schemes for protecting stored data in a memory device
US11322196B2 (en) Sense amplifier with lower offset and increased speed
CN109407816B (zh) 电子存储器设备及用于存取存储器单元的方法
CN111801738B (zh) 用于感测存储器单元的差分放大器方案
CN112567462B (zh) 存储器装置中用于基于活动的数据保护的存取方案
CN110880338A (zh) 基于源极跟随器的感测方案
CN113243031A (zh) 存储器装置中的多路复用信号开发

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant