CN111681992A - 一种金属封装材料、tr组件、制备方法和雷达 - Google Patents

一种金属封装材料、tr组件、制备方法和雷达 Download PDF

Info

Publication number
CN111681992A
CN111681992A CN202010716907.3A CN202010716907A CN111681992A CN 111681992 A CN111681992 A CN 111681992A CN 202010716907 A CN202010716907 A CN 202010716907A CN 111681992 A CN111681992 A CN 111681992A
Authority
CN
China
Prior art keywords
integrated circuit
hybrid integrated
metal
packaging material
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010716907.3A
Other languages
English (en)
Inventor
廖全文
翁俊
陈天雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Radio Measurement
Original Assignee
Beijing Institute of Radio Measurement
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Radio Measurement filed Critical Beijing Institute of Radio Measurement
Priority to CN202010716907.3A priority Critical patent/CN111681992A/zh
Publication of CN111681992A publication Critical patent/CN111681992A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种金属封装材料、TR组件、制备方法和雷达，当在壳体镀覆层的表面焊接混合集成电路后，通过应力释放层能释放因温度变化导致的金属壳体与混合集成电路之间的应力，减小金属封装材料的应力形变，因此，突破了对混合集成电路的封装尺寸的限制，也提高了封装后的混合集成电路的性能，适用性强。

Description

一种金属封装材料、TR组件、制备方法和雷达
技术领域
本发明涉及金属封装材料及TR组件技术领域，尤其涉及一种具有金属封装材料。
背景技术
金属封装材料具有提供机械支撑、物理保护、电气连接和散热等作用，在封装雷达的混合集成电路中具有广泛的应用，传统金属封装材料具有很多不足之处，例如材质为铝硅合金的金属封装材料，在焊接或电镀时产生的温度变化使该金属封装材料产生较大的应力形变，只适用于对一定尺寸以下的混合集成电路进行封装，若对较大尺寸的混合集成电路进行封装，由于金属封装材料产生较大形变，降低了封装后的混合集成电路的性能，或直接损坏混合集成电路，因此，传统金属封装材料既限制了混合集成电路的封装尺寸，又限制了封装后的混合集成电路的性能，适用性较低。
发明内容
本发明所要解决的技术问题是针对现有技术的不足，提供了一种金属封装材料、一种TR组件、一种用于制备金属封装材料的制备方法、用于制备TR组件的制备方法、一种雷达。
本发明的一种金属封装材料的技术方案如下：
包括金属壳体、应力释放层和用于焊接混合集成电路的壳体镀覆层，所述应力释放层位于所述金属壳体与所述壳体镀覆层之间。
本发明的一种金属封装材料的有益效果如下：
当在壳体镀覆层的表面焊接混合集成电路后，通过应力释放层能释放因温度变化导致的金属壳体与混合集成电路之间的应力，减小金属封装材料的应力形变，因此，突破了对混合集成电路的封装尺寸的限制，也提高了封装后的混合集成电路的性能，适用性强。
在上述方案的基础上，本发明的一种金属封装材料还可以做如下改进。
进一步，所述应力释放层的厚度范围为1μm～100μm，所述应力释放层的材质为石墨烯或碳纳米管。
进一步，所述金属壳体的材质为金或镍，所述金属壳体的材质为铝合金或铝硅合金。
本发明的一种TR组件的技术方案如下：
包括混合集成电路和上述任一项所述的一种金属封装材料，所述混合集成电路焊接在所述壳体镀覆层的另一面。
本发明的一种TR组件的有益效果如下：
当在金属封装材料的壳体镀覆层的表面焊接混合集成电路后，形成TR组件，通过应力释放层能释放因温度变化导致的金属壳体与混合集成电路之间的应力，减小金属封装材料的应力形变，提高了TR组件的性能，而且，金属封装材料突破了对混合集成电路的封装尺寸的限制，因此能制作各种尺寸的TR组件。
本发明的一种TR组件的技术方案如下：
包括混合集成电路镀覆层、混合集成电路和上述任一项所述的一种金属封装材料，所述混合集成电路镀覆层位于所述混合集成电路和所述壳体镀覆层之间。
本发明的一种TR组件的有益效果如下：
通过应力释放层能释放因温度变化导致的金属壳体与混合集成电路之间的应力，减小金属封装材料的应力形变，提高了TR组件的性能，其中，通过混合集成电路镀覆层，连接混合集成电路更为牢固，使TR组件中的混合集成电路不易掉落，而且，金属封装材料突破了对混合集成电路的封装尺寸的限制，因此能制作各种尺寸的TR组件。
进一步，所述混合集成电路镀覆层的材质为金或镍。
本发明的一种用于上述任一项所述的一种金属封装材料的制备方法的技术方案如下：
采用化学气相沉积工艺在金属壳体的表面上沉积生成应力释放层；
采用电镀工艺将壳体镀覆层镀覆在所述应力释放层的表面。
本发明的一种用于上述任一项所述的一种金属封装材料的制备方法的有益效果如下：
通过应力释放层能释放因温度变化导致的金属壳体与混合集成电路之间的应力，减小所制备的金属封装材料的应力形变，因此，制备的金属封装材料突破了对混合集成电路的封装尺寸的限制，也提高了封装后的混合集成电路的性能，适用性强。
本发明的一种用于制备上述一种TR组件的制备方法的技术方案如下：
将混合集成电路焊接在金属封装材料的壳体镀覆层的表面。
本发明的一种用于制备上述一种TR组件的制备方法的有益效果如下：
由于金属封装材料通过应力释放层能释放因温度变化导致的金属壳体与混合集成电路之间的应力，减小金属封装材料的应力形变，提高了所制备出的TR组件的性能，而且，金属封装材料突破了对混合集成电路的封装尺寸的限制，因此能制作各种尺寸的TR组件。
本发明的一种用于制备上述一种TR组件的制备方法的技术方案如下：
采用电镀工艺将混合集成电路镀覆层镀覆在金属封装材料的壳体镀覆层的表面；
将混合集成电路焊接在所述混合集成电路镀覆层的表面。
本发明的一种用于制备上述一种TR组件的制备方法的有益效果如下：
一方面，由于金属封装材料通过应力释放层能释放因温度变化导致的金属壳体与混合集成电路之间的应力，减小金属封装材料的应力形变，另一方面，由于通过混合集成电路镀覆层，连接混合集成电路更为牢固，使TR组件中的混合集成电路不易掉落，提高了所制备出的TR组件的性能和质量，而且，金属封装材料突破了对混合集成电路的封装尺寸的限制，因此能制作各种尺寸的TR组件。
本发明的一种雷达的技术方案为：包括上述任一项所述的一种TR组件。
本发明的一种雷达的有益效果如下：
由于金属封装材料通过应力释放层能释放因温度变化导致的金属壳体与混合集成电路之间的应力，减小金属封装材料的应力形变，提高了所制备出的TR组件的性能，进而提高了雷达的性能，而且，金属封装材料突破了对混合集成电路的封装尺寸的限制，因此能制作适用于雷达的各种尺寸的TR组件，进一步提高雷达的性能。
附图说明
图1为本发明实施例的一种金属封装材料的结构示意图；
图2为本发明实施例的一种TR组件的结构示意图之一；
图3为本发明实施例的一种TR组件的结构示意图之二；
图4为本发明实施例的一种用于制备金属封装材料的制备方法的流程示意图；
图5为本发明实施例的一种用于一种TR组件的制备方法的流程示意图。
具体实施方式
如图1所示，本发明实施例的本发明实施例的一种金属封装材料，包括金属壳体1、应力释放层2和用于焊接混合集成电路4的壳体镀覆层3，所述应力释放层2位于所述金属壳体1与所述壳体镀覆层3之间。
当在壳体镀覆层3的表面焊接混合集成电路4后，通过应力释放层2能释放因温度变化导致的金属壳体1与混合集成电路4之间的应力，减小金属封装材料的应力形变，因此，突破了对混合集成电路4的封装尺寸的限制，也提高了封装后的混合集成电路4的性能，适用性强。
较优地，在上述技术方案中，所述应力释放层2的厚度范围为1μm～100μm，所述应力释放层2的材质为石墨烯或碳纳米管。
较优地，在上述技术方案中，所述金属壳体1的材质为金或镍，所述金属壳体1的材质为铝合金或铝硅合金。
通过下述两组对比实验对本申请的一种金属封装材料进行说明，具体地：
1)第一组对比实验：分别在传统金属封装材料和本申请的一种金属封装材料上焊接相同的混合集成电路4，并以相同的焊接温度对传统金属封装材料和本申请的一种金属封装材料进行焊接，其焊接处的温度均从焊接温度下降至室温，那么：
传统金属封装材料内存在较大应力，产生较大形变，严重降低了封装后的混合集成电路4的性能，还可能直接损坏混合集成电路4；
本申请的一种金属封装材料所产生的形变相较于传统金属封装材料的形变低，能保证封装后的混合集成电路4的性能，不会损坏混合集成电路4；
2)第二组对比实验：分别在缺省金属封装材料和与缺省金属封装材料相对的一种金属封装材料上焊接相同的混合集成电路4，并以相同的焊接温度对缺省金属封装材料和该缺省金属封装材料相对的一种金属封装材料进行焊接，其焊接处的温度均从焊接温度下降至室温；
其中，在本申请的一种金属封装材料中不设置应力释放层2，即为缺省金属封装材料，可以理解的是，缺省金属封装材料只由金属壳体1和壳体镀覆层3组成，该缺省金属封装材料相对的一种金属封装材料为具有应力释放层2的金属封装材料，那么：
因缺省金属封装材料中的金属壳体1热膨胀系数与混合集成电路4的热膨胀系数的存在差异，导致混合集成电路4的焊接应力可达80MPa以上；
而该缺省金属封装材料相对的一种金属封装材料的应力释放层2能够在因温度变化导致的界面剪切应力作用下发生形变，从而能释放的金属壳体1与混合集成电路4之间的应力，使混合集成电路4的焊接应力降低50％以上。
其中，可以理解的是，本申请的一种金属封装材料并非仅限定一种特定材料的组分或材质，而是指一种层结构，以及每层的组分或材质。
如图2所示，本发明实施例的一种TR组件，包括混合集成电路4和上述任一项所述的一种金属封装材料，所述混合集成电路4焊接在所述壳体镀覆层3的另一面。
当在金属封装材料的壳体镀覆层3的表面焊接混合集成电路4后，形成TR组件，通过应力释放层2能释放因温度变化导致的金属壳体1与混合集成电路4之间的应力，减小金属封装材料的应力形变，提高了TR组件的性能，而且，金属封装材料突破了对混合集成电路4的封装尺寸的限制，因此能制作各种尺寸的TR组件，其中，可以理解的是：由于壳体镀覆层3的一面镀覆在应力释放层2上，那么混合集成电路4镀覆在壳体镀覆层3的另一面即与应力释放层2相对的一面。
如图3所示，本发明实施例的一种TR组件，包括混合集成电路镀覆层5、混合集成电路4和上述任一项所述的一种金属封装材料，所述混合集成电路镀覆层5位于所述混合集成电路4和所述壳体镀覆层3之间。
通过应力释放层2能释放因温度变化导致的金属壳体1与混合集成电路4之间的应力，减小金属封装材料的应力形变，提高了TR组件的性能，其中，通过混合集成电路镀覆层5，连接混合集成电路4更为牢固，使TR组件中的混合集成电路4不易掉落，而且，金属封装材料突破了对混合集成电路4的封装尺寸的限制，因此能制作各种尺寸的TR组件。
较优地，在上述技术方案中，所述混合集成电路镀覆层5的材质为金或镍。
如图4所示，本发明的一种用于上述任一项所述的一种金属封装材料的制备方法，包括：
S1、采用化学气相沉积工艺在金属壳体1的表面上沉积生成应力释放层2；
S2、采用电镀工艺将壳体镀覆层3镀覆在所述应力释放层2的表面。
通过应力释放层2能释放因温度变化导致的金属壳体1与混合集成电路4之间的应力，减小所制备的金属封装材料的应力形变，因此，制备的金属封装材料突破了对混合集成电路4的封装尺寸的限制，也提高了封装后的混合集成电路4的性能，适用性强。
本发明实施例的一种用于制备上述一种TR组件的制备方法，将混合集成电路4焊接在金属封装材料的壳体镀覆层3的表面。
由于金属封装材料通过应力释放层2能释放因温度变化导致的金属壳体1与混合集成电路4之间的应力，减小金属封装材料的应力形变，提高了所制备出的TR组件的性能，而且，金属封装材料突破了对混合集成电路4的封装尺寸的限制，因此能制作各种尺寸的TR组件。
如图5所示，本发明实施例的一种用于制备上述一种TR组件的制备方法，包括：
S10、采用电镀工艺将混合集成电路镀覆层5镀覆在金属封装材料的壳体镀覆层3的表面；
S20、将混合集成电路4焊接在所述混合集成电路镀覆层5的表面。
一方面，由于金属封装材料通过应力释放层2能释放因温度变化导致的金属壳体1与混合集成电路4之间的应力，减小金属封装材料的应力形变，另一方面，由于通过混合集成电路镀覆层5，连接混合集成电路4更为牢固，使TR组件中的混合集成电路4不易掉落，提高了所制备出的TR组件的性能和质量，而且，金属封装材料突破了对混合集成电路4的封装尺寸的限制，因此能制作各种尺寸的TR组件。
本发明实施例的一种雷达，包括上述任一项所述的一种TR组件，由于金属封装材料通过应力释放层2能释放因温度变化导致的金属壳体1与混合集成电路4之间的应力，减小金属封装材料的应力形变，提高了所制备出的TR组件的性能，进而提高了雷达的性能，而且，金属封装材料突破了对混合集成电路4的封装尺寸的限制，因此能制作适用于雷达的各种尺寸的TR组件，进一步提高雷达的性能。
可以理解的是，应用于雷达的TR组件所对应的混合集成电路4为雷达对应的混合集成电路4，如用于实现对雷达的发射信号的放大、对接收信号的放大以及对信号幅度、相位的控制，由低噪放、功放、限幅器或移相等功能的混合集成电路4。
在本发明中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种金属封装材料，其特征在于，包括金属壳体(1)、应力释放层(2)和用于焊接混合集成电路(4)的壳体镀覆层(3)，所述应力释放层(2)位于所述金属壳体(1)与所述壳体镀覆层(3)之间。
2.根据权利要求1所述的一种金属封装材料，其特征在于，所述应力释放层(2)的厚度范围为1μm～100μm，所述应力释放层(2)的材质为石墨烯或碳纳米管。
3.根据权利要求1或2所述的一种金属封装材料，其特征在于，所述金属壳体(1)的材质为金或镍，所述金属壳体(1)的材质为铝合金或铝硅合金。
4.一种TR组件，其特征在于，包括混合集成电路(4)和权利要求1至3任一项所述的一种金属封装材料，所述混合集成电路(4)焊接在所述壳体镀覆层(3)的另一面。
5.一种TR组件，其特征在于，包括混合集成电路镀覆层(5)、混合集成电路(4)和权利要求1至3任一项所述的一种金属封装材料，所述混合集成电路镀覆层(5)位于所述混合集成电路(4)和所述壳体镀覆层(3)之间。
6.根据权利要求5所述的一种TR组件，其特征在于，所述混合集成电路镀覆层(5)的材质为金或镍。
7.一种用于制备权利要求1至3任一项所述的一种金属封装材料的制备方法，其特征在于，包括：
采用化学气相沉积工艺在金属壳体(1)的表面上沉积生成应力释放层(2)；
采用电镀工艺将壳体镀覆层(3)镀覆在所述应力释放层(2)的表面。
8.一种用于制备权利要求4中的一种TR组件的制备方法，其特征在于，将混合集成电路(4)焊接在金属封装材料的壳体镀覆层(3)的表面。
9.一种用于制备权利要求5中的一种TR组件的制备方法，其特征在于，
采用电镀工艺将混合集成电路镀覆层(5)镀覆在金属封装材料的壳体镀覆层(3)的表面；
将混合集成电路(4)焊接在所述混合集成电路镀覆层(5)的表面。
10.一种雷达，其特征在于，包括权利要求4至6任一项所述的一种TR组件。
CN202010716907.3A 2020-07-23 2020-07-23 一种金属封装材料、tr组件、制备方法和雷达 Pending CN111681992A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010716907.3A CN111681992A (zh) 2020-07-23 2020-07-23 一种金属封装材料、tr组件、制备方法和雷达

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010716907.3A CN111681992A (zh) 2020-07-23 2020-07-23 一种金属封装材料、tr组件、制备方法和雷达

Publications (1)

Publication Number Publication Date
CN111681992A true CN111681992A (zh) 2020-09-18

Family

ID=72457946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010716907.3A Pending CN111681992A (zh) 2020-07-23 2020-07-23 一种金属封装材料、tr组件、制备方法和雷达

Country Status (1)

Country Link
CN (1) CN111681992A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226573A (ja) * 1992-02-14 1993-09-03 Mitsubishi Heavy Ind Ltd ハイブリッド集積回路装置
CN102503579A (zh) * 2011-10-13 2012-06-20 华中科技大学 低温烧结制备金属化陶瓷基板方法
CN106910725A (zh) * 2016-05-09 2017-06-30 苏州能讯高能半导体有限公司 一种半导体芯片的封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226573A (ja) * 1992-02-14 1993-09-03 Mitsubishi Heavy Ind Ltd ハイブリッド集積回路装置
CN102503579A (zh) * 2011-10-13 2012-06-20 华中科技大学 低温烧结制备金属化陶瓷基板方法
CN106910725A (zh) * 2016-05-09 2017-06-30 苏州能讯高能半导体有限公司 一种半导体芯片的封装结构

Similar Documents

Publication Publication Date Title
JP6904088B2 (ja) 銅／セラミックス接合体、及び、絶縁回路基板
JP6965768B2 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
US7274103B2 (en) Semiconductor device and manufacturing method thereof
US20160181123A1 (en) Method of producing bonded body and method of producing power module substrate
US4409079A (en) Method of metallizing sintered ceramics
KR102248760B1 (ko) 접합 조성물 및 이를 이용한 접합 방법
JP2012515266A (ja) 焼結材料、焼結接合部並びに焼結接合部の製造方法
JP6908173B2 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
CN114043123A (zh) 纳米铜焊膏及其在芯片封装互连结构中的应用
RU2196683C2 (ru) Подложка, способ ее получения (варианты) и металлическое соединенное изделие
JP2001332854A (ja) セラミックス回路基板
TWI813593B (zh) 接合體及絕緣電路基板
WO2021112060A1 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
JP6967252B2 (ja) 電子部品の製造方法、及び電子部品
CN111681992A (zh) 一种金属封装材料、tr组件、制备方法和雷达
TWI283463B (en) Members for semiconductor device
JP2017112277A (ja) 接合体、冷却器付きパワーモジュール用基板、冷却器付きパワーモジュール用基板の製造方法
JP6432373B2 (ja) ヒートシンク付パワーモジュール用基板、パワーモジュール、及び、ヒートシンク付パワーモジュール用基板の製造方法
JPH0586662B2 (zh)
JP6221590B2 (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
JP5042717B2 (ja) コンデンサ用リード線の製造方法
JP2013191640A (ja) パワーモジュール用基板及びその製造方法
JPH08102570A (ja) セラミックス回路基板
JP2000114302A (ja) 半導体装置
TWI415978B (zh) 抑制錫鬚晶生長的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200918

RJ01 Rejection of invention patent application after publication