CN111653617A - 一种增强型氮化物功率器件及制作方法 - Google Patents

一种增强型氮化物功率器件及制作方法 Download PDF

Info

Publication number
CN111653617A
CN111653617A CN202010242665.9A CN202010242665A CN111653617A CN 111653617 A CN111653617 A CN 111653617A CN 202010242665 A CN202010242665 A CN 202010242665A CN 111653617 A CN111653617 A CN 111653617A
Authority
CN
China
Prior art keywords
nitride
layer
gate
metal
type nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010242665.9A
Other languages
English (en)
Other versions
CN111653617B (zh
Inventor
赵杰
林科闯
刘成
叶念慈
林育赐
梁玉玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Sanan Semiconductor Co Ltd
Original Assignee
Xiamen Sanan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Integrated Circuit Co Ltd filed Critical Xiamen Sanan Integrated Circuit Co Ltd
Priority to CN202010242665.9A priority Critical patent/CN111653617B/zh
Publication of CN111653617A publication Critical patent/CN111653617A/zh
Application granted granted Critical
Publication of CN111653617B publication Critical patent/CN111653617B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种增强型氮化物功率器件,包括衬底、缓冲层、势垒层、第一氮化物层、P型氮化物栅、源极金属、漏极金属和栅极金属,其中源极金属、漏极金属和第一氮化物层设于势垒层上,P型氮化物栅设于第一氮化物层上,栅极金属设于P型氮化物栅上。第一氮化物层的材料是ScxAl1‑xN、BxAl1‑xN、ScxByAl1‑x‑yN、ScxGa1‑xN中的至少一种。本发明还公开了其制作方法,利用干法蚀刻时第一氮化物层材料及P型氮化物材料同刻蚀气体反应的生成物挥发性差异改变刻蚀速率,提高P型氮化物刻蚀选择比,避免在P型氮化物蚀刻时对势垒层界面的损伤,改善器件漏电流,提升产品性能。

Description

一种增强型氮化物功率器件及制作方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种增强型氮化物功率器件及制作方法。
背景技术
氮化镓材料作为第三代宽禁带半导体的一种,具有大禁带宽度、高击穿电场的特点,尤其适用于高功率通信、电力电子等领域。由于自发极化与压电极化存在,其与铝镓氮形成异质结,在异质结界面处自然形成高浓度、高电子迁移率的二维电子气,基于此特性制备出的功率器件更加适用于高频、高功率的应用中。同样的由于其自身的二维电子气的存在,基于AlGaN/GaN异质结制备的高电子迁移率晶体管,为阈值电压小于0V的耗尽型器件,而在实际电路使用中,无法直接提供一个负压的关断,需要增加负载来实现负压进行调控,额外引入的负载影响器件性能发挥。
目前制备阈值电压大于0V的增强型GaN HEMT器件的方法有两类,第一类为使用SiMOS与耗尽型GaN HEMT级联实现增强型,该类型器件存在应用时受限于Si器件性能,不能最大化利用GaN器件性能的缺点;另一类为直接实现增强型GaN HEMT,一般地分为三种,①凹槽栅工艺实现增强型,通过干法/湿法刻蚀去除或减薄GaN HEMT栅区域的势垒层,以实现增强型,具有刻蚀工艺复杂的缺点;②栅下氟离子处理实现增强型,通过对栅区域进行氟离子处理,耗尽栅下二维电子气,以实现增强型,存在阈值重复性不佳等缺点;③P型氮化物栅结构,利用P型氮化物抬高能带,耗尽栅下二维电子气,以实现增强型,存在刻蚀控制困难的缺点。
利用P型氮化物实现增强型成为研究的热点,仍然存在刻蚀精准控制困难及对势垒层刻蚀损伤等问题。这是由于目前针对P型氮化物刻蚀通常使用Cl基刻蚀氛围刻蚀,由于Cl基同样刻蚀铝镓氮势垒层,P型氮化物刻蚀比较困难精准控制刻蚀停止在铝镓氮势垒层上,即使能够停止在势垒层上,同样存在对势垒层的刻蚀损伤,影响器件的动态、静态特性。
发明内容
本发明的目的在于克服现有技术存在的不足,提供一种增强型氮化物功率器件及制作方法。
为了实现以上目的,本发明的技术方案为:
一种增强型氮化物功率器件,包括半导体基底、第一氮化物层、P型氮化物栅、源极金属、漏极金属和栅极金属;所述半导体基底包括从下至上依次设置的衬底、缓冲层和势垒层,所述源极金属、漏极金属和第一氮化物层设于所述势垒层上,所述P型氮化物栅设于所述第一氮化物层上,所述栅极金属设于所述P型氮化物栅上;其中所述第一氮化物层的材料是ScxAl1-xN、BxAl1-xN、ScxByAl1-x-yN、ScxGa1-xN中的至少一种,且0<x<0.75,y>0,x+y<1。
可选的,所述第一氮化物层的厚度小于10nm。
可选的,所述第一氮化物层的材料是P型掺杂材料、N型掺杂材料或本征材料。
可选的,所述势垒层的材料是AlGaN,所述P型氮化物栅的材料是p-GaN、p-AlGaN、p-InGaN或p-InAlGaN。
可选的,还包括钝化层,所述钝化层覆盖所述P型氮化物栅和第一氮化物层,所述栅极金属通过所述钝化层的开口设于所述P型氮化物栅上。
上述增强型氮化物功率器件的制作方法包括以下步骤:
1)于衬底上依次沉积缓冲层、势垒层、第一氮化物层和P型氮化物层;
2)通过干法蚀刻工艺蚀刻所述P型氮化物层至所述第一氮化物层,余下P型氮化物层于预设栅极区域形成P型氮化物栅;
3)采用干法蚀刻工艺去除预设源极、漏极区域的第一氮化物层;
4)于预设源极、漏极区域的势垒层上制备源极金属和漏极金属;
5)于所述P型氮化物栅上制备栅极金属。
可选的,步骤2)中,采用Cl基气体蚀刻所述P型氮化物层,所述Cl基气体包括Cl2、BCl3
可选的,步骤2)中,通过检测所述干法蚀刻由所述P型氮化物层至所述第一氮化物层的蚀刻速率的变化终止蚀刻。
可选的,还包括于步骤4)形成的结构上沉积钝化层的步骤;步骤5)中,去除所述P型氮化物栅、源极金属和漏极金属上方的钝化层,通过所述钝化层的开口于所述P型氮化物栅上制备所述栅极金属。
本发明的有益效果为:
本发明通过改善外延结构,在P型氮化物和势垒层之间增加一层第一氮化物层,利用干法蚀刻时第一氮化物层材料及P型氮化物材料同刻蚀气体反应的生成物挥发性差异改变刻蚀速率,提高P型氮化物刻蚀选择比,避免在P型氮化物蚀刻时对势垒层界面的损伤,改善器件漏电流,提升产品性能。
附图说明
图1为本发明一实施例的增强型氮化物功率器件的结构示意图;
图2为图1的增强型氮化物功率器件的制作方法的工艺流程图,图中a-f为各个步骤所形成的结构示意图。
具体实施方式
以下结合附图及实施例对本发明作进一步详细说明。本发明的附图仅为示意以更容易了解本发明,其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系,在本领域技术人员应能理解是指构件的相对位置而言,因此皆可以翻转而呈现相同的构件,此皆应同属本说明书所揭露的范围。此外,图中所示的元件及结构的比例和个数等均仅为示例,并不以此进行限制,实际可依照设计需求进行调整。
参考图1,一实施例的增强型氮化物功率器件包括半导体基底1、第一氮化物层2、P型氮化物栅3、源极金属4、漏极金属5、钝化层6和栅极金属7。半导体基底1包括从下至上依次设置的衬底11、缓冲层12和势垒层13,源极金属4、漏极金属5和第一氮化物层2分别设于势垒层13上,P型氮化物栅3设于第一氮化物层2上并位于源极金属4和漏极金属5之间,钝化层6覆盖P型氮化物栅3和第一氮化物层2,栅极金属7通过钝化层6的开口设于P型氮化物栅3上。
其中,势垒层13的材料为AlGaN;第一氮化物层2的材料是ScxAl1-xN、BxAl1-xN、ScxByAl1-x-yN、ScxGa1-xN中的至少一种,且0<x<0.75,y>0,x+y<1;P型氮化物栅3的材料是p-GaN、p-AlGaN、p-InGaN或p-InAlGaN。其余结构可采用习知设置,衬底11举例为Si单晶衬底,钝化层6举例为SiN、SiO2等,源极金属4、漏极金属5和栅极金属7采用习知导电金属的单层或复合叠层的结构。
具体,第一氮化物层2的厚度小于10nm以保证器件异质结的正常工作,例如可以是1nm、3nm、5nm或8nm。第一氮化物层2可以是P型、N型或U型的ScxAl1-xN、BxAl1-xN、ScxByAl1-x-yN及ScxGa1-xN,其中x<0.75保证第一氮化物层2为六方晶型,存在<5%的晶格失配,以保证其上的P型氮化物栅3的生长质量。P型氮化物栅3例如可以是Mg掺杂实现P型。在蚀刻形成P型氮化物栅3的过程中,利用第一氮化物层2的Sc、B等降低刻蚀速率,提高刻蚀的选择比,可以减少P型氮化物蚀刻对势垒层13界面的损伤。
参考图2,以下按步骤具体说明其制作方法。
参考2a,在衬底11上依次外延缓冲层12、AlGaN势垒层13、第一氮化物层2和P型氮化物层3’。
参考2b,采用光阻定义栅极区域,通过干法蚀刻工艺蚀刻所述P型氮化物层3’至所述第一氮化物层2,去除非栅区域的P型氮化物,余下P型氮化物层于栅极区域形成P型氮化物栅3,可选用方法包括ICP、RIE等,采用Cl2和/或BCl3为主刻蚀气体。刻蚀过程中Cl2、BCl3解离为Cl,同P型氮化物层3’的Ga生成GaCl,实现对P型氮化物层3’的刻蚀;ScxAl1-xN、ScxByAl1-x-yN、ScxGa1-xN形成的第一氮化物层2在被刻蚀时生成ScCl,其挥发性低于GaCl,导致刻蚀过程变慢;BxAl1-xN、ScxByAl1-x-yN形成的第一氮化物层2在刻蚀过程中生成B,抑制刻蚀过程中BCl3的解离,导致刻蚀过程变慢;从而,通过监测蚀刻过程中蚀刻速率的变化来判断蚀刻终止点进而终止蚀刻,可将蚀刻过程停止在第一氮化物层2,提高相对的刻蚀选择比,避免进一步损伤底下的AlGaN势垒层13。其中,蚀刻速率的监测和判断可以通过例如检测蚀刻生成物的光谱以及光谱浓度来实现。
参考2c,采用光阻定义源极、漏极区域,通过干法蚀刻工艺去除源极、漏极区域的第一氮化物层2。干法蚀刻仍采用Cl基作为主蚀刻气体,通过低速的蚀刻以及时间调控控制蚀刻程度。
参考2d,于预设源极、漏极区域的势垒层13上制备源极金属4和漏极金属5,通过蒸镀或溅射方法制备金属,通过合金形成欧姆接触。
参考2e,利用PECVD、LPCVD、ALD等沉积钝化层6保护界面,实现高质量的界面,并通过注入隔离形成有源区。
参考2f,采用干法蚀刻或湿法蚀刻去除P型氮化物栅3、源极金属4和漏极金属5上方的钝化层6,采用蒸镀或溅射等方法通过钝化层的开口于所述P型氮化物栅3上制备栅极金属7。
上述实施例仅用来进一步说明本发明的一种增强型氮化物功率器件及制作方法,但本发明并不局限于实施例,凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均落入本发明技术方案的保护范围内。

Claims (9)

1.一种增强型氮化物功率器件,其特征在于:包括半导体基底、第一氮化物层、P型氮化物栅、源极金属、漏极金属和栅极金属;所述半导体基底包括从下至上依次设置的衬底、缓冲层和势垒层,所述源极金属、漏极金属和第一氮化物层设于所述势垒层上,所述P型氮化物栅设于所述第一氮化物层上,所述栅极金属设于所述P型氮化物栅上;其中所述第一氮化物层的材料是ScxAl1-xN、BxAl1-xN、ScxByAl1-x-yN、ScxGa1-xN中的至少一种,且0<x<0.75,y>0,x+y<1。
2.根据权利要求1所述的增强型氮化物功率器件,其特征在于:所述第一氮化物层的厚度小于10nm。
3.根据权利要求1所述的增强型氮化物功率器件,其特征在于:所述第一氮化物层的材料是P型掺杂材料、N型掺杂材料或本征材料。
4.根据权利要求1所述的增强型氮化物功率器件,其特征在于:所述势垒层的材料是AlGaN,所述P型氮化物栅的材料是p-GaN、p-AlGaN、p-InGaN或p-InAlGaN。
5.根据权利要求1所述的增强型氮化物功率器件,其特征在于:还包括钝化层,所述钝化层覆盖所述P型氮化物栅和第一氮化物层,所述栅极金属通过所述钝化层的开口设于所述P型氮化物栅上。
6.权利要求1~5任一项所述增强型氮化物功率器件的制作方法,其特征在于包括以下步骤:
1)于衬底上依次沉积缓冲层、势垒层、第一氮化物层和P型氮化物层;
2)通过干法蚀刻工艺蚀刻所述P型氮化物层至所述第一氮化物层,余下P型氮化物层于预设栅极区域形成P型氮化物栅;
3)采用干法蚀刻工艺去除预设源极、漏极区域的第一氮化物层;
4)于预设源极、漏极区域的势垒层上制备源极金属和漏极金属;
5)于所述P型氮化物栅上制备栅极金属。
7.根据权利要求6所述的制作方法,其特征在于:步骤2)中,采用Cl基气体蚀刻所述P型氮化物层,所述Cl基气体包括Cl2、BCl3
8.根据权利要求7所述的制作方法,其特征在于:步骤2)中,通过检测所述干法蚀刻由所述P型氮化物层至所述第一氮化物层的蚀刻速率的变化终止蚀刻。
9.根据权利要求6所述的制作方法,其特征在于:还包括于步骤4)形成的结构上沉积钝化层的步骤;步骤5)中,去除所述P型氮化物栅、源极金属和漏极金属上方的钝化层,通过所述钝化层的开口于所述P型氮化物栅上制备所述栅极金属。
CN202010242665.9A 2020-03-31 2020-03-31 一种增强型氮化物功率器件及制作方法 Active CN111653617B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010242665.9A CN111653617B (zh) 2020-03-31 2020-03-31 一种增强型氮化物功率器件及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010242665.9A CN111653617B (zh) 2020-03-31 2020-03-31 一种增强型氮化物功率器件及制作方法

Publications (2)

Publication Number Publication Date
CN111653617A true CN111653617A (zh) 2020-09-11
CN111653617B CN111653617B (zh) 2022-09-09

Family

ID=72345476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010242665.9A Active CN111653617B (zh) 2020-03-31 2020-03-31 一种增强型氮化物功率器件及制作方法

Country Status (1)

Country Link
CN (1) CN111653617B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736131A (zh) * 2021-01-05 2021-04-30 西安电子科技大学 YAlN/GaN高电子迁移率晶体管及其制作方法
CN113851522A (zh) * 2021-08-30 2021-12-28 厦门市三安集成电路有限公司 一种氮化镓增强型器件及其制备方法
CN114759085A (zh) * 2022-03-02 2022-07-15 山东大学 一种基于ScAlN介质层的InAlN/GaN MIS-HEMT及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130112986A1 (en) * 2011-11-09 2013-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Gallium Nitride Semiconductor Devices and Method Making Thereof
CN106486363A (zh) * 2015-09-01 2017-03-08 中国科学院苏州纳米技术与纳米仿生研究所 基于p型层的III族氮化物增强型HEMT及其制备方法
US20180130883A1 (en) * 2016-11-10 2018-05-10 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Scandium-Containing III-N Etch-Stop Layers for Selective Etching of III-Nitrides and Related Materials
CN109065449A (zh) * 2018-08-16 2018-12-21 苏州汉骅半导体有限公司 外延结构的减薄方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130112986A1 (en) * 2011-11-09 2013-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Gallium Nitride Semiconductor Devices and Method Making Thereof
CN106486363A (zh) * 2015-09-01 2017-03-08 中国科学院苏州纳米技术与纳米仿生研究所 基于p型层的III族氮化物增强型HEMT及其制备方法
US20180130883A1 (en) * 2016-11-10 2018-05-10 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Scandium-Containing III-N Etch-Stop Layers for Selective Etching of III-Nitrides and Related Materials
CN109065449A (zh) * 2018-08-16 2018-12-21 苏州汉骅半导体有限公司 外延结构的减薄方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736131A (zh) * 2021-01-05 2021-04-30 西安电子科技大学 YAlN/GaN高电子迁移率晶体管及其制作方法
CN112736131B (zh) * 2021-01-05 2023-02-10 西安电子科技大学 YAlN/GaN高电子迁移率晶体管及其制作方法
CN113851522A (zh) * 2021-08-30 2021-12-28 厦门市三安集成电路有限公司 一种氮化镓增强型器件及其制备方法
CN113851522B (zh) * 2021-08-30 2023-07-28 湖南三安半导体有限责任公司 一种氮化镓增强型器件及其制备方法
CN114759085A (zh) * 2022-03-02 2022-07-15 山东大学 一种基于ScAlN介质层的InAlN/GaN MIS-HEMT及其制备方法
CN114759085B (zh) * 2022-03-02 2024-05-28 山东大学 一种基于ScAlN介质层的InAlN/GaN MIS-HEMT及其制备方法

Also Published As

Publication number Publication date
CN111653617B (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
CN110034186B (zh) 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
JP4179539B2 (ja) 化合物半導体装置及びその製造方法
CN111653617B (zh) 一种增强型氮化物功率器件及制作方法
WO2016141762A1 (zh) Iii族氮化物增强型hemt及其制备方法
JP5126733B2 (ja) 電界効果トランジスタ及びその製造方法
WO2010109566A1 (ja) 半導体装置及びその製造方法
CN109585545A (zh) 一种新型增强型半导体器件及其制备方法
CN111223777B (zh) GaN基HEMT器件及其制作方法
KR20160057343A (ko) 질화갈륨(GaN) 고 전자이동도 트랜지스터용 구조체
CN109873034B (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
US11769825B2 (en) Nitride semiconductor device and nitride semiconductor package
CN113851522B (zh) 一种氮化镓增强型器件及其制备方法
CN111490100A (zh) 半导体装置及其制造方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
TW201709512A (zh) 半導體單元
CN117219676A (zh) 一种异质pn结栅极的增强型HEMT器件
CN116387246A (zh) p-GaN增强型MIS-HEMT器件及其制备方法
CN111933708B (zh) 一种氮化镓mis-hemt钝化设计及其制备方法
CN113745333B (zh) 一种氧化镓基mis-hemt器件及其制备方法
CN113363320B (zh) 降低栅极漏电的p-GaN栅增强型GaN-HEMT器件及其制作方法
JP5169515B2 (ja) 化合物半導体装置
US11335798B2 (en) Enhancement mode MISHEMT with GaN channel regrowth under a gate area
CN115588616B (zh) 一种增强型氮化镓高电子迁移率晶体管制造方法及器件
CN116613065B (zh) 一种增强型氮化镓hemt器件及制造方法
CN116092928B (zh) 一种高栅压摆幅的增强型GaN功率器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230404

Address after: 410000 No. 399, Changxing Road, high tech Development Zone, Changsha, Hunan Province

Patentee after: Hunan San'an Semiconductor Co.,Ltd.

Address before: No.753-799 Min'an Avenue, Hongtang Town, Tong'an District, Xiamen City, Fujian Province, 361000

Patentee before: XIAMEN SANAN INTEGRATED CIRCUIT Co.,Ltd.

TR01 Transfer of patent right