CN114759085B - 一种基于ScAlN介质层的InAlN/GaN MIS-HEMT及其制备方法 - Google Patents

一种基于ScAlN介质层的InAlN/GaN MIS-HEMT及其制备方法 Download PDF

Info

Publication number
CN114759085B
CN114759085B CN202210196597.6A CN202210196597A CN114759085B CN 114759085 B CN114759085 B CN 114759085B CN 202210196597 A CN202210196597 A CN 202210196597A CN 114759085 B CN114759085 B CN 114759085B
Authority
CN
China
Prior art keywords
scaln
gan
layer
inaln
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210196597.6A
Other languages
English (en)
Other versions
CN114759085A (zh
Inventor
崔鹏
陈思衡
韩吉胜
徐现刚
林兆军
展杰
徐明升
崔潆心
钟宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong University
Original Assignee
Shandong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong University filed Critical Shandong University
Priority to CN202210196597.6A priority Critical patent/CN114759085B/zh
Publication of CN114759085A publication Critical patent/CN114759085A/zh
Application granted granted Critical
Publication of CN114759085B publication Critical patent/CN114759085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种基于ScAlN介质层的InAlN/GaN MIS‑HEMT及其制备方法，该结构包括自下而上依次设置的衬底、GaN缓冲层、InGaN背势垒层、GaN沟道层、AlN插入层、InAlN势垒层、GaN帽层和ScAlN介质层。在GaN帽层上高温生长ScAlN介质层，高温生长的ScAlN与GaN帽层之间的界面陷阱态较少，界面电荷散射较弱，而且ScAlN可以有效钝化材料表面，减少表面陷阱态，从而提高器件的的最大饱和电流IDmax，降低导通电阻Ron。同时，可有效抑制栅下电子隧穿，降低器件栅极漏电和关态漏电流，从而提高栅极控制能力，增加开关电流比Ion/Ioff，以及降低亚阈值摆幅SS。

Description

一种基于ScAlN介质层的InAlN/GaN MIS-HEMT及其制备方法
技术领域
本发明涉及一种基于ScAlN介质层的InAlN/GaN MIS-HEMT及其制备方法，属于微电子研究的技术领域。
背景技术
为满足现代无线通讯、雷达、航空航天等对器件高频率、宽带宽、高效率、大功率的需求，二十世纪九十年代起，宽禁带半导体材料作为第三代半导体，逐渐进入人们的视野。相较于传统的Si和GaAs半导体材料，GaN作为第三代半导体的重要代表，以其饱和电子漂移速度大、击穿场强高、热导率高，还可与AlGaN、InAlN、AlN等形成异质结体系，在界面处产生具有高浓度和高迁移率的二维电子气(2DEG)等诸多优势，在众多半导体材料中脱颖而出。基于GaN及其异质结构材料体系所制备的GaN基高电子迁移率晶体管(HEMT)，在第三代无线通讯、卫星航天、军用相控阵雷达等领域逐步发挥出GaN独特的材料性能优势，近年来引起了广泛的关注和研究。
GaN与其势垒层材料(AlGaN、InAlN、AlN等)存在晶格失配，生长过程中，势垒层厚度的增加，会增强势垒层中的应变能，导致势垒层材料以位错甚至开裂的形式释放应力，因此，GaN基HEMT的势垒层较薄(一般低于30nm)。而较薄的势垒层极易引起电子在势垒层的隧穿，造成较大的栅极漏电，导致器件可靠性降低，并影响器件的噪声特性。常用的解决方法是在栅极下方沉积栅介质层，阻挡电子隧穿，从而降低栅极漏电，提高器件栅极控制能力。目前，Al2O3、SiN、SiO2等材料均已尝试作为栅介质层来降低栅极漏电。但是，由于栅介质层的沉积，会增大栅极到沟道的距离，降低器件的栅极电容，从而降低器件的输出跨导；而且，研究发现，栅介质层与表面材料结合的界面处，会存在陷阱态电荷；器件工作过程中界面陷阱态对电子的俘获和释放，会严重影响阈值电压稳定性和沟道载流子迁移率等器件特性。而ScAlN与InAlN具有相同的晶格结构，并可通过组分调控实现与InAlN势垒层的晶格匹配，故采用ScAlN作为栅介质层，有望实现与InAlN或AlGaN势垒层好的界面特性，从而抑制界面电荷的形成。目前报道的ScAlN一般以作为GaN器件的势垒层为主，采用MOCVD或者MBE生长，其生长设备昂贵，生长速度较慢，从成本考虑，不合适作为器件介质层的沉积设备选择。因此，当前并没有以ScAlN作为栅介质层的报道，而探索一种可行性的ScAlN介质层的沉积方式，并将之应用于GaN晶体管，将有助于进一步提高器件性能。
发明内容
针对现有技术的不足，本发明提供了一种基于ScAlN介质层的InAlN/GaN MIS-HEMT及其制备方法，在GaN帽层上高温生长ScAlN介质层；高温生长的ScAlN与GaN帽层之间的界面陷阱态较少，界面电荷散射较弱，而且ScAlN可以有效钝化材料表面，减少表面陷阱态，从而提高InAlN/GaN MIS-HEMT的最大饱和电流IDmax，降低导通电阻Ron。同时，高温生长的ScAlN具有较高材料质量和绝缘特性，可有效抑制栅下电子隧穿，降低器件栅极漏电和关态漏电流，从而提高InAlN/GaNMIS-HEMT的栅极控制能力，增加器件的开关电流比Ion/Ioff，以及降低器件亚阈值摆幅SS。
术语解释：
1.MIS-HEMT：Metal-Insulator-Semiconductor High Electron MobilityTransistor的缩写，金属-绝缘层-半导体高电子迁移率晶体管。
本发明的技术方案为：
一种基于ScAlN介质层的InAlN/GaN MIS-HEMT，包括自下而上依次设置的SiC衬底、GaN缓冲层、InGaN背势垒层、GaN沟道层、AlN插入层、InAlN势垒层、GaN帽层和ScAlN介质层；GaN帽层上设置有源电极和漏电极；ScAlN介质层上设置有栅电极，且栅电极位于源电极和漏电极的中间。
ScAlN与InAlN具有相同的晶格结构，并可通过组分调控实现与InAlN势垒层的晶格匹配，故采用ScAlN作为栅介质层，能够实现与InAlN或AlGaN势垒层好的界面特性，从而抑制界面电荷的形成。
根据本发明优选的，ScAlN介质层中Sc与Al摩尔比为(1:2)-(2:1)；进一步优选的，ScAlN介质层中Sc与Al摩尔比为1:1。
根据本发明优选的，所述ScAlN介质层的厚度为6-20nm；所述GaN缓冲层的厚度为2-4μm，GaN缓冲层未进行掺杂；所述InGaN背势垒层的厚度为2-4nm，In的摩尔比为10-15％；所述GaN沟道层的厚度为10-30nm；所述AlN插入层的厚度为0.7-1.5nm；所述InAlN势垒层的厚度为5-9nm，In的摩尔比为16-18％；所述GaN帽层的厚度为2-3nm；
进一步优选的，所述ScAlN介质层的厚度为8nm；所述GaN缓冲层的厚度为2μm；所述InGaN背势垒层的厚度为4nm，In的摩尔比为12％；所述GaN沟道层的厚度为15nm；所述AlN插入层的厚度为1nm；所述InAlN势垒层的厚度为8nm，In的摩尔比为17％；所述GaN帽层的厚度为2nm。
根据本发明优选的，源极与漏极的间距LSD为3-21μm；栅极长度LG为1-6μm、栅极与源极的间距LGS为1-6μm、栅极与漏极的间距LGD为1-9μm；
进一步优选的，所述源极与漏极的间距LSD为9μm；栅极长度LG、栅极与源极的间距LGS、栅极与漏极的间距LGD均为3μm。
上述基于ScAlN介质层的InAlN/GaN MIS-HEMT的制备方法，具体步骤包括：
(1)在所述衬底的表面上依次生长GaN缓冲层、InGaN背势垒层、GaN沟道层、AlN插入层、InAlN势垒层、GaN帽层；
(2)在GaN帽层上沉积源电极和漏电极，然后进行退火处理；
(3)利用磁控溅射技术，在GaN帽层上高温生长ScAlN介质层；
(4)在所述ScAlN介质层上沉积栅电极，得到InAlN/GaN MIS-HEMT。
本发明提供的制备方法，利用磁控溅射技术，在GaN帽层上高温生长ScAlN介质层；高温生长的ScAlN与GaN帽层之间的界面陷阱态较少，界面电荷散射较弱，而且ScAlN可以有效钝化材料表面，减少表面陷阱态，从而提高InAlN/GaN MIS-HEMT的最大饱和电流IDmax，降低导通电阻Ron。同时，高温生长的ScAlN具有较高材料质量和绝缘特性，可有效抑制栅下电子隧穿，降低器件栅极漏电和关态漏电流，从而提高InAlN/GaN MIS-HEMT的栅极控制能力，增加器件的开关电流比Ion/Ioff，以及降低器件亚阈值摆幅SS。
根据本发明优选的，步骤(3)中，利用磁控溅射技术，在GaN帽层上高温生长ScAlN介质层；包括步骤如下：
A、打开射频磁控溅射腔室门，放入Sc靶和Al靶，关闭腔室门；
B、抽真空，直到腔室内真空度低于1×10-5Torr；
C、往腔室内通入N2和Ar的混合气体，1-2分钟后停止充气，此操作重复2-4次；
D、继续通入N2和Ar的混合气体，调节气体N2的流速至4-8sccm，调节气体Ar的流速至2-6sccm，保持腔内工作气压为3-7mTorr；设置Sc靶直流功率为150-200W，设置Al靶直流功率为150-250W；腔室内的生长ScAlN介质层的温度为25-750℃；
E、溅射生长ScAlN介质层。
根据本发明优选的，步骤D中，腔室内的生长ScAlN介质层的温度为750℃。
ScAlN生长温度太低，沉积的材料质量低，漏电严重，会影响器件关态电流和开关电流比；而沉积温度过高(>750℃),会影响器件欧姆特性，造成器件阻值增大，电流降低，并且会影响沉积设备正常运行。
根据本发明优选的，步骤D中，继续通入N2和Ar的混合气体，调节气体N2的流速至6sccm，调节气体Ar的流速至4sccm，保持腔内工作气压为5mTorr；设置Sc靶直流功率为178W，设置Al靶直流功率为200W。
根据本发明优选的，步骤D中，将Sc靶直流功率升至设置值需要的时间为8-15min；进一步优选的，将Sc靶直流功率升至设置值需要的时间为10min。若升温时间过短，直流功率增长过快，会造成Sc靶材在急剧增大的功率下，发生材料溅射。若升温时间太长，会造成靶材浪费，并且造成器件处于高温下时间过长，造成器件性能退化。
根据本发明优选的，步骤E中，溅射生长ScAlN介质层的速率为3-6nm/min；进一步优选的，溅射生长ScAlN介质层的速率为4nm/min。生长速率过快，会造成ScAlN结晶质量差，薄膜漏电大，影响器件栅极漏电和关态电流；生长速率过慢，会低于设备的可控极限，造成ScAlN无法沉积，或者是沉积速率不稳定等情况，最终影响薄膜生长的均一性。
根据本发明优选的，步骤E中，溅射生长ScAlN介质层的时间为1.5-5min；进一步优选的，溅射生长ScAlN介质层的时间为2min。
ScAlN的生长温度、沉积速率和Sc靶材的直流功率、升温时间，将直接影响ScAlN薄膜的沉积质量，进而影响器件性能。
本发明的有益效果为：
1.本发明针对现有的InAlN/GaN MIS-HEMT器件进行改进，利用磁控溅射技术在高温下生长ScAlN作为介质层。高温生长的ScAlN与GaN帽层之间的界面陷阱态较少，界面电荷散射较弱，而且ScAlN可以有效钝化材料表面，减少表面陷阱态，从而提高InAlN/GaN MIS-HEMT的最大饱和电流IDmax。采用本申请提供的制备方法，高温生长ScAlN作为介质层的InAlN/GaN MIS-HEMT的最大饱和电流IDmax相比于室温生长ScAlN的器件提高了60％。
2.本发明针对现有的InAlN/GaN MIS-HEMT器件进行改进，利用磁控溅射技术在高温下生长ScAlN作为介质层。高温生长的ScAlN与GaN帽层之间的界面陷阱态较少，界面电荷散射较弱，而且ScAlN可以有效钝化材料表面，减少表面陷阱态，从而降低InAlN/GaN MIS-HEMT的导通电阻Ron。采用本申请提供的制备方法，高温生长ScAlN作为介质层的InAlN/GaNMIS-HEMT的导通电阻Ron相比于室温生长ScAlN的器件降低了14.2％。
3.本发明针对现有的InAlN/GaN MIS-HEMT器件进行改进，利用磁控溅射技术在高温下生长ScAlN作为介质层。高温生长的ScAlN具有较高材料质量和绝缘特性，可有效抑制栅下电子隧穿，降低器件栅极漏电和关态漏电流，从而提高InAlN/GaN MIS-HEMT的栅极控制能力，增加器件的开关电流比Ion/Ioff。采用本申请提供的方法，高温生长ScAlN作为介质层的InAlN/GaN MIS-HEMT相比于室温生长ScAlN器件，开关电流比Ion/Ioff从102增加至106。
4.本发明针对现有的InAlN/GaN MIS-HEMT器件进行改进，利用磁控溅射技术在高温下生长ScAlN作为介质层。高温生长的ScAlN与GaN帽层之间的界面陷阱态较少，界面电荷散射较弱，而且ScAlN可有效钝化材料表面，减少表面陷阱态，从而提高InAlN/GaN MIS-HEMT的栅极控制能力，降低器件亚阈值摆幅SS。采用本申请提供的方法，高温生长ScAlN作为介质层的InAlN/GaN MIS-HEMT的亚阈值摆幅SS相比于室温生长ScAlN的器件降低了68.7％。
5.本发明采用ScAlN作为介质层，ScAlN与InAlN具有相同的晶格结构，并可通过组分调控实现与InAlN势垒层的晶格匹配，故采用ScAlN作为栅介质层，能够实现与InAlN或AlGaN势垒层好的界面特性，从而抑制界面电荷的形成。
附图说明
图1是本发明提供的InAlN/GaN MIS-HEMT的横截面示意图。
图2是高温生长ScAlN作为栅介质层的InAlN/GaN MIS-HEMT相比于室温生长ScAlN器件的I-V输出特性曲线示意图。
图3是高温生长ScAlN作为栅介质层的InAlN/GaN MIS-HEMT相比于室温生长ScAlN器件在源漏电压VDS＝10V时的转移特性曲线示意图。
图4是对高温生长ScAlN作为栅介质层的InAlN/GaN MIS-HEMT相比于室温生长ScAlN器件在源漏电压VDS＝10V时，源漏电流ID取对数坐标的转移特性曲线示意图。
具体实施方式
下面结合实施例和说明书附图对本发明做进一步说明，但不限于此。
实施例1
一种基于ScAlN介质层的InAlN/GaN MIS-HEMT，如图1所示，包括自下而上依次设置的SiC衬底、GaN缓冲层、InGaN背势垒层、GaN沟道层、AlN插入层、InAlN势垒层、GaN帽层和ScAlN介质层；GaN帽层上设置有源电极和漏电极；ScAlN介质层上设置有栅电极，且栅电极位于源电极和漏电极的中间。
ScAlN介质层中Sc与Al摩尔比为(1:2)-(2:1)。
ScAlN介质层的厚度为6-20nm；GaN缓冲层的厚度为2-4μm，GaN缓冲层未进行掺杂；InGaN背势垒层的厚度为2-4nm，In的摩尔比为10-15％；GaN沟道层的厚度为10-30nm；AlN插入层的厚度为0.7-1.5nm；InAlN势垒层的厚度为5-9nm，In的摩尔比为16-18％；GaN帽层的厚度为2-3nm；
源极与漏极的间距LSD为3-21μm；栅极长度LG为1-6μm、栅极与源极的间距LGS为1-6μm、栅极与漏极的间距LGD为1-9μm。
实施例2
一种基于ScAlN介质层的InAlN/GaN MIS-HEMT，与实施例1提供的一种基于ScAlN介质层的InAlN/GaN MIS-HEMT的区别之处在于：
ScAlN介质层中Sc与Al摩尔比为1:1。
ScAlN介质层的厚度为8nm；GaN缓冲层的厚度为2μm；InGaN背势垒层的厚度为4nm，In的摩尔比为12％；GaN沟道层的厚度为15nm；AlN插入层的厚度为1nm；InAlN势垒层的厚度为8nm，In的摩尔比为17％；GaN帽层的厚度为2nm。
源极与漏极的间距LSD为9μm；栅极长度LG、栅极与源极的间距LGS、栅极与漏极的间距LGD均为3μm。
实施例3
实施例1提供的一种基于ScAlN介质层的InAlN/GaN MIS-HEMT的制备方法，具体步骤包括：
(1)在衬底的表面上依次生长GaN缓冲层、InGaN背势垒层、GaN沟道层、AlN插入层、InAlN势垒层、GaN帽层；
(2)在GaN帽层上沉积源电极和漏电极，然后进行退火处理；
(3)利用磁控溅射技术，在GaN帽层上高温生长ScAlN介质层；
(4)在ScAlN介质层上沉积栅电极，得到InAlN/GaN MIS-HEMT。
步骤(3)中，利用磁控溅射技术，在GaN帽层上高温生长ScAlN介质层；包括步骤如下：
A、打开射频磁控溅射腔室门，放入Sc靶和Al靶，关闭腔室门；
B、抽真空，直到腔室内真空度低于1×10-5Torr；
C、往腔室内通入N2和Ar的混合气体，1-2分钟后停止充气，此操作重复2-4次；
D、继续通入N2和Ar的混合气体，调节气体N2的流速至4-8sccm，调节气体Ar的流速至2-6sccm，保持腔内工作气压为3-7mTorr；设置Sc靶直流功率为150-200W，设置Al靶直流功率为150-250W；腔室内的生长ScAlN介质层的温度为25-750℃；
步骤D中，将Sc靶直流功率升至设置值需要的时间为8-15min；
E、溅射生长ScAlN介质层。
步骤E中，溅射生长ScAlN介质层的速率为3-6nm/min；
步骤E中，溅射生长ScAlN介质层的时间为1.5-5min。
实施例4
实施例2提供的一种基于ScAlN介质层的InAlN/GaN MIS-HEMT的制备方法，与实施例3提供的一种基于ScAlN介质层的InAlN/GaN MIS-HEMT的制备方法，区别之处在于：
步骤D中，继续通入N2和Ar的混合气体，调节气体N2的流速至6sccm，调节气体Ar的流速至4sccm，保持腔内工作气压为5mTorr；设置Sc靶直流功率为178W，设置Al靶直流功率为200W；腔室内的生长ScAlN介质层的温度为750℃；
将Sc靶直流功率升至设置值需要的时间为10min。
步骤E中，溅射生长ScAlN介质层的速率为4nm/min。
步骤E中，溅射生长ScAlN介质层的时间为2min。
对比例1
一种基于ScAlN介质层的InAlN/GaN MIS-HEMT的制备方法，具体步骤包括：
(1)在衬底的表面上依次生长GaN缓冲层、InGaN背势垒层、GaN沟道层、AlN插入层、InAlN势垒层、GaN帽层；
(2)在GaN帽层上沉积源电极和漏电极，然后进行退火处理；
(3)利用磁控溅射技术，在GaN帽层上室温生长ScAlN介质层；
(4)在ScAlN介质层上沉积栅电极，得到InAlN/GaN MIS-HEMT。
步骤(3)中，利用磁控溅射技术，在GaN帽层上高温生长ScAlN介质层；包括步骤如下：
A、打开射频磁控溅射腔室门，放入Sc靶和Al靶，关闭腔室门；
B、抽真空，直到腔室内真空度低于1×10-5Torr；
C、往腔室内通入N2和Ar的混合气体，1-2分钟后停止充气，此操作重复2-4次；
D、继续通入N2和Ar的混合气体，调节气体N2的流速至4-8sccm，调节气体Ar的流速至2-6sccm，保持腔内工作气压为3-7mTorr；设置Sc靶直流功率为150-200W，设置Al靶直流功率为150-250W；腔室内的生长ScAlN介质层的温度为25℃；
步骤D中，将Sc靶直流功率升至设置值需要的时间为8-15min；
E、溅射生长ScAlN介质层；
步骤E中，溅射生长ScAlN介质层的速率为3-6nm/min；
步骤E中，溅射生长ScAlN介质层的时间为1.5-5min。
将实施例3高温下制备的InAlN/GaN MIS-HEMT和对比例1室温下制备的InAlN/GaNMIS-HEMT的电学性能测试对比：
(1)InAlN/GaN MIS-HEMT的最大饱和电流IDmax
最大饱和电流IDmax是指在栅极与源极之间加上偏置电压后，InAlN/GaN MIS-HEMT导通时，源极和漏极之间在饱和区的最大电流。通过测试高温和室温生长ScAlN介质层InAlN/GaN MIS-HEMT的漏极电流ID随源漏电压VDS变化的I-V输出特性曲线，即可得到高温和室温生长ScAlN介质层器件在不同栅极偏压VGS下的最大饱和电流IDmax，验证高温生长ScAlN介质层增加InAlN/GaN MIS-HEMT最大饱和电流IDmax这一方法的可行性。
图2为高温和室温生长ScAlN介质层InAlN/GaN MIS-HEMT的漏极电流ID与源漏电压VDS在不同栅极偏压VGS下的I-V输出特性曲线，所施加的栅极偏压VGS范围在-4至1V之间，测试步长ΔVGS为1V。最大饱和电流IDmax选择在栅极偏压VGS为0V，漏源电压VDS为8-10V之间的饱和区提取。器件的最大饱和电流IDmax从室温生长ScAlN介质层的0.31A·mm增加至高温生长的0.49A·mm，提升了60％，结果表明高温生长ScAlN介质层可以有效提升InAlN/GaNMIS-HEMT的最大饱和电流IDmax。
图3为高温和室温生长ScAlN介质层InAlN/GaN MIS-HEMT的漏极电流ID与栅极偏压VGS在源漏电压VDS＝10V下的转移特性曲线，当施加的栅极偏压VGS为0V时，器件的最大饱和电流IDmax从室温生长ScAlN介质层的0.29A/mm增加至高温生长的0.50A/mm，提升了72.4％，结果也表明高温生长ScAlN介质层可以有效提升InAlN/GaN MIS-HEMT的最大饱和电流IDmax。
(2)InAlN/GaN MIS-HEMT的导通电阻Ron
导通电阻Ron是指在栅极与源极之间加上偏置电压后，InAlN/GaN MIS-HEMT导通时，源极和漏极之间在线性区的电阻值。通过测试高温和室温生长ScAlN介质层InAlN/GaNMIS-HEMT的漏极电流ID随源漏电压VDS变化的I-V输出特性曲线，即可得到高温和室温生长ScAlN介质层器件在不同栅极偏压VGS下的导通电阻Ron，验证高温生长ScAlN介质层降低InAlN/GaN MIS-HEMT导通电阻Ron这一方法的可行性。
图2为高温和室温生长ScAlN介质层InAlN/GaN MIS-HEMT的漏极电流ID与源漏电压VDS在不同栅极偏压VGS下的I-V输出特性曲线，所施加的栅极偏压VGS的范围在-4至1V之间，测试步长为1V。导通电阻Ron选择在栅极偏压VGS为0V，漏源电压VDS为0-0.5V之间的线性区提取。器件的导通电阻Ron从室温生长ScAlN介质层的9.1Ω·mm减小至高温生长的7.8Ω·mm，降低了14.2％，结果表明高温生长ScAlN介质层可以有效降低InAlN/GaN MIS-HEMT的导通电阻Ron。
(3)InAlN/GaN MIS-HEMT的开关电流比Ion/Ioff
开关电流比Ion/Ioff是指在源极漏极之间加上固定电压后，在栅极施加栅极偏压调控器件开关过程中，器件开启状态电流与关断状态电流的比值，其反应了栅极对导电沟道的控制能力。通过测试高温和室温生长ScAlN介质层InAlN/GaN MIS-HEMT的漏极电流ID随栅源电压VGS变化的转移特性曲线，并对漏极电流ID取对数坐标后，即可得到高温和室温生长ScAlN介质层器件在不同源漏电压VDS下的开关电流比Ion/Ioff，从而验证高温生长ScAlN介质层增加InAlN/GaN MIS-HEMT开关电流比Ion/Ioff这一方法的可行性。
图4为高温和室温生长ScAlN介质层InAlN/GaN MIS-HEMT的漏极电流ID(取对数坐标)与栅极偏压VGS在源漏电压VDS＝10V下的转移特性曲线。室温生长ScAlN介质层器件的开态电流Ion＝0.46A/mm，关态电流Ioff＝1.64×10-3A/mm，开关电流比Ion/Ioff＝102；高温生长ScAlN介质层器件的开态电流Ion＝0.65A/mm，关态电流Ioff＝3.18×10-7A/mm，开关电流比Ion/Ioff＝106，结果表明高温生长ScAlN介质层使得InAlN/GaN MIS-HEMT的开关电流比Ion/Ioff得到了有效提升，由室温下的102提高到106，进而提高了器件的栅极控制能力。
(4)InAlN/GaN MIS-HEMT的亚阈值摆幅SS
亚阈值摆幅SS是指在源极漏极之间加上电压后，漏极电流ID变化十倍所需栅极偏压VGS的变化量，亚阈值摆幅SS衡量了器件开启与关断状态之间相互转换的速率。通过测试高温和室温生长ScAlN介质层InAlN/GaN MIS-HEMT的漏极电流ID随栅源电压VGS变化的转移特性曲线，并对漏极电流ID取对数坐标后，即可得到高温和室温生长ScAlN介质层器件在不同源漏电压VDS下的亚阈值摆幅SS，验证高温生长ScAlN介质层减小InAlN/GaN MIS-HEMT亚阈值摆幅SS这一方法的可行性。
图4为测试的高温和室温生长ScAlN介质层InAlN/GaN MIS-HEMT的漏极电流ID(取对数坐标)与栅极偏压VGS在源漏电压VDS＝10V下的转移特性曲线。器件的亚阈值摆幅SS从室温生长ScAlN介质层的941mV/dec减小至高温生长的295mV/dec，降低了68.7％，结果表明高温生长ScAlN介质层使得InAlN/GaN MIS-HEMT的亚阈值摆幅SS得到了有效提升，进而提高了器件的栅极控制能力。
综上，高温生长的ScAlN与GaN帽层之间的界面陷阱态较少，界面电荷散射较弱，而且ScAlN可以有效钝化材料表面，减少表面陷阱态，从而降低InAlN/GaN MIS-HEMT的导通电阻Ron；提高InAlN/GaN MIS-HEMT的最大饱和电流IDmax。同时，能够提高InAlN/GaN MIS-HEMT的栅极控制能力，降低器件亚阈值摆幅SS。
此外，高温生长的ScAlN具有较高材料质量和绝缘特性，可有效抑制栅下电子隧穿，降低器件栅极漏电和关态漏电流，从而提高InAlN/GaN MIS-HEMT的栅极控制能力，增加器件的开关电流比Ion/Ioff。

Claims (15)

1.一种基于ScAlN介质层的InAlN/GaN MIS-HEMT，其特征在于，包括自下而上依次设置的SiC衬底、GaN缓冲层、InGaN背势垒层、GaN沟道层、AlN插入层、InAlN势垒层、GaN帽层和ScAlN介质层；GaN帽层上设置有源电极和漏电极；ScAlN介质层上设置有栅电极，且栅电极位于源电极和漏电极的中间。
2.根据权利要求1所述的一种基于ScAlN介质层的InAlN/GaN MIS-HEMT，其特征在于，ScAlN介质层中Sc与Al摩尔比为(1:2)-(2:1)。
3.根据权利要求2所述的一种基于ScAlN介质层的InAlN/GaN MIS-HEMT，其特征在于，ScAlN介质层中Sc与Al摩尔比为1:1。
4.根据权利要求1所述的一种基于ScAlN介质层的InAlN/GaN MIS-HEMT，其特征在于，所述ScAlN介质层的厚度为6-20nm；所述GaN缓冲层的厚度为2-4μm，GaN缓冲层未进行掺杂；所述InGaN背势垒层的厚度为2-4nm，In的摩尔比为10-15％；所述GaN沟道层的厚度为10-30nm；所述AlN插入层的厚度为0.7-1.5nm；所述InAlN势垒层的厚度为5-9nm，In的摩尔比为16-18％；所述GaN帽层的厚度为2-3nm。
5.根据权利要求4所述的一种基于ScAlN介质层的InAlN/GaN MIS-HEMT，其特征在于，所述ScAlN介质层的厚度为8nm；所述GaN缓冲层的厚度为2μm；所述InGaN背势垒层的厚度为4nm，In的摩尔比为12％；所述GaN沟道层的厚度为15nm；所述AlN插入层的厚度为1nm；所述InAlN势垒层的厚度为8nm，In的摩尔比为17％；所述GaN帽层的厚度为2nm。
6.根据权利要求1所述的一种基于ScAlN介质层的InAlN/GaN MIS-HEMT，其特征在于，源极与漏极的间距LSD为3-21μm；栅极长度LG为1-6μm、栅极与源极的间距LGS为1-6μm、栅极与漏极的间距LGD为1-9μm。
7.根据权利要求6所述的一种基于ScAlN介质层的InAlN/GaN MIS-HEMT，其特征在于，所述源极与漏极的间距LSD为9μm；栅极长度LG、栅极与源极的间距LGS、栅极与漏极的间距LGD均为3μm。
8.根据权利要求1-7任选一项所述的一种基于ScAlN介质层的InAlN/GaN MIS-HEMT的制备方法，其特征在于，具体步骤包括：
(1)在所述衬底的表面上依次生长GaN缓冲层、InGaN背势垒层、GaN沟道层、AlN插入层、InAlN势垒层、GaN帽层；
(2)在GaN帽层上沉积源电极和漏电极，然后进行退火处理；
(3)利用磁控溅射技术，在GaN帽层上高温生长ScAlN介质层；
(4)在所述ScAlN介质层上沉积栅电极，得到InAlN/GaN MIS-HEMT。
9.根据权利要求8所述的一种基于ScAlN介质层的InAlN/GaN MIS-HEMT的制备方法，其特征在于，步骤(3)中，利用磁控溅射技术，在GaN帽层上高温生长ScAlN介质层；包括步骤如下：
A、打开射频磁控溅射腔室门，放入Sc靶和Al靶，关闭腔室门；
B、抽真空，直到腔室内真空度低于1×10-5Torr；
C、往腔室内通入N2和Ar的混合气体，1-2分钟后停止充气，此操作重复2-4次；
D、继续通入N2和Ar的混合气体，调节气体N2的流速至4-8sccm，调节气体Ar的流速至2-6sccm，保持腔内工作气压为3-7mTorr；设置Sc靶直流功率为150-200W，设置Al靶直流功率为150-250W；腔室内的生长ScAlN介质层的温度为25-750℃；
E、溅射生长ScAlN介质层。
10.根据权利要求9所述的一种基于ScAlN介质层的InAlN/GaN MIS-HEMT的制备方法，其特征在于，步骤D中，腔室内的生长ScAlN介质层的温度为750℃。
11.根据权利要求9所述的一种基于ScAlN介质层的InAlN/GaN MIS-HEMT的制备方法，其特征在于，步骤D中，继续通入N2和Ar的混合气体，调节气体N2的流速至6sccm，调节气体Ar的流速至4sccm，保持腔内工作气压为5mTorr；设置Sc靶直流功率为178W，设置Al靶直流功率为200W。
12.根据权利要求9所述的一种基于ScAlN介质层的InAlN/GaN MIS-HEMT的制备方法，其特征在于，步骤D中，将Sc靶直流功率升至设置值需要的时间为8-15min。
13.根据权利要求12所述的一种基于ScAlN介质层的InAlN/GaN MIS-HEMT的制备方法，其特征在于，将Sc靶直流功率升至设置值需要的时间为10min。
14.根据权利要求9所述的一种基于ScAlN介质层的InAlN/GaN MIS-HEMT的制备方法，其特征在于，步骤E中，溅射生长ScAlN介质层的速率为3-6nm/min；步骤E中，溅射生长ScAlN介质层的时间为1.5-5min。
15.根据权利要求14所述的一种基于ScAlN介质层的InAlN/GaN MIS-HEMT的制备方法，其特征在于，步骤E中，溅射生长ScAlN介质层的速率为4nm/min；步骤E中，溅射生长ScAlN介质层的时间为2min。
CN202210196597.6A 2022-03-02 2022-03-02 一种基于ScAlN介质层的InAlN/GaN MIS-HEMT及其制备方法 Active CN114759085B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210196597.6A CN114759085B (zh) 2022-03-02 2022-03-02 一种基于ScAlN介质层的InAlN/GaN MIS-HEMT及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210196597.6A CN114759085B (zh) 2022-03-02 2022-03-02 一种基于ScAlN介质层的InAlN/GaN MIS-HEMT及其制备方法

Publications (2)

Publication Number Publication Date
CN114759085A CN114759085A (zh) 2022-07-15
CN114759085B true CN114759085B (zh) 2024-05-28

Family

ID=82324887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210196597.6A Active CN114759085B (zh) 2022-03-02 2022-03-02 一种基于ScAlN介质层的InAlN/GaN MIS-HEMT及其制备方法

Country Status (1)

Country Link
CN (1) CN114759085B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115440586A (zh) * 2022-09-26 2022-12-06 山东大学 一种基于混合气体退火的InAlN/GaN HEMT的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514157A (zh) * 2016-01-13 2016-04-20 中国科学院上海技术物理研究所 一种GaN基双异质结HEMT器件及其制作方法
CN108767010A (zh) * 2018-06-01 2018-11-06 苏州汉骅半导体有限公司 半导体器件
CN210296384U (zh) * 2019-03-25 2020-04-10 淮阴师范学院 掺杂HfO2铁电栅的InAlNGaN HEMT器件
CN111653617A (zh) * 2020-03-31 2020-09-11 厦门市三安集成电路有限公司 一种增强型氮化物功率器件及制作方法
CN112420813A (zh) * 2020-11-19 2021-02-26 厦门市三安集成电路有限公司 用于ⅲ-ⅴ族氮化物器件的表面钝化结构及其器件
CN112542508A (zh) * 2020-12-10 2021-03-23 西安电子科技大学 ScAlN/GaN高电子迁移率晶体管及其制作方法
CN114093757A (zh) * 2021-10-14 2022-02-25 江苏第三代半导体研究院有限公司 提高面电子浓度的氮化镓晶体管外延结构及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6567468B2 (ja) * 2016-06-20 2019-08-28 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
US10290713B2 (en) * 2017-07-31 2019-05-14 Qorvo Us, Inc. Field-effect transistor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514157A (zh) * 2016-01-13 2016-04-20 中国科学院上海技术物理研究所 一种GaN基双异质结HEMT器件及其制作方法
CN108767010A (zh) * 2018-06-01 2018-11-06 苏州汉骅半导体有限公司 半导体器件
CN210296384U (zh) * 2019-03-25 2020-04-10 淮阴师范学院 掺杂HfO2铁电栅的InAlNGaN HEMT器件
CN111653617A (zh) * 2020-03-31 2020-09-11 厦门市三安集成电路有限公司 一种增强型氮化物功率器件及制作方法
CN112420813A (zh) * 2020-11-19 2021-02-26 厦门市三安集成电路有限公司 用于ⅲ-ⅴ族氮化物器件的表面钝化结构及其器件
CN112542508A (zh) * 2020-12-10 2021-03-23 西安电子科技大学 ScAlN/GaN高电子迁移率晶体管及其制作方法
CN114093757A (zh) * 2021-10-14 2022-02-25 江苏第三代半导体研究院有限公司 提高面电子浓度的氮化镓晶体管外延结构及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高Sc含量ScAlN薄膜的制备与表征;杨数强，etal;《光学精密工程》;20210115;全文 *

Also Published As

Publication number Publication date
CN114759085A (zh) 2022-07-15

Similar Documents

Publication Publication Date Title
TWI523220B (zh) AlGaN / GaN High Electron Mobility Crystal
US6316793B1 (en) Nitride based transistors on semi-insulating silicon carbide substrates
JP7178121B2 (ja) 半導体デバイスの製造方法、及びその使用
CN102368501B (zh) 一种GaN基增强型MOSHFET器件的制备方法
CN107731902B (zh) 第iii族氮化物常关晶体管的层结构
US20050133816A1 (en) III-nitride quantum-well field effect transistors
JP2012033679A (ja) 電界効果トランジスタ
CN101752389A (zh) 一种Al2O3/AlN/GaN/AlN MOS-HEMT器件及制作方法
US11127596B2 (en) Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
Medjdoub et al. Beyond 100 ghz aln/gan hemts on silicon substrate
CN102082176A (zh) GaN增强型MISFET器件及其制备方法
Sun et al. Fabrication of high-uniformity and high-reliability Si 3 N 4/AlGaN/GaN MIS-HEMTs with self-terminating dielectric etching process in a 150-mm Si foundry
CN114759085B (zh) 一种基于ScAlN介质层的InAlN/GaN MIS-HEMT及其制备方法
CN110571275A (zh) 氧化镓mosfet的制备方法
JP7257498B2 (ja) 窒化物半導体装置
US11276765B2 (en) Composite-channel high electron mobility transistor
CN113745332A (zh) 基于铁电性ⅲ族氮化物极化反转的增强型高电子迁移率晶体管
Hao et al. Research on GaN-based RF devices: high-frequency gate structure design, submicrometer-length gate fabrication, suppressed SCE, low parasitic resistance, minimized current collapse, and lower gate leakage
CN210897283U (zh) 一种半导体器件
CN116093132A (zh) 一种氮化镓高电子迁移率晶体管
CN111916493A (zh) 一种用于铁电栅GaN基增强型HEMT器件的异质结构及其制备方法
CN113394096B (zh) Hemt器件及其自隔离方法、制作方法
Quan et al. Fabrication of InAlGaN/GaN high electron mobility transistors on sapphire substrates by pulsed metal organic chemical vapor deposition
CN114725214A (zh) 一种多层钝化凹槽栅mis-hemt器件及其制备方法
CN208985988U (zh) 一种凹槽型mos-hemt

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant