CN111653610A - 一种gaa结构的形成方法 - Google Patents
一种gaa结构的形成方法 Download PDFInfo
- Publication number
- CN111653610A CN111653610A CN202010584729.3A CN202010584729A CN111653610A CN 111653610 A CN111653610 A CN 111653610A CN 202010584729 A CN202010584729 A CN 202010584729A CN 111653610 A CN111653610 A CN 111653610A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- sige
- soi
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000002955 isolation Methods 0.000 claims abstract description 11
- 238000003475 lamination Methods 0.000 claims abstract description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 8
- 239000001301 oxygen Substances 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 238000011161 development Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims description 2
- 238000000227 grinding Methods 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 7
- 229920005591 polysilicon Polymers 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种GAA结构的形成方法，提供设有埋氧层和SOI层的衬底；将SOI层形成SiGe SOI层；在SiGe SOI层上形成SiGe和Si的叠层；在叠层、埋氧层及衬底两侧形成浅沟槽；在叠层上形成多晶硅伪栅极；刻蚀形成源漏沟槽；在源漏沟槽中形成硅隔离层；在源漏沟槽中形成外延层；沉积氮化硅硬掩膜层，打开沟道区域，去除叠层中的SiGe形成中空结构，在沟道区域形成氧化层和介质层；去除氮化硅硬掩膜层。本发明在在源漏材料生长前，先形成一层硅缓冲层，硅缓冲层既可以作为后续源漏生长的种子层，又可以在后续中空结构的形成过程中起到保护源漏端的作用；并且通过在埋氧层上引入SiGe结构，可以将沟道材料与硅基底进行隔离，从而有效地降低漏电。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种GAA结构的形成方法。
背景技术
由于FinFET技术即将在5nm之后的节点变得不可用，未来半导体制造一种比较主流的方式被称作Gate-All-Around环绕式栅极技术，简称为GAA技术。这项技术可以实现栅极对沟道的四面包裹，利用线状(可以理解为棍状)或者平板状、片状等多个源极和漏极横向垂直于栅极分布后，实现MOSFET的基本结构和功能。这样设计在很大程度上解决了栅极间距尺寸减小后带来的各种问题，包括电容效应等，再加上沟道被栅极四面包裹，因此沟道电流也比FinFET的三面包裹更为顺畅。然而在栅极施加电压之后，传统GAA工艺仍不可避免栅极下方通过硅基底产生的源漏之间以及源/漏与基底之间的漏电，如何降低漏电流将是一个比较严峻的挑战。
现有工艺方法为：提供硅衬底，堆叠硅锗材料或者硅材料，之后还需要形成STI浅槽隔离，接下来需要多晶硅伪栅成像、隔离层和内部隔离层成型、漏极和源极外延、沟道释放、高K金属栅极成型、隔离层中空、环形触点成型。这种工艺方式得到的GAA结构，在栅极施加电压之后，仍不可避免栅极下方通过硅基底产生的源漏之间以及源/漏与基底之间的漏电。
因此，需要提出一种新的GAA结构的形成方法来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种GAA结构的形成方法，用于解决现有技术中的GAA结构在栅极施加电压后，栅极下方通过硅基底的源漏之间以及源或漏与基底之间的漏电问题。
为实现上述目的及其他相关目的，本发明提供一种GAA结构的形成方法，该方法至少包括以下步骤：
步骤一、提供衬底，所述衬底上设有埋氧层；所述埋氧层上设有SOI层；
步骤二、将所述SOI层形成为SiGe SOI层；
步骤三、在所述SiGe SOI层上交替形成SiGe和Si的叠层；
步骤四、在所述叠层、所述埋氧层以及所述衬底的两侧形成浅沟槽；
步骤五、在所述叠层上形成多晶硅伪栅极；
步骤六、刻蚀所述多晶硅伪栅极两侧的所述叠层SiGe SOI层，所述埋氧层作为刻蚀停止层，形成源漏沟槽；
步骤七、在所述源漏沟槽底部和侧壁形成一层硅隔离层；
步骤八、在所述源漏沟槽中进行外延生长，形成外延层；
步骤九、沉积氮化硅硬掩膜层，之后去除所述多晶硅伪栅极打开沟道区域；
步骤十、去除所述叠层中的SiGe，将所述叠层形成中空结构；
步骤十一、在所述沟道区域的底部形成栅极氧化层，之后在所述栅极氧化层上形成栅极介质层；
步骤十二、去除所述氮化硅硬掩膜层。
优选地，步骤一中的所述衬底为全耗尽绝缘硅衬底。
优选地，步骤一中的所述埋氧层的厚度为100～400A。
优选地，步骤一中的所述SOI层的厚度为100～300A。
优选地，步骤二中形成所述SiGe SOI层的方法为通过外延生长的方法将所述SOI层形成为所述SiGe SOI层。
优选地，步骤二中形成所述SiGe SOI层的方法为通过外延生长的方法将所述SOI层形成为所述SiGe SOI层。
优选地，步骤三中的所述叠层的层数大于或等于两层。
优选地，步骤四中形成的所述浅沟槽的深度为1000～3000A。
优选地，步骤八中在所述源漏沟槽中生长形成的所述外延层为SiGe:B。
优选地，步骤八中在所述源漏沟槽中生长形成的所述外延层为Si:P。
优选地，步骤九中打开所述沟道区域的方法包括：在所述氮化硅硬掩膜层上旋涂光刻胶，经过曝光和显影，形成沟道图形，之后按照所述沟道图形进行刻蚀，去除所述多晶硅伪栅极。
优选地，步骤十中利用湿法刻蚀的方法去除所述叠层中的SiGe。
优选地，步骤十一中在所述沟道区域底部以生长的方式形成所述栅极氧化层。
优选地，步骤十一中形成所述栅极介质层后进行化学机械研磨使其上表面平坦化。
优选地，该方法还包括步骤十三、形成接触孔。
如上所述，本发明的GAA结构的形成方法，具有以下有益效果：本发明在在源漏材料生长之前，先形成一层硅缓冲层，硅缓冲层既可以作为后续源漏生长的种子层，又可以在后续中空结构的形成过程中起到保护源漏端的作用；并且通过在埋氧层上引入SiGe结构，可以将沟道材料与硅基底进行隔离，从而有效地降低漏电。
附图说明
图1显示为本发明提供的衬底上设有埋氧层与SOI层的结构示意图；
图2显示为本发明将SOI层形成为SiGe SOI层后的结构示意图；
图3显示为本发明中在SiGe SOI层上形成叠层后的结构示意图；
图4显示为本发明形成浅沟槽后的结构示意图；
图5显示为本发明中形成多晶硅伪栅极的结构示意图；
图6显示为本发明中形成源漏沟槽的结构示意图；
图7显示为本发明中在源漏沟槽中形成硅隔离层的结构示意图；
图8显示为本发明在源漏沟槽中形成外延层后的结构示意图；
图9显示为本发明中打开沟道区域后形成的结构示意图；
图10显示为本发明中去除叠层中的SiGe形成中空结构的示意图；
图11显示为在本发明中形成栅极氧化层和栅极介质层后的结构示意图；
图12显示为本发明去除氮化硅硬掩膜层后的结构示意图；
图13显示为本发明的GAA结构的形成方法流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种GAA结构的形成方法，如图13所示，图13显示为本发明的GAA结构的形成方法流程图。本实施例中，该方法包括以下步骤：
步骤一、提供衬底，所述衬底上设有埋氧层；所述埋氧层上设有SOI层；进一步地，步骤一中的所述衬底为全耗尽绝缘硅衬底。如图1所示，图1显示为本发明提供的衬底上设有埋氧层与SOI层的结构示意图。再进一步地，步骤一中的所述埋氧层(BOX)的厚度为100～400A。本实施例中，步骤一中的所述SOI层的厚度为100～300A。
步骤二、将所述SOI层形成为SiGe SOI层；如图2所示，图2显示为本发明将SOI层形成为SiGe SOI层后的结构示意图。本发明进一步地，步骤二中形成所述SiGe SOI层的方法为通过外延生长的方法将所述SOI层形成为所述SiGe SOI层。在其他实施例中，步骤二中形成所述SiGe SOI层的方法也可以是在所述SOI层中通过离子注入的方式形成所述SiGe SOI层。
步骤三、在所述SiGe SOI层上交替形成Si和SiGe的叠层；本发明进一步地，步骤三中的所述叠层的层数大于或等于两层。如图3所示，图3显示为本发明中在SiGe SOI层上形成叠层后的结构示意图。本实施例中先在所述SiGe SOI层上形成一层Si，之后在所述Si上形成一层SiGe，本实施例中形成的所述叠层的层数大于两层，如图3所示，所述叠层的最上一层为Si。是以Si/SiGe/Si交替的方式形成。该步骤中的所述叠层的层数指的是一层Si或一层SiGe构成一个层数。
步骤四、在所述叠层、所述埋氧层以及所述衬底的两侧形成浅沟槽；步骤四中形成的所述浅沟槽的深度为1000～3000A。如图4所示，图4显示为本发明形成浅沟槽后的结构示意图。在所述埋氧层01、SiGe SOI层02以及所述叠层中的Si层03、SiGe层的两侧刻蚀形成沟槽，填充二氧化硅后形成浅沟槽04。
步骤五、在所述叠层上形成多晶硅伪栅极；如图5所示，图5显示为本发明中形成多晶硅伪栅极的结构示意图。所述多晶硅伪栅极05的形成方法包括：现在所述叠层上形成一层多晶硅层，之后利用光刻(曝光和显影)形成光刻胶图形，之后刻蚀所述多晶硅层，形成所述多晶硅伪栅极05。
步骤六、刻蚀所述多晶硅伪栅极两侧的所述叠层和所述SiGe SOI层，所述埋氧层作为刻蚀停止层，形成源漏沟槽；如图6所示，图6显示为本发明中形成源漏沟槽的结构示意图。
步骤七、在所述源漏沟槽底部和侧壁形成一层硅隔离层；如图7所示，图7显示为本发明中在源漏沟槽中形成硅隔离层的结构示意图，图7中所述源漏沟槽的底部和侧壁同步沉积一层Si，形成所述硅隔离层06。
步骤八、在所述源漏沟槽中进行外延生长，形成外延层；如图8所示，图8显示为本发明在源漏沟槽中形成外延层后的结构示意图。该步骤八中在所述源漏沟槽中形成的所述外延层填满了所述源漏沟槽。本发明进一步地，步骤八中在所述源漏沟槽中生长形成的所述外延层07为SiGe:B，亦即利用本发明的所述方法形成的结构为PMOS结构，所述SiGe:B为锗化硅中进行了硼掺杂。
步骤九、沉积氮化硅硬掩膜层，之后去除所述多晶硅伪栅极打开沟道区域；如图9所示，图9显示为本发明中打开沟道区域后形成的结构示意图。本发明进一步地，步骤九中打开所述沟道区域的方法包括：在所述氮化硅硬掩膜层08上旋涂光刻胶，经过曝光和显影，形成沟道图形，之后按照所述沟道图形进行刻蚀，去除所述多晶硅伪栅极，形成如图9所示的结构。
步骤十、去除所述叠层中的SiGe，将所述叠层形成中空结构；如图10所示，图10显示为本发明中去除叠层中的SiGe形成中空结构的示意图。本发明进一步地，步骤十中利用湿法刻蚀的方法去除所述叠层中的SiGe。也就是说利用湿法清洗将所述叠层中的SiGe层02去除，原来的所述叠层中形成为硅与硅之间存在空间的中空结构。
步骤十一、在所述沟道区域的底部形成栅极氧化层，之后在所述栅极氧化层上形成栅极介质层；如图11所示，图11显示为在本发明中形成栅极氧化层和栅极介质层后的结构示意图。亦即在所述沟道区域的底部先形成一层氧化层09，之后用所述栅极介质层10填充所述沟道区域。本发明进一步地，步骤十一中在所述沟道区域底部以生长的方式形成所述栅极氧化层09。本发明进一步地，步骤十一中形成所述栅极介质层后进行化学机械研磨使其上表面平坦化。
步骤十二、去除所述氮化硅硬掩膜层。如图12所示，图12显示为本发明去除氮化硅硬掩膜层后的结构示意图。
本发明进一步地，该方法还包括步骤十三、形成接触孔。亦即生长栅极氧化介质层及栅极介质层后，并进行化学机械研磨，最后将氮化硅硬掩膜层移除，之后进行后续接触孔成型和后段制程。
本发明还提供另一实施例，本实施例与上述实施例的区别在于，本实施例的步骤八中在所述源漏沟槽中生长形成的所述外延层为Si:P。亦即利用本发明的所述方法形成的结构为NMOS结构，所述Si:P为硅中进行了磷掺杂。
综上所述，本发明在在源漏材料生长之前，先形成一层硅缓冲层，硅缓冲层既可以作为后续源漏生长的种子层，又可以在后续中空结构的形成过程中起到保护源漏端的作用；并且通过在埋氧层上引入SiGe结构，可以将沟道材料与硅基底进行隔离，从而有效地降低漏电。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (15)
1.一种GAA结构的形成方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供衬底，所述衬底上设有埋氧层；所述埋氧层上设有SOI层；
步骤二、将所述SOI层形成为SiGe SOI层；
步骤三、在所述SiGe SOI层上交替形成SiGe和Si的叠层；
步骤四、在所述叠层、所述埋氧层以及所述衬底的两侧形成浅沟槽；
步骤五、在所述叠层上形成多晶硅伪栅极；
步骤六、刻蚀所述多晶硅伪栅极两侧的所述叠层SiGe SOI层，所述埋氧层作为刻蚀停止层，形成源漏沟槽；
步骤七、在所述源漏沟槽底部和侧壁形成一层硅隔离层；
步骤八、在所述源漏沟槽中进行外延生长，形成外延层；
步骤九、沉积氮化硅硬掩膜层，之后去除所述多晶硅伪栅极打开沟道区域；
步骤十、去除所述叠层中的SiGe，将所述叠层形成中空结构；
步骤十一、在所述沟道区域的底部形成栅极氧化层，之后在所述栅极氧化层上形成栅极介质层；
步骤十二、去除所述氮化硅硬掩膜层。
2.根据权利要求1所述的GAA结构的形成方法，其特征在于：步骤一中的所述衬底为全耗尽绝缘硅衬底。
3.根据权利要求1所述的GAA结构的形成方法，其特征在于：步骤一中的所述埋氧层的厚度为100～400A。
4.根据权利要求1所述的GAA结构的形成方法，其特征在于：步骤一中的所述SOI层的厚度为100～300A。
5.根据权利要求1所述的GAA结构的形成方法，其特征在于：步骤二中形成所述SiGeSOI层的方法为通过外延生长的方法将所述SOI层形成为所述SiGe SOI层。
6.根据权利要求1所述的GAA结构的形成方法，其特征在于：步骤二中形成所述SiGeSOI层的方法为在所述SOI层中通过离子注入的方式形成所述SiGe SOI层。
7.根据权利要求1所述的GAA结构的形成方法，其特征在于：步骤三中的所述叠层的层数大于或等于两层。
8.根据权利要求1所述的GAA结构的形成方法，其特征在于：步骤四中形成的所述浅沟槽的深度为1000～3000A。
9.根据权利要求1所述的GAA结构的形成方法，其特征在于：步骤八中在所述源漏沟槽中生长形成的所述外延层为SiGe:B。
10.根据权利要求1所述的GAA结构的形成方法，其特征在于：步骤八中在所述源漏沟槽中生长形成的所述外延层为Si:P。
11.根据权利要求1所述的GAA结构的形成方法，其特征在于：步骤九中打开所述沟道区域的方法包括：在所述氮化硅硬掩膜层上旋涂光刻胶，经过曝光和显影，形成沟道图形，之后按照所述沟道图形进行刻蚀，去除所述多晶硅伪栅极。
12.根据权利要求1所述的GAA结构的形成方法，其特征在于：步骤十中利用湿法刻蚀的方法去除所述叠层中的SiGe。
13.根据权利要求1所述的GAA结构的形成方法，其特征在于：步骤十一中在所述沟道区域底部以生长的方式形成所述栅极氧化层。
14.根据权利要求1所述的GAA结构的形成方法，其特征在于：步骤十一中形成所述栅极介质层后进行化学机械研磨使其上表面平坦化。
15.根据权利要求1所述的GAA结构的形成方法，其特征在于：该方法还包括步骤十三、形成接触孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010584729.3A CN111653610A (zh) | 2020-06-24 | 2020-06-24 | 一种gaa结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010584729.3A CN111653610A (zh) | 2020-06-24 | 2020-06-24 | 一种gaa结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111653610A true CN111653610A (zh) | 2020-09-11 |
Family
ID=72348166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010584729.3A Pending CN111653610A (zh) | 2020-06-24 | 2020-06-24 | 一种gaa结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111653610A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113707721A (zh) * | 2021-07-27 | 2021-11-26 | 上海华力集成电路制造有限公司 | 一种环栅半导体器件及其形成方法 |
| WO2023035270A1 (zh) * | 2021-09-13 | 2023-03-16 | 上海集成电路制造创新中心有限公司 | 环栅结构源漏的外延制备方法以及环栅结构 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080099849A1 (en) * | 2006-10-30 | 2008-05-01 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor device having a multi-channel type mos transistor |
| CN102610529A (zh) * | 2012-03-31 | 2012-07-25 | 上海华力微电子有限公司 | 基于体硅的三维阵列式后栅型SiNWFET制备方法 |
| CN102683213A (zh) * | 2012-05-03 | 2012-09-19 | 上海华力微电子有限公司 | SOI上双层隔离混合晶向后栅型反型模式SiNWFET的制备方法 |
| CN109427582A (zh) * | 2017-08-22 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US20200052124A1 (en) * | 2018-08-09 | 2020-02-13 | International Business Machines Corporation | Nanosheet mosfet with isolated source/drain epitaxy and close junction proximity |
| CN111081546A (zh) * | 2018-10-19 | 2020-04-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111199884A (zh) * | 2018-11-19 | 2020-05-26 | 中芯国际集成电路制造（天津）有限公司 | 一种半导体器件及其形成方法 |
| CN111223778A (zh) * | 2018-11-23 | 2020-06-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
-
2020
- 2020-06-24 CN CN202010584729.3A patent/CN111653610A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080099849A1 (en) * | 2006-10-30 | 2008-05-01 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor device having a multi-channel type mos transistor |
| CN102610529A (zh) * | 2012-03-31 | 2012-07-25 | 上海华力微电子有限公司 | 基于体硅的三维阵列式后栅型SiNWFET制备方法 |
| CN102683213A (zh) * | 2012-05-03 | 2012-09-19 | 上海华力微电子有限公司 | SOI上双层隔离混合晶向后栅型反型模式SiNWFET的制备方法 |
| CN109427582A (zh) * | 2017-08-22 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US20200052124A1 (en) * | 2018-08-09 | 2020-02-13 | International Business Machines Corporation | Nanosheet mosfet with isolated source/drain epitaxy and close junction proximity |
| CN111081546A (zh) * | 2018-10-19 | 2020-04-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111199884A (zh) * | 2018-11-19 | 2020-05-26 | 中芯国际集成电路制造（天津）有限公司 | 一种半导体器件及其形成方法 |
| CN111223778A (zh) * | 2018-11-23 | 2020-06-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113707721A (zh) * | 2021-07-27 | 2021-11-26 | 上海华力集成电路制造有限公司 | 一种环栅半导体器件及其形成方法 |
| WO2023035270A1 (zh) * | 2021-09-13 | 2023-03-16 | 上海集成电路制造创新中心有限公司 | 环栅结构源漏的外延制备方法以及环栅结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8697523B2 (en) | Integration of SMT in replacement gate FINFET process flow | |
| US9954063B2 (en) | Stacked planar double-gate lamellar field-effect transistor | |
| US9257545B2 (en) | Stacked nanowire device with variable number of nanowire channels | |
| US9741716B1 (en) | Forming vertical and horizontal field effect transistors on the same substrate | |
| TWI498998B (zh) | 具有溝槽隔離之鰭式半導體裝置的形成方法 | |
| US8809131B2 (en) | Replacement gate fin first wire last gate all around devices | |
| US8551833B2 (en) | Double gate planar field effect transistors | |
| US9472672B2 (en) | Eliminating fin mismatch using isolation last | |
| TWI509736B (zh) | 半導體結構及其形成方法 | |
| US20070132034A1 (en) | Isolation body for semiconductor devices and method to form the same | |
| US20060231907A1 (en) | Semiconductor device with FinFET and method of fabricating the same | |
| US9142673B2 (en) | Devices and methods of forming bulk FinFETS with lateral seg for source and drain on dielectrics | |
| WO2008005612A1 (en) | Method for forming a semiconductor device and structure thereof | |
| CN103165459B (zh) | 鳍式场效应晶体管及其制作方法 | |
| US9214529B2 (en) | Fin Fet device with independent control gate | |
| US20210125873A1 (en) | Semiconductor device and fabrication method thereof | |
| CN111653610A (zh) | 一种gaa结构的形成方法 | |
| CN105390497B (zh) | 包括带电荷体侧墙的cmos器件及其制造方法 | |
| US8518757B2 (en) | Method of fabricating strained semiconductor structures from silicon-on-insulator (SOI) | |
| US7858489B2 (en) | Method for manufacturing semiconductor device capable of increasing current drivability of PMOS transistor | |
| US20180233583A1 (en) | Transistors and methods of forming transistors using vertical nanowires | |
| CN111383994B (zh) | 半导体结构及其形成方法 | |
| US20170229580A1 (en) | Fin field effect transistor and fabricating method thereof | |
| CN103187286A (zh) | 鳍式场效应晶体管的制作方法 | |
| TW201725629A (zh) | 半導體元件及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |