CN111640781A - 带有等离子体扩散层的复合PiN肖特基二极管 - Google Patents

带有等离子体扩散层的复合PiN肖特基二极管 Download PDF

Info

Publication number
CN111640781A
CN111640781A CN202010311264.4A CN202010311264A CN111640781A CN 111640781 A CN111640781 A CN 111640781A CN 202010311264 A CN202010311264 A CN 202010311264A CN 111640781 A CN111640781 A CN 111640781A
Authority
CN
China
Prior art keywords
plasma diffusion
strip
diffusion layer
region
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010311264.4A
Other languages
English (en)
Other versions
CN111640781B (zh
Inventor
任娜
刘旺
黄治成
李宛曈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuanshan Jinan Electronic Technology Co ltd
Original Assignee
Beijing Tianyue Jingcheng Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Tianyue Jingcheng Electronic Technology Co ltd filed Critical Beijing Tianyue Jingcheng Electronic Technology Co ltd
Priority to CN202010311264.4A priority Critical patent/CN111640781B/zh
Publication of CN111640781A publication Critical patent/CN111640781A/zh
Application granted granted Critical
Publication of CN111640781B publication Critical patent/CN111640781B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及带有等离子体扩散层的复合PiN肖特基二极管，包括：第二导电区域，其中，所述第二导电区域由元胞和等离子体扩散层构成；所述等离子体扩散层包括多条条形结构的等离子扩散通道，所述等离子扩散通道用于连接所述多个构成第二导电区域元胞中的部分元胞，以使器件在承受浪涌电流冲击的情况下产生的等离子体通过所述等离子扩散通道均匀的扩散到器件表面。本发明通过设计等离子体扩散层，将多个独立的元胞结构连接起来，使得器件在受到浪涌大电流冲击的情况下，器件内部的电流以及产生的热量可以均匀地扩散到整个器件的各个区域，有效地防止器件发生局部过热造成器件损坏，从而提高器件的抗浪涌电流能力，增强器件的可靠性。

Description

带有等离子体扩散层的复合PiN肖特基二极管
技术领域
本发明涉及功率二极管技术领域，特别涉及复合PiN肖特基二极管，尤其涉及带有等离子体扩散层的复合PiN肖特基二极管。
背景技术
功率器件包括功率二极管和功率开关管，而功率二极管在电路应用中存在两种工作模式：导通模式和阻断模式，而对于导通工作模式，除了正常电流工况以外，还存在偶发浪涌大电流的异常工况。
器件的抗浪涌电流能力是描述其在极端电流冲击情况下鲁棒性的关键指标。具有卓越的抗浪涌电流能力的器件可以有效地耗散这些能量而不发生退化或失效，从而为电力装备提供更高的安全裕度，提高电力装备的可靠性和寿命。
一般而言，电力电子器件在由电路故障或雷电引起的浪涌下将会承受大电流应力。在浪涌冲击情况下，大电流乘以器件电压降将形成瞬时的能量过冲，在相当短的时间内流入器件，导致器件结温迅速升高，可能引起器件的可靠性降低，甚至发生性能退化和失效。
发明内容
本发明提供了一种带有等离子体扩散层的复合PiN肖特基二极管，旨在至少在一定程度上解决以下技术问题：
二极管等电子器件无法承受浪涌大电流冲击，可靠性低。
一方面，本申请实施例提供了一种带有等离子体扩散层的复合PiN肖特基二极管，二极管包括：PN结，形成所述PN结的第一导电区域和第二导电区域，其中，所述第一导电区域包括衬底和掺杂浓度低于所述衬底的外延层；所述第二导电区域由元胞和等离子体扩散层构成；所述多个元胞中的第一元胞包括第一区域和第二区域，所述第一区域的形状是六边形，所述第二区域的形状是环状正六边形，且所述第二区域环绕所述第一区域设置，相邻第二区域的环状正六边形连接在一起；所述多个元胞中的第二元胞包括第三区域，所述第三区域的形状是六边形；且所述第三区域与所述第二区域连接；所述等离子体扩散层包括多条条形结构的等离子扩散通道，所述等离子扩散通道用于连接多个构成第二导电区域元胞中的部分元胞，以使器件在承受浪涌电流冲击的情况下产生的等离子体，通过所述等离子扩散通道均匀的扩散到器件表面。
在一个示例中，两个所述第二元胞之间设置有一定数量的所述第一元胞；
每个所述第二元胞的周围环绕设置有多个所述第一元胞。
在一个示例中，每一所述条形结构之间间隔n层所述元胞设置，n在 0-1000000之间。
在一个示例中，所述等离子体扩散层包括：第一条形结构，所述第一条形结构穿过所述第一元胞和所述第二元胞的中心，且与被第一条形结构穿过的第一元胞的第一组对边垂直，以及与被第一条形结构穿过的第二元胞的第一组对边垂直。
在一个示例中，所述等离子体扩散层包括：第二条形结构，所述第二条形结构穿过所述第一元胞和所述第二元胞的中心，且与被第二条形结构穿过的所述第一元胞的第二组对边垂直，以及与被第二条形结构穿过的第二元胞的第二组对边垂直，所述第一条形结构与所述第二条形结构夹角60度。
在一个示例中，所述等离子扩散层包括：由所述多条条形结构的等离子扩散通道组成的交叉网状结构区域；
所述交叉网状结构区域包括交叉设置的多条所述第二条形结构，且所述多条第二条形结构中的至少两个第二条形结构夹角成60度或者120度。
在一个示例中，所述等离子扩散层包括：由所述多条条形结构的等离子扩散通道组成的交叉网状结构区域,所述交叉网状区域包括交叉设置的所述第一条形结构,或者包括交叉设置的所述第二条形结构；
所述第一条形结构穿过所述第一元胞和所述第二元胞的中心，且与被第一条形结构穿过的第一元胞的第一组对边垂直，以及与被第一条形结构穿过的第二元胞的第一组对边垂直；
所述第二条形结构穿过所述第一元胞和所述第二元胞的中心，且与被第二条形结构穿过的所述第一元胞的第二组对边垂直，以及与被第二条形结构穿过的第二元胞的第二组对边垂直，所述第一条形结构与所述第二条形结构夹角60 度。
在一个示例中，所述等离子体扩散层包括：第三条形结构，所述第三条形结构穿过所述第一元胞和所述第二元胞的中心，且所述第三条形结构与所述第一元胞的第一组对边平行或连接，以及与所述第二元胞的第一组对边平行或连接。
在一个示例中，所述等离子体扩散层包括多个第四条形结构，所述第四条形结构穿过所述第一元胞和所述第二元胞的中心，所述第四种条形结构与所述第一元胞的第二组对边平行或者连接，以及与所述第二元胞的第二组对边平行或者连接，所述第三条形结构与所述第四条形结构夹角60度。
在一个示例中，所述等离子扩散层包括：由所述多条条形结构的等离子扩散通道组成的交叉网状结构区域；
所述交叉网状结构区域包括多条所述第四条形结构，且所述多条第四条形结构中的至少两个第四条形结构夹角成60度或者120度。
在一个示例中，所述等离子扩散层包括：由所述多条条形结构的等离子扩散通道组成的交叉网状结构区域,所述交叉网状区域包括交叉设置的所述第三条形结构,或者包括交叉设置的所述第四条形结构；
所述第三条形结构穿过所述第一元胞和所述第二元胞的中心，且所述第三条形结构与所述第一元胞的第一组对边平行，以及与所述第二元胞的第一组对边平行或连接；
所述第四条形结构穿过所述第一元胞和所述第二元胞的中心，所述第四种条形结构与所述第一元胞的第二组对边平行或者连接，以及与所述第二元胞的第二组对边平行或者连接，所述第三条形结构与所述第四条形结构夹角60度。
本申请实施例针对现有二极管器件在浪涌冲击情况下的可靠性问题，提出器件结构的优化技术方案，通过设计等离子体扩散层，将多个独立的元胞结构连接起来，使得器件在受到浪涌大电流冲击的情况下，器件内部的电流以及产生的热量可以均匀地扩散到整个器件的各个区域，有效地防止器件发生局部过热造成器件损坏，从而提高器件的抗浪涌电流能力，增强器件的可靠性。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本发明二极管的截面示意图；
图2为本发明的六边形元胞复合结构的P+区域的示意图；
图3为本发明的第一条形结构等离子体扩散层设计示意图A；
图4为本发明的第一条形结构等离子体扩散层设计示意图B；
图5为本发明的第一条形结构等离子体扩散层设计示意图C；
图6为本发明的第二条形结构等离子体扩散层设计示意图A；
图7为本发明的第二条形结构等离子体扩散层设计示意图B；
图8为本发明的第二条形结构等离子体扩散层设计示意图C；
图9为本发明的第三条形结构等离子体扩散层设计示意图A；
图10为本发明的第三条形结构等离子体扩散层设计示意图B；
图11为本发明的第三条形结构等离子体扩散层设计示意图C；
图12为本发明的第四条形结构等离子体扩散层设计示意图A；
图13为本发明的第四条形结构等离子体扩散层设计示意图B；
图14为本发明的第四条形结构等离子体扩散层设计示意图C；
图15为本发明的交叉网状结构等离子体扩散层设计示意图A；
图16为本发明的交叉网状结构等离子体扩散层设计示意图B；
图17为本发明的交叉网状结构等离子体扩散层设计示意图C；
图18为本发明的交叉网状结构等离子体扩散层设计示意图D；
图19为本发明的交叉网状结构等离子体扩散层设计示意图E；
图20为本发明的交叉网状结构等离子体扩散层设计示意图F；
图21为本发明的交叉网状结构等离子体扩散层设计示意图G；
图22为本发明的交叉网状结构等离子体扩散层设计示意图H；
图23为本发明的交叉网状结构等离子体扩散层设计示意图I；
图24为本发明的交叉网状结构等离子体扩散层设计示意图J；
图25为本发明的交叉网状结构等离子体扩散层设计示意图K；
图26为本发明的交叉网状结构等离子体扩散层设计示意图L。
具体实施方式
为了更清楚的阐释本申请的整体构思，下面结合说明书附图以示例的方式进行详细说明。
半导体的材料对半导体的性能起到决定性的作用，碳化硅半导体材料的禁带宽度约为硅材料的三倍，并且具有更高的临界击穿电场强度、更高的导热系数、更低的本征载流子浓度和更高的饱和漂移速度，这些使碳化硅成为高压、高温、高功率器件的理想材料。基于碳化硅半导体材料的功率二极管，商业器件存在两种技术路线，即结势垒肖特基二极管结构和复合PiN肖特基二极管结构。
结势垒肖特基二极管在N-漂移层中交替布置窄P+区域，相比于纯肖特基二极管具有更低的反向漏电流和更强的阻断特性。复合PiN肖特基二极管结构是基于结势垒肖特基二极管的改进结构，不仅保留了窄P+区设计，还在有源区区域增加了较宽的P+区的设计，这些宽的P+区域形成的PN结在器件受到浪涌电流冲击的情况下会被开启，大量的少数载流子注入到漂移层中，从而使得器件在浪涌大电流冲击的情况下具有更低的电阻率和更高的电流导通能力。因此，与结势垒肖特基二极管相比，复合PiN肖特基二极管具有更高的抗浪涌电流能力。
接下对器件的结构设计进行详细介绍。
图1为本发明二极管的截面示意图，如图1所示，带有等离子体扩散层的复合PiN肖特基二极管10的结构主要包括：含有杂质且具有第一导电类型的碳化硅衬底12；碳化硅衬底上形成的第一导电类型的外延层13，外延层的掺杂浓度低于衬底的掺杂浓度；在本申请的实施例中，将碳化硅衬底和外延层统称为第一导电区域，不同于第一导电类型的多个第二导电类型区域14(即第二导电区域)，形成于所述外延层的表面；第二导电类型区域14的上面形成第二欧姆接触18；肖特基接触金属19位于整个外延层13的顶部，从而形成肖特基结16；衬底12的背面和阴极电极11形成第一欧姆接触17。
在本发明实施例中，带有等离子体扩散层的复合PiN肖特基二极管结构中的第二导电类型区域为P+区域，P+区域与N型漂移区形成的PN结15可以在大电流情况下开启，形成PN结15与肖特基结16并联的工作模式，从而为器件提供更高的抗浪涌电流能力。因此，P+区域的形状、尺寸和排列在很大程度上影响着带有等离子体扩散层的复合PiN肖特基二极管在浪涌电流工作情况下的电学特性。
基于上述因素的考虑，本申请实施例从器件结构设计出发，通过等离子体扩散层的设计，连接N型漂移区与P+所形成的PN结，在浪涌冲击发生的瞬间，等离子体扩散层可以使等离子体迅速地扩散到其他漂移区中，从而使浪涌电流和其在器件内部产生的热能快速分散到器件的各个区域，避免器件局部发热现象。
根据本发明的具体实施例，多个元胞中的第一元胞包括第一区域和第二区域，所述第一区域为六边形，所述第二区域为环状正六边形，且所述第二区域环绕所述第一区域设置，相邻第二区域的环状正六边形连接在一起。多个元胞中的第二元胞包括第三区域，所述第三区域为六边形；且所述第三区域与所述第二区域连接。图2为本发明的六边形元胞复合结构的示意图，如图所示，公开了两种六边形元胞，分别为第一元胞和第二元胞，第一元胞为图2所示的带外环的正六边形元胞，六边形外环和内部六边形呈孤立状态，第二元胞为图2 所示的不带环的正六边形元胞。如图2所示，距离最近的两个所述第二元胞之间设置有一定数量的所述第一元胞，本申请实施例中为4个，也可以是其他数量，本申请对此不作特别的限制。相应的，每个第二元胞之间环绕设置有第一元胞。
第一元胞中，第一区域的P+区域和第二区域的P+环状区域是孤立的状态。当浪涌大电流通过时，第一区域的P+区域与N型漂移区所形成的PN结将被开启，由于双极型效应的存在，PN结两侧注入少数载流子，从而形成电子-空穴等离子体，这些等离子体首先在PN结下方产生，在浪涌冲击发生的瞬间，这些等离子体很难迅速地扩散到其他漂移区中，浪涌电流和其在器件内部产生的热能也无法快速分散到器件的各个区域，因此无可避免的将存在局部发热的现象，导致器件提前失效。
需要注意的是，本申请实施例公开的元胞形状仅是示例性的，不仅包括图中所示的正六边形元胞，还可以是其他形状的六边形元胞，亦或是其他的不同形状的几何元胞，例如圆形元胞、正八边形元胞等多边形元胞同样适用。
因此，本申请提供了一种具有等离子体扩散层的带有等离子体扩散层的复合PiN肖特基二极管，提出器件结构的优化技术方案，通过设计等离子体扩散层，将多个独立的元胞结构连接起来，使得器件在受到浪涌大电流冲击的情况下，器件内部的电流以及产生的热量可以均匀地扩散到整个器件的各个区域及表面。
下面详细介绍本申请实施例中的等离子体扩散层。
图3为本发明的第一条形结构等离子体扩散层设计示意图A；如图所示，通过在带环的六边形元胞中设置条形结构，来打破较小六边形的P+区域和外围的六边形P+环状区域间的孤立状态。参照图3所示，公开了第一条形结构的形成的等离子体扩散层，可以使电流以及产生的热均匀地扩散到器件表面，有效地防止局部过热造成的器件损坏，使器件有良好的抗浪涌电流能力。
具体而言，第一条形结构竖直穿过每一个元胞的中心，并且穿过一组对边的中心，具体而言，所述第一条形结构穿过所述第一元胞和所述第二元胞的中心，且与被第一条形结构穿过的第一元胞的第一组对边垂直，以及与被第一条形结构穿过的第二元胞的第一组对边垂直。当然，可以根据器件具体的工作状态调整第一条形结构的数量，以改变等离子体扩散层的密度。图4为本发明的第一条形结构等离子体扩散层设计示意图B；图4在图3的基础上减小了第一条形结构的数量，相邻的第一条形结构间隔单层不含有等离子体扩散层的六边形元胞。图5为本发明的第一条形结构等离子体扩散层设计示意图C；图5在图4的基础上减小了第一条形结构的数量，相邻条形结构间隔双层不含有等离子体扩散层的六边形元胞。以此类推，可以每隔n层六边形元胞放置下一个第一条形结构，这里的n可以为0-1000000。
图6为本发明的第二条形结构等离子体扩散层设计示意图A；图6公开了第二条形结构形成的等离子体扩散层，第二条形结构是在第一条形结构旋转一定角度形成的，可以为0度-90度，这里是旋转60度后形成的，所述第二条形结构穿过所述第一元胞和所述第二元胞的中心，且与被第二条形结构穿过的所述第一元胞的第二组对边垂直，以及与被第二条形结构穿过的第二元胞的第二组对边垂直。类似的，可以根据器件具体的工作状态调整第二条形结构的数量，以改变等离子体扩散层的密度。图7为本发明的第二条形结构等离子体扩散层设计示意图B；图7在图6的基础上减小了第二条形结构的数量，相邻的第二条形结构间隔单层不含有等离子体扩散层的六边形元胞。图8为本发明的第二条形结构等离子体扩散层设计示意图C；图8在图7的基础上减小了第二条形结构的数量，相邻的二号条形结构间隔双层不含有等离子体扩散层的六边形元胞。以此类推，可以每隔n层六边形元胞放置下一个第二条形等离子体层，这里的n可以为0-1000000。
图9为本发明的第三条形结构等离子体扩散层设计示意图A，除了前面所介绍的第一、第二条形结构的等离子体扩散层设计，我们还可以得到图9所示的第三条形结构的等离子体扩散层设计。如图9所示，所述第三条形结构穿过所述第一元胞和所述第二元胞的中心，且所述第三条形结构与所述第一元胞的第一组对边平行或连接，以及与所述第二元胞的第一组对边平行或连接。类似的，可以根据器件具体的工作状态调整第三条形结构的数量，以改变等离子体扩散层的密度。图10为本发明的第三条形结构等离子体扩散层设计示意图B；图10在图9的基础上减小了第三条形结构的数量，相邻的第三条形结构间隔单层不含有等离子体扩散层的六边形元胞。图11为本发明的第三条形结构等离子体扩散层设计示意图C；图11在图10的基础上减小了第三条形结构的数量，相邻的第三条形结构间隔双层不含有等离子体扩散层的六边形元胞。以此类推，可以每隔n层六边形元胞放置下一个第三条形结构，这里的n可以为 0-1000000。
相应的，本申请的实施例还设计了第四条形结构的等离子体扩散层，第三条形结构旋转60度后，可以得到图12所示的第四条形结构等离子体扩散层设计示意图A。所述第四条形结构穿过所述第一元胞和所述第二元胞的中心，所述第四种条形结构与所述第一元胞的第二组对边平行或者连接，以及与所述第二元胞的第二组对边平行或者连接，所述第三条形结构与所述第四条形结构夹角60度；所述第三条形结构与所述第四条形结构的夹角大于0度小于90度，优选为60度。在图12的基础上，进一步，可以根据器件具体的工作状态调整第四条形结构的数量，以改变等离子体扩散层的密度。
图13为本发明的第四条形结构等离子体扩散层设计示意图B；图13在图 12的基础上减小了第四条形结构的数量，相邻的第四条形结构间隔单层不含有等离子体扩散层的六边形元胞。图14为本发明的第四条形结构等离子体扩散层设计示意图C；图14在图13的基础上减小了第四条形结构的数量，相邻的第四条形结构间隔双层不含有等离子体扩散层的六边形元胞。以此类推，可以每隔n层六边形元胞放置下一个第四条形结构，这里的n可以为0-1000000。
根据本发明的具体实施例，本发明的实施例涉及了包括第一条形结构、第二条形结构、第三条形结构和第四条形结构的等离子体扩散层，需要注意的是，本申请实施例公开的条形结构只是示例性的，本领域技术人员可以根据导电区域中元胞的数量和形状进行适应性的设计，比如将条形结构设计为有其他形状的。
根据本发明的具体实施例，利用上述公开的第一条形结构、第二条形结构、第三条形结构和第四条形结构，将其进行对称和组合，可形成不同的等离子体扩散层。
对于旋转后得到的不同密度的条形结构等离子体，通过对称操作，可以得到呈交叉网状的新型等离子体扩散层设计，图15为本发明的交叉网状结构等离子体扩散层设计示意图A，如图15所示，将第二条形结构沿竖直方向对称后形成交叉网状结构的等离子体扩散层。通过调整第二条形结构的排列密度，可以得到图16、17所示的交叉网状等离子体扩散层设计。图18为本发明的交叉网状结构等离子体扩散层设计示意图D，如图18所示，类似的，与第二条形结构类似，将第四条形结构经过对称后形成交叉网状结构的等离子体扩散层；类似地，通过调整第四条形结构的排列密度，可以得到图19、20展示的交叉网状等离子体扩散层。
除对称外，基于图3-图20所展示的等离子体扩散层的设计，通过不同的组合，可以得到更多新型交叉网状结构的等离子体扩散层设计。比如，将第一条形结构、第二条形结构和所述交叉网状结构中的至少两种进行组合，以得到更多类型的等离子扩散层设计，下面结合附图，对部分组合方式进行示例性的阐述。
图21-图26展示了其中的四种设计，例如，可以是如图21-图23所示的，不同密度的由第二条形结构形成的交叉网状结构和第一条形结构的组合。也可以是图24所示的，由第四条形结构形成的交叉网状结构和第三条形结构的组合。还可以是如图25和图26所示的，第一条形结构和第二条形结构的组合。
本发明实施例本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在申请中。

Claims (11)

1.一种带有等离子体扩散层的复合PiN肖特基二极管，其特征在于，包括：PN结，形成PN结的第一导电区域和第二导电区域，其中，
所述第一导电区域包括衬底和掺杂浓度低于所述衬底的外延层；
所述第二导电区域由元胞和等离子体扩散层构成；
所述元胞中的第一元胞包括第一区域和第二区域，所述第一区域的形状是六边形，所述第二区域的形状是环状正六边形，且所述第二区域环绕所述第一区域设置，相邻第二区域的环状正六边形连接在一起；
所述元胞中的第二元胞包括第三区域，所述第三区域的形状是六边形；且所述第三区域与所述第二区域连接；
所述等离子体扩散层包括多条条形结构的等离子扩散通道，所述等离子扩散通道用于连接多个构成第二导电区域元胞中的部分元胞，以使器件在承受浪涌电流冲击的情况下产生的等离子体，通过所述等离子扩散通道均匀的扩散到器件表面。
2.根据权利要求1所述的二极管，其特征在于，两个所述第二元胞之间设置有一定数量的所述第一元胞；
每个所述第二元胞的周围环绕设置有多个所述第一元胞。
3.根据权利要求1所述的二极管，其特征在于，每一所述条形结构之间间隔n层所述元胞设置，n在0-1000000之间。
4.根据权利要求1所述的二极管，其特征在于，所述等离子体扩散层包括：第一条形结构，所述第一条形结构穿过所述第一元胞和所述第二元胞的中心，且与被第一条形结构穿过的第一元胞的第一组对边垂直，以及与被第一条形结构穿过的第二元胞的第一组对边垂直。
5.根据权利要求4所述的二极管，其特征在于，所述等离子体扩散层包括：第二条形结构，所述第二条形结构穿过所述第一元胞和所述第二元胞的中心，且与被第二条形结构穿过的所述第一元胞的第二组对边垂直，以及与被第二条形结构穿过的第二元胞的第二组对边垂直，所述第一条形结构与所述第二条形结构夹角60度。
6.根据权利要求5所述的二极管，其特征在于，所述等离子扩散层包括：由所述多条条形结构的等离子扩散通道组成的交叉网状结构区域；
所述交叉网状结构区域包括交叉设置的多条所述第二条形结构，且所述多条第二条形结构中的至少两个第二条形结构夹角成60度或者120度。
7.根据权利要求5所述的二极管，其特征在于，所述等离子扩散层包括：由所述多条条形结构的等离子扩散通道组成的交叉网状结构区域；
所述交叉网状区域包括交叉设置的所述第一条形结构，或者包括交叉设置的所述第二条形结构。
8.根据权利要求1所述的二极管，其特征在于，所述等离子体扩散层包括：第三条形结构，所述第三条形结构穿过所述第一元胞和所述第二元胞的中心，且所述第三条形结构与所述第一元胞的第一组对边平行或连接，以及与所述第二元胞的第一组对边平行或连接。
9.根据权利要求8所述的二极管，其特征在于，所述等离子体扩散层包括多个第四条形结构，所述第四条形结构穿过所述第一元胞和所述第二元胞的中心，所述第四种条形结构与所述第一元胞的第二组对边平行或者连接，以及与所述第二元胞的第二组对边平行或者连接，所述第三条形结构与所述第四条形结构夹角60度。
10.根据权利要求9所述的二极管，其特征在于，所述等离子扩散层包括：由所述多条条形结构的等离子扩散通道组成的交叉网状结构区域；
所述交叉网状结构区域包括多条所述第四条形结构，且所述多条第四条形结构中的至少两个第四条形结构夹角成60度或者120度。
11.根据权利要求9所述的二极管，其特征在于，所述等离子扩散层包括：由所述多条条形结构的等离子扩散通道组成的交叉网状结构区域；
所述交叉网状区域包括交叉设置的所述第三条形结构，或者包括交叉设置的所述第四条形结构。
CN202010311264.4A 2020-04-20 2020-04-20 带有等离子体扩散层的复合PiN肖特基二极管 Active CN111640781B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010311264.4A CN111640781B (zh) 2020-04-20 2020-04-20 带有等离子体扩散层的复合PiN肖特基二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010311264.4A CN111640781B (zh) 2020-04-20 2020-04-20 带有等离子体扩散层的复合PiN肖特基二极管

Publications (2)

Publication Number Publication Date
CN111640781A true CN111640781A (zh) 2020-09-08
CN111640781B CN111640781B (zh) 2022-11-11

Family

ID=72331763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010311264.4A Active CN111640781B (zh) 2020-04-20 2020-04-20 带有等离子体扩散层的复合PiN肖特基二极管

Country Status (1)

Country Link
CN (1) CN111640781B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080029838A1 (en) * 2006-08-01 2008-02-07 Cree, Inc. Semiconductor devices including Schottky diodes with controlled breakdown and methods of fabricating same
CN102376777A (zh) * 2010-08-24 2012-03-14 上海芯石微电子有限公司 具有低正向压降的结势垒型肖特基
CN107275381A (zh) * 2017-06-14 2017-10-20 四川大学 一种双重载流子存储增强的igbt
US9929284B1 (en) * 2016-11-11 2018-03-27 Cree, Inc. Power schottky diodes having local current spreading layers and methods of forming such devices
CN110556413A (zh) * 2018-06-01 2019-12-10 富士电机株式会社 绝缘栅极型半导体装置及其制造方法
CN110571281A (zh) * 2019-08-01 2019-12-13 山东天岳电子科技有限公司 一种混合PiN结肖特基二极管及制造方法
CN210325808U (zh) * 2019-10-11 2020-04-14 重庆伟特森电子科技有限公司 一种碳化硅二极管元胞结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080029838A1 (en) * 2006-08-01 2008-02-07 Cree, Inc. Semiconductor devices including Schottky diodes with controlled breakdown and methods of fabricating same
CN102376777A (zh) * 2010-08-24 2012-03-14 上海芯石微电子有限公司 具有低正向压降的结势垒型肖特基
US9929284B1 (en) * 2016-11-11 2018-03-27 Cree, Inc. Power schottky diodes having local current spreading layers and methods of forming such devices
CN107275381A (zh) * 2017-06-14 2017-10-20 四川大学 一种双重载流子存储增强的igbt
CN110556413A (zh) * 2018-06-01 2019-12-10 富士电机株式会社 绝缘栅极型半导体装置及其制造方法
CN110571281A (zh) * 2019-08-01 2019-12-13 山东天岳电子科技有限公司 一种混合PiN结肖特基二极管及制造方法
CN210325808U (zh) * 2019-10-11 2020-04-14 重庆伟特森电子科技有限公司 一种碳化硅二极管元胞结构

Also Published As

Publication number Publication date
CN111640781B (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
CN103119715B (zh) 反向导通功率半导体器件
US9543305B2 (en) Reverse conducting power semiconductor device
US20180212071A1 (en) Junction barrier schottky diode with enhanced surge current capability
US11056582B2 (en) Bidirectional phase controlled thyristor (BiPCT)—a new semiconductor device concept
CN110571281B (zh) 一种混合PiN结肖特基二极管及制造方法
US10026732B2 (en) Bidirectional power semiconductor
JP6088586B2 (ja) 逆導通パワー半導体デバイス
US20210036166A1 (en) MERGED PiN SCHOTTKY (MPS) DIODE WITH MULTIPLE CELL DESIGN AND MANUFACTURING METHOD THEREOF
CN111640782B (zh) 多种元胞设计的复合PiN肖特基二极管
CN111640783B (zh) 多种元胞设计的复合PiN肖特基二极管
CN111640781B (zh) 带有等离子体扩散层的复合PiN肖特基二极管
US20210036167A1 (en) MERGED PiN SCHOTTKY (MPS) DIODE WITH PLASMA SPREADING LAYER AND MANUFACTURING METHOD THEREOF
US20210328077A1 (en) Merged PiN Schottky (MPS) Diode With Multiple Cell Designs And Manufacturing Method Thereof
CN111640784B (zh) 带有等离子体扩散层的复合PiN肖特基二极管
CN111682060B (zh) 多种元胞设计的复合PiN肖特基二极管
US20210036165A1 (en) MERGED PiN SCHOTTKY (MPS) DIODE WITH ENHANCED SURGE CURRENT CAPACITY
US11728439B2 (en) Merged PiN Schottky (MPS) diode with plasma spreading layer and manufacturing method thereof
US20210328078A1 (en) Merged PiN Schottky (MPS) Diode With Plasma Spreading Layer And Manufacturing Method Thereof
CN115336002B (zh) 具有栅极流道的关断功率半导体装置
CN115039233A (zh) 反向导通功率半导体器件及其制造方法
CN116472613A (zh) 具有不对称特性的双向晶闸管装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right

Effective date of registration: 20200909

Address after: 250118 Shandong province Huaiyin District of Ji'nan city in the middle Mile Lake

Applicant after: JINAN XINGHUO TECHNOLOGY DEVELOPMENT Co.,Ltd.

Address before: No. 19019, floor 19, building 1, No. 18, Danling street, Haidian District, Beijing 100080

Applicant before: Beijing Tianyue Jingcheng Electronic Technology Co.,Ltd.

TA01 Transfer of patent application right
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220616

Address after: 250118 Meili Road, Huaiyin District, Jinan City, Shandong Province, 1929

Applicant after: Yuanshan (Jinan) Electronic Technology Co.,Ltd.

Address before: 250118 the middle part of Mei Li Lake, Huaiyin District, Ji'nan, Shandong

Applicant before: JINAN XINGHUO TECHNOLOGY DEVELOPMENT Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant