CN111640764B - 阵列基板、显示面板和显示装置 - Google Patents

阵列基板、显示面板和显示装置 Download PDF

Info

Publication number
CN111640764B
CN111640764B CN202010495782.6A CN202010495782A CN111640764B CN 111640764 B CN111640764 B CN 111640764B CN 202010495782 A CN202010495782 A CN 202010495782A CN 111640764 B CN111640764 B CN 111640764B
Authority
CN
China
Prior art keywords
electrode
substrate
projection
orthographic projection
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010495782.6A
Other languages
English (en)
Other versions
CN111640764A (zh
Inventor
姚华鑫
吴薇
吴昊
沈柏平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN202010495782.6A priority Critical patent/CN111640764B/zh
Publication of CN111640764A publication Critical patent/CN111640764A/zh
Application granted granted Critical
Publication of CN111640764B publication Critical patent/CN111640764B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供了一种阵列基板、显示面板和显示装置，该阵列基板包括衬底基板、半导体层、栅极金属层、源漏金属层和像素电极层；且薄膜晶体管的有源层设置于半导体层，薄膜晶体管的第一电极和第二电极均设置于源漏金属层，栅线设置于栅极金属层，且栅线与薄膜晶体管的有源层的沟道区具有交叠；薄膜晶体管的第一电极与像素电极电连接，其中，第一电极在衬底基板上的正投影为异形图形，且第一电极在衬底基板上的正投影与栅线在衬底基板上的正投影互不交叠。本发明实施例能够降低栅线上传输的栅极驱动信号的延迟，从而有利于提高显示均一性。

Description

阵列基板、显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板和显示装置。
背景技术
随着显示技术的发展，功能先进的显示面板渐成为现今消费电子产品的重要特色，其中液晶显示面板己经逐渐成为各种电子设备如行动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本计算机屏幕所广泛应用具有高分辨率彩色屏幕的显示面板。
目前，采用薄膜晶体管(Thin Film Transistor，TFT)驱动的液晶显示面板为最常见的液晶显示面板，该液晶显示面板的TFT阵列基板中通常设置有TFT、栅线、数据线以及像素电极等。TFT的栅极会与栅线电连接，以接收栅线传输的栅极驱动信号；并且TFT的源极与数据线电连接，TFT的漏极与像素电极连接，以在TFT的栅极接收到有效的栅极驱动信号时，能够将数据线上的数据信号传输至相应的像素电极，以使该像素电极所在的像素能够透过光线。
但是，由于现有技术中TFT的漏极与其栅极具有交叠，而形成栅漏寄生电容，在栅极驱动信号的传输过程中该栅漏寄生电容会存储一部分电荷，致使栅极驱动信号产生传输延迟，从而影响显示面板的显示效果。
发明内容
本发明实施例提供一种阵列基板、显示面板和显示装置，以解决现有技术中因栅极驱动信号的传输过程中栅漏寄生电容会存储电荷，而致使栅极驱动信号传输延迟，而影响显示效果的技术问题。
第一方面，本发明实施例提供了一种阵列基板，包括：薄膜晶体管和像素电极；
所述阵列基板还包括：
衬底基板；
位于所述衬底基板一侧的半导体层和栅极金属层；所述半导体层包括所述薄膜晶体管的有源层；所述栅极金属层包括栅线；
位于所述半导体层背离所述衬底基板一侧的源漏金属层；所述源漏金属层包括所述薄膜晶体管的第一电极和第二电极；
以及位于所述源漏金属层背离所述衬底基板一侧的像素电极层；所述像素电极层包括所述像素电极；所述第一电极与所述像素电极电连接；
所述有源层包括第一电极连接区、第二电极连接区和沟道区；所述第一电极与所述第一电极连接区电连接，所述第二电极与所述第二电极连接区电连接；所述栅线在所述衬底基板的正投影与所述沟道区在所述衬底基板上的正投影具有交叠；
其中，所述第一电极在所述衬底基板上的正投影为异形图形，且所述第一电极在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影互不交叠。
第二方面，本发明实施例提供了一种显示面板，包括：
上述阵列基板；
与所述阵列基板相对设置的对置基板；
位于所述阵列基板与所述对置基板之间的液晶层。
第三方面，本发明实施例提供了一种显示装置，包括上述显示面板。
本发明实施例提供了一种阵列基板、显示面板和显示装置，该阵列基板中部分栅线复用为与薄膜晶体管的栅极，且薄膜晶体管的第一电极与像素电极电连接，以在栅线传输相应的栅极驱动信号时，能够使像素电极能够通过该薄膜晶体管接收相应的显示信号，并令薄膜晶体管的第一电极在衬底基板上的正投影与栅线在衬底基板上的正投影互不交叠，防止因栅线的投影与第一电极的投影交叠，使栅线与第一电极形成寄生电容，而影响栅极驱动信号在栅线上传输，即当薄膜晶体管的第一电极在衬底基板上的正投影与栅线在衬底基板上的正投影互不交叠时，能够减小栅线上的负载量，从而能够缩短栅极驱动信号在栅线上传输的延迟时间，提高与同一栅线电连接的各薄膜晶体管所在各像素的显示均一性，进而提高显示效果。此外，薄膜晶体管的第一电极在衬底基板上的正投影为异形图形，以在薄膜晶体管的第一电极在衬底基板上的正投影能够在与栅线在衬底基板上的正投影互不交叠，且能够保持较高的开口率的前提下，能够使薄膜晶体管的第一电极具有较大的尺寸，从而有利于提高薄膜晶体管的第一电极与像素电极之间的接触面积，降低薄膜晶体管的第一电极与像素电极之间的接触电阻，确保信号传输的准确性，并且有利于降低用于电连接第一电极与像素电极的设计难度，进而降低阵列基板的制备成本，提高产品良率。
附图说明
图1为现有技术中阵列基板的局部俯视结构示意图；
图2是本发明实施例提供的一种阵列基板的结构示意图；
图3是本发明实施例提供的一种阵列基板的膜层结构示意图；
图4是图2中A区的一种阵列基板上的局部放大俯视结构示意图；
图5是图2中A区的又一种阵列基板上的局部放大俯视结构示意图；
图6是图2中A区的又一种阵列基板上的局部放大俯视结构示意图；
图7是图2中A区的又一种阵列基板上的局部放大俯视结构示意图；
图8是图2中A区的又一种阵列基板上的局部放大俯视结构示意图；
图9是图2中A区的又一种阵列基板上的局部放大俯视结构示意图；
图10是图2中A区的又一种阵列基板上的局部放大俯视结构示意图；
图11是图2中A区的又一种阵列基板上的局部放大俯视结构示意图；
图12是图2中A区的又一种阵列基板上的局部放大俯视结构示意图；
图13是图2中A区的又一种阵列基板上的局部放大俯视结构示意图；
图14是图2中A区的又一种阵列基板上的局部放大俯视结构示意图；
图15是本发明实施例提供的一种显示面板的膜层结构示意图；
图16是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1为现有技术中阵列基板的局部俯视结构示意图。如图1所示，阵列基板包括薄膜晶体管01、像素电极02、栅线03和数据线04。其中，薄膜晶体管01包括有源层011、第一电极012和第二电极013，且栅线03与有源层011交叠的部分为薄膜晶体管01的栅极；薄膜晶体管01的第一电极012与像素电极电连接，薄膜晶体管012的第二电极与数据线电连接；栅线03会传输栅极驱动信号至薄膜晶体管01的栅极，以使薄膜晶体管01的第一电极012与第二电极013导通，此时数据线04传输的数据信号会依次通过薄膜晶体管01的第二电极013和第一电极012传输至像素电极02中，以使像素电极02所在的像素能够进行显示。
现有技术中，薄膜晶体管01的第一电极012和第二电极013均为矩形形状。为提高开口率，通常将薄膜晶体管01的第一电极011与栅线03交叠，使得栅线03和与其交叠的第一电极011形成电容，该电容会存储一部分栅极驱动信号的电荷，从而影响栅极驱动信号在栅线上的传输，造成传输延迟，即靠近栅极驱动信号输出端一侧的像素的薄膜晶体管01的第一电极012与第二电极013导通且接收到数据线04传输的数据信号时，远离栅极驱动信号输出端一侧的像素的薄膜晶体管01的第一电极012与第二电极013还未导通且无法接收到数据线04传输的数据信号，致使远离栅极驱动信号输出端一侧的像素充电不足，其显示偏暗，甚至无法显示，从而影响显示效果。尤其是在大尺寸显示屏中，与同一栅线电连接的薄膜晶体管的数量较多，栅线上的负载量较大，栅线与薄膜晶体管的第一电极交叠构成的电容对栅极驱动信号在栅线上传输的影响更为明显。
但是，若通过将薄膜晶体管的第一电极上移以减小栅线和第一电极之间的交叠面积，第一电极会占用开口区，从而致使开口率下降；或者，当缩小第一电极以减小交叠面积时，会限制第一电极与像素电极之间的连接位置和大小，不利于过孔的设计，增加工艺难度，且容易产生孔内残留，而致使第一电极与像素电极接触不良，而影响显示效果。
为解决上述问题，本发明实施例提供了一种阵列基板，该阵列基板包括薄膜晶体管和像素电极；该阵列基板还包括衬底基板；位于衬底基板一侧的半导体层和栅极金属层；该半导体层包括薄膜晶体管的有源层；栅极金属层包括栅线；位于半导体层背离衬底基板一侧的源漏金属层；源漏金属层包括薄膜晶体管的第一电极和第二电极；以及位于源漏金属层背离衬底基板一侧的像素电极层；该像素电极层包括像素电极；第一电极与像素电极电连接；有源层包括第一电极连接区、第二电极连接区和沟道区；第一电极与第一电极连接区电连接，第二电极与第二电极连接区电连接；栅线在衬底基板的正投影与沟道区在衬底基板上的正投影具有交叠；其中，第一电极在衬底基板上的正投影为异形图形，且第一电极在衬底基板上的正投影与栅线在衬底基板上的正投影互不交叠。
采用上述技术方案，一方面，通过设置薄膜晶体管的第一电极在衬底基板上的正投影与栅线在衬底基板上的正投影互不交叠，以防栅线与薄膜晶体管的第一电极交叠而产生电容，从而能够改善栅线传输栅极驱动信号所产生的延迟，提高显示均一性，进而提高显示效果；另一方面，薄膜晶体管的第一电极在衬底基板上的正投影为异形图形，即第一电极为异形形状，相较于直接将矩形形状的第一电极上移的情况，本发明实施例直接将第一电极设置为异形形状无需上移第一电极，从而能够确保具有较高的开口率；同时，将第一电极设置为异形形状，确保第一电极具有较大的尺寸相较于直接减小第一电极尺寸的情况，从而有利于提高薄膜晶体管的第一电极与像素电极之间的接触面积，降低薄膜晶体管的第一电极与像素电极之间的接触电阻，确保信号传输的准确性，并且有利于降低用于电连接第一电极与像素电极的设计难度，进而降低阵列基板的制备成本，提高产品良率。
以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
在本发明实施例中，薄膜晶体管的第一电极在衬底基板上的正投影为异形图形，即第一电极的形状为异形图形，该异形图形靠近栅线的一侧至少包括折线结构和/或弧线结构等，以能够在不减小第一电极的尺寸，以及不占用开口区的面积的前提下，使第一电极与栅线互不交叠。同时，在本发明实施例中薄膜晶体管可以为顶栅型的薄膜晶体管，即薄膜晶体管的栅极位于薄膜晶体管的有源层靠近衬底基板的一侧；或者，薄膜晶体管也可以为底栅型的薄膜晶体管，即薄膜晶体管的栅极位于薄膜晶体管的有源层背离衬底基板的一侧；本发明实施例对薄膜晶体管的类型不做具体限定。为便于描述，在本发明实施例均以薄膜晶体管为顶栅型的薄膜晶体管为例，对本发明实施例进行示例性的说明。
图2是本发明实施例提供的一种阵列基板的结构示意图，图3是本发明实施例提供的一种阵列基板的膜层结构示意图。结合图2和图3所示，阵列基板100可以包括阵列排布的多个像素101，且每个像素101均可以包括薄膜晶体管10和像素电极20。薄膜晶体管10包括有源层11、栅极12、第一电极13和第二电极14，该薄膜晶体管10的有源层11包括第一电极连接区、第二电极连接区和沟道区；薄膜晶体管10的第一电极13与有源层11的第一电极连接区电连接，薄膜晶体管10的第二电极14与第二电极连接区电连接；且薄膜晶体管10的第一电极13与像素电极20电连接。
该阵列基板100还包括衬底基板100；位于衬底基板110一侧的半导体层120和栅极金属层130；位于半导体层120背离衬底基板110一侧的源漏金属层140；以及位于源漏金属层140背离衬底基板110一侧的像素电极层150。其中，半导体层120包括薄膜晶体管10的有源层11；栅极金属层130包括栅线30；源漏金属层140包括薄膜晶体管10的第一电极13和第二电极14；像素电极层150包括像素电极20；薄膜晶体管的第一电极13可以通过相应的过孔与像素电极20电连接。栅极金属层130的栅线30在衬底基板110的正投影与薄膜晶体管10的有源层11的沟道区在衬底基板110上的正投影具有交叠，该栅线30与有源层的沟道区交叠的位置处即可作为薄膜晶体管10的栅极12；同时，薄膜晶体管10的第一电极13在衬底基板110上的正投影与栅线30在衬底基板110上的正投影互不交叠。
如此，相较于栅线与薄膜晶体管的第一电极具有交叠的情况，薄膜晶体管10的第一电极13在衬底基板110上的正投影与栅线30在衬底基板110上的正投影互不交叠，能够防止栅线30与薄膜晶体管10的第一电极13交叠而构成相应的电容，且栅线30传输的栅极驱动信号无需对栅线与薄膜晶体管的第一电极具有交叠而构成的电容进行充电，可降低栅线30上的负载量，以缩短栅极驱动信号在栅线上传输时的延迟时间，从而阵列排布的多个像素101中，同一行像素101的薄膜晶体管10的栅极12与同一条栅线30电连接，并接收该栅线30传输的栅极驱动信号时，能够减小同一行各像素之间的显示差异，进而提高显示均一性。另外，薄膜晶体管10的第一电极13在衬底基板110上的正投影为异形图形，示例性的，该异形图形在靠近栅线30的一侧例如可以包括折线结构和/或弧线结构，以使异形图形靠近栅线30一侧与栅线30具有较近的距离，且互不交叠，从而能够在保持较高的开口率的前提下，使薄膜晶体管10的第一电极13具有较大的尺寸，从而有利于降低像素电极20与薄膜晶体管10的第一电极13电连接所需的过孔的设置难度，进而简化阵列基板100的制备工艺，降低阵列基板100的制备成本，提高产品良率。
此外，阵列基板100还可以包括数据线40，该数据线40可与薄膜晶体管10的第一电极13和第二电极14同层设置，且薄膜晶体管10的第二电极14与数据线40电连接，且该数据线40能够传输数据信号至薄膜晶体管10的第二电极14，且在薄膜晶体管10的栅极12接收到栅极驱动信号，该数据信号能够依次通过薄膜晶体管10的第二电极14和第一电极13传输至像素电极20。相应的，阵列基板100中还可以包括公共电极160以及位于公共电极160与像素电极层150之间的平坦化层170；此时，当将该阵列基板100应用于显示面板中时，若像素电极20接收到相应的数据信号，则像素电极20可与公共电极160形成面内场，以驱动显示面板中的液晶分子扭转，使得光线透过该像素电极20所在像素，控制像素进行显示。
需要说明书的是，图2和图3仅为本发明实施例示例性的附图，图2中的“…”为省略的像素以及相应的信号线等；图3中，阵列基板100同时包括公共电极160和像素电极20，在本发明实施例中阵列基板100还可以仅包括像素电极20，而公共电极则可位于与阵列基板100相对设置的对置基板中，本发明实施例对此不做具体限定。
可选的，当薄膜晶体管的第一电极在衬底基板上的正投影为异形图形时，该异形图形例如可以为圆形、椭圆形、弓形中和n边形等的任意一种；其中，n＞4，且n为整数。
示例性的，图4是图2中A区的一种阵列基板上的局部放大俯视结构示意图。如图4所示，栅线30与薄膜晶体管10的有源层11的沟道区交叠的位置为该薄膜晶体管10的栅极12；数据线40与薄膜晶体管10的有源层11的第二电极连接区交叠的位置为该薄膜晶体管10的第二电极14。其中，薄膜晶体管10的第一电极13在衬底基板110上正投影为圆形，该圆形的第一电极13与栅线30互不交叠，能够防止圆形的第一电极13与栅线30构成电容，以减小栅线30上的负载量，从而能够缩短栅极驱动信号在栅线30上传输的延迟时间，以减小同一行各像素之间的显示差异，进而提高显示均一性。同时，圆形的第一电极13的轮廓为弧形，使得异形图形在靠近栅线30在衬底基板上的正投影的一侧与栅线30在衬底基板上的正投影具有较近的距离，从而能够在保持较高开口率的前提下，使得第一电极13具有较大的尺寸，从而有利于降低像素电极20与薄膜晶体管10的第一电极13电连接所需的过孔的设置难度，进而简化阵列基板100的制备工艺，降低阵列基板100的制备成本，提高产品良率。
示例性的，图5是图2中A区的又一种阵列基板上的局部放大俯视结构示意图。图5中与图4中相同之处可参照上述对图4的描述，在此不再赘述，此处仅对图5与图4中不同之处进行示例性的说明。如图5所示，薄膜晶体管10的第一电极13在衬底基板110上的正投影还可以为五边形，该五边形的其中一个夹角位于该五边形靠近栅线30的一侧，即异形图形靠近栅线30的一侧位折线结构；此时，可使五边形靠近栅线30一侧与栅线30具有较近的距离，且互不交叠，同时可通过增大五边形沿栅线延伸的方向的尺寸，确保五边形整体具有较大的尺寸，从而能够在保持较高的开口率的前提下，使薄膜晶体管10的第一电极13具有较大的尺寸，从而有利于降低像素电极20与薄膜晶体管10的第一电极13电连接所需的过孔的设置难度，进而简化阵列基板100的制备工艺，降低阵列基板100的制备成本，提高产品良率。
此外，薄膜晶体管的第一电极在衬底基板上的正投影还可以为弓形结构(如图6所示)，或者薄膜晶体管的第一电极在衬底基板上的正投影还可以为椭圆形结构(如图7所示)；如此，同样可通过增加异形图形在沿栅线30延伸方向的尺寸，确保异形图形具有较大的尺寸。
需要说明的是，图4～图7仅为本发明实施例示例性的附图，图4～图7示出的薄膜晶体管10的有源层11在衬底基板110上的正投影为“U”形结构，而在本发明实施例中薄膜晶体管10的有源层11在衬底基板110上的正投影还可以为其它形状，例如“Z”字形等，本发明实施例对此不做具体限定。为便于描述，在本发明实施例中均以薄膜晶体管10的有源层11在衬底基板110上的正投影为“U”形结构为例，对本发明实施例的技术方案进行示例性的说明。
此外，在以下附图中，与图4相同之处均可参照对图4的描述，仅对各附图中与图4不同之处进行示例性的说明。
可选的，当薄膜晶体管的第一电极在衬底基板上的正投影为异形图形时，该异形图形还包括矩形结构与异形结构的组合图形；其中，栅线在衬底基板的正投影为栅线投影；组合图形中的异形结构位于组合图形中的矩形结构靠近栅线投影的一侧。相应的，组合图形中的异形结构可以为三角形结构、梯形结构、椭圆形结构、半圆形结构和弓形结构等的至少一种。
示例性的，图8是图2中A区的又一种阵列基板上的局部放大俯视结构示意图。如图8所示，薄膜晶体管10的第一电极13可以包括第一结构131和第二结构132，该第一电极13的第一结构131在衬底基板110上的正投影为矩形，第一电极13的第二结构132在衬底基板110上的正投影为半圆形。当栅线30在衬底基板110上的正投影为栅线投影时，第一电极13的第二结构132的投影可位于第一电极13的第一结构131的投影靠近栅线投影的一侧；此时，异形图形靠近栅线投影一侧的结构为弧形结构，以使异形图形靠近栅线投影的一侧与栅线投影具有较近的距离，且互不交叠，从而能够在保持较高的开口率的前提下，使薄膜晶体管10的第一电极13具有较大的尺寸，从而有利于降低像素电极20与薄膜晶体管10的第一电极13电连接所需的过孔的设置难度，进而简化阵列基板100的制备工艺，降低阵列基板100的制备成本，提高产品良率。
可选的，当薄膜晶体管的第一电极在衬底基板上的正投影为异形图形时，该异形图形包括异形结构与三角形结构的组合图形；其中，栅线在衬底基板的正投影为栅线投影；组合图形中的三角形结构位于组合图形中的异形结构靠近栅线投影的一侧。相应的，组合图形中的异形结构可以为三角形结构、梯形结构、椭圆形结构、半圆形结构和弓形结构等的至少一种。
示例性的，图9是图2中A区的又一种阵列基板上的局部放大俯视结构示意图。如图9所示，薄膜晶体管10的第一电极13可以包括第一结构131和第二结构132，该第一电极13的第一结构131在衬底基板110上的正投影为梯形，第一电极13的第二结构132在衬底基板110上的正投影为三角形。当栅线30在衬底基板110上的正投影为栅线投影时，第二结构132的投影(三角形)可位于第一结构131的投影(梯形)靠近栅线投影的一侧；此时，异形图形考经栅线投影的一侧为折线结构，以使异形图形靠近栅线投影的一侧与栅线投影具有较近的距离，且互不交叠，从而能够在保持较高的开口率的前提下，使薄膜晶体管10的第一电极13具有较大的尺寸，从而有利于降低像素电极20与薄膜晶体管10的第一电极13电连接所需的过孔的设置难度，进而简化阵列基板100的制备工艺，降低阵列基板100的制备成本，提高产品良率。
可选的，当薄膜晶体管的第一电极在衬底基板上的正投影为异形图形，且栅线在衬底基板的正投影为栅线投影时，异形图形靠近所述栅线投影的一侧可以呈锯齿状。
示例性的，图10是图2中A区的又一种阵列基板上的局部放大俯视结构示意图。如图10所示，异形图形靠近栅线投影的一侧呈锯齿状，即在俯视图中，薄膜晶体管10的第一电极13靠近栅线30的一侧呈锯齿状。此时第一电极13包括多个锯齿1301，该多个锯齿1301可沿栅线30的延伸方向X依次排列。如此，可在确保栅线投影与异形图形互不交叠的前提下，异形图形能够与栅线投影具有较近的距离，使得薄膜晶体管10的第一电极13具有较大的尺寸，且保持较高的开口率，从而能够简化阵列基板的工艺制程，降低阵列基板的制备成本，提高产品良率。
示例性的，图11是图2中A区的又一种阵列基板上的局部放大俯视结构示意图。如图11所示，当异形图形靠近栅线投影的一侧呈锯齿状时，该锯齿状包括多个锯齿，即薄膜晶体管10的第一电极13包括多个锯齿1301。当栅线30的延伸方向为第一方向X时，若异形图形包括相对的第一侧边1001和第二侧边1002，且连接第一侧边1001与第二侧边1002的直线的延伸方向为第一方向X；过异形图形的中心且沿第二方向Y延伸的直线为异形图形的中轴线Y1；其中，第一方向X与第二方向Y交叉，且第二方向Y例如可以为数据线40的延伸方向；沿第一侧边1001指向异形图形的中轴线Y1的方向，异形图形的锯齿与栅线投影之间距离逐渐减小，即在沿第一侧边1001指向异形图形的中轴线Y1的方向上，薄膜晶体管10的第一电极10的锯齿1301与栅线30的水平距离逐渐减小；和/或，沿第二侧边1002指向异形图形的中轴线Y1的方向，锯齿与栅线投影之间距离逐渐减小，即在沿第二侧边1002指向异形图形的中轴线Y1的方向上，薄膜晶体管10的第一电极10的锯齿1301与栅线30的水平距离逐渐减小。
如此，位于最中间的锯齿1301与栅线30之间的水平距离最小，而最靠近第一侧边1001和/或最靠近第二侧边1002的锯齿1301与栅线30之间的水平距离最大，以在确保薄膜晶体管10的第一电极13具有较大尺寸，且与栅线30互不交叠的前提下，降低薄膜晶体管10的第一电极13的设计难度，从而有利于简化阵列基板的工艺制程，降低阵列基板的制备成本，提高产品良率。
可选的，当栅线沿第一方向延伸时，该栅线可以包括第一部分和第二部分；第一部分和第二部分连接且沿第一方向排列；在第二方向上，第一部分的宽度小于第二部分的宽度；其中，第一方向与第二方向交叉；薄膜晶体管的第一电极在栅极金属层的正投影为第一投影；第一投影在栅线上的正投影与第一部分重叠；在沿第一投影指向栅线的方向上，第一部分具有凹陷结构。
示例性的，以薄膜晶体管的第一电极在衬底基板上的正投影的异形图形为圆形为例。图12是图2中A区的又一种阵列基板上的局部放大俯视结构示意图。如图12所示，第一方向X为栅线30的延伸方向，第二方向Y可以为数据线40的延伸方向。栅线30的第一部分31与第二部分32沿第一方向X排列且连接，第一部分31的宽度W1设置为小于第二部分32的宽度。此时，当薄膜晶体管10的第一电极13在栅极金属层的正投影为第一投影时，该第一投影在栅线30上的投影与栅线30的第一部分31重叠。在沿第一投影指向栅线30的方向上，通过在栅线30的第一部分31上设置凹陷结构，以减小栅线30的尺寸，从而能够在薄膜晶体管10的第一电极13与栅线30之间的水平距离不变的前提下，增大薄膜晶体管10的第一电极13的尺寸，此时至少部分第一投影可以位于第一部分31的凹陷结构内，从而能够进一步降低薄膜晶体管10的第一电极13的设计难度，从而有利于简化阵列基板的工艺制程，降低阵列基板的制备成本，提高产品良率。
可选的，当栅线沿第一方向延伸时，该栅线可以包括第一部分和第二部分；第一部分和第二部分连接且沿第一方向排列；在第二方向上，第一部分的宽度等于第二部分的宽度；其中，所述第一方向与所述第二方向交叉；薄膜晶体管的第一电极在栅极金属层的正投影为第一投影；第一投影在栅线上的正投影与第一部分重叠；在沿第一投影指向栅线的方向上，第一部分具有凹陷结构。
示例性的，图13是图2中A区的又一种阵列基板上的局部放大俯视结构示意图。图13中与图12中相同之处，可参照上述对图12的描述，在此不再赘述，此处仅对图12中与图13中不同之处进行示例性的说明。如图13所示，在第二方向Y上，栅线30的第一部分31的宽度W1与栅线30的第二部分32的宽度W2相同，以使第一部分31与第二部分32具有相同的横截面积，即第一部分31单位长度的电阻与第二部分32单位长度的电阻相同，以能够提高栅线上传输的栅极驱动信号的准确性。同时，在沿第一投影指向栅线30的方向上，通过在栅线30的第一部分31上设置凹陷结构，以能够在不减小栅线30尺寸，且薄膜晶体管10的第一电极13与栅线30之间的水平距离不变的前提下，增大薄膜晶体管10的第一电极13的尺寸，此时至少部分第一投影可以位于第一部分31的凹陷结构内，从而能够进一步降低薄膜晶体管10的第一电极13的设计难度，从而有利于简化阵列基板的工艺制程，降低阵列基板的制备成本，提高产品良率。
可选的，薄膜晶体管的有源层的第一电极连接区在衬底基板的正投影的形状与薄膜晶体管的第一电极在衬底基板上的正投影的形状相同；且第一电极连接区在衬底基板上的正投影在该薄膜晶体管的第一电极在衬底基板上的正投影内。
示例性的，以第一电极在衬底基板上的正投影为矩形和三角形构成的组合图形为例。图14是图2中A区的又一种阵列基板上的局部放大俯视结构示意图。如图14所示，薄膜晶体管10的有源层11的第一电极连接区111在衬底基板10的正投影和薄膜晶体管10的第一电极13在衬底基板110上的正投影均为矩形和三角形构成的组合图形。此时，薄膜晶体管10的第一电极13能够与第一电极连接区111具有较大的接触面积，从而能够降低薄膜晶体管10的第一电极13能够与第一电极连接区111之间的接触电阻，从而确保信号传输的准确性。同时，当第一电极13与第一电极连接区111通过过孔电连接时，能够确保第一电极13与第一电极连接区111准确对位，提高第一电极13与第一电极连接区111的连接稳定性。
相应的，像素电极中可以包括像素连接部；此时，薄膜晶体管的第一电极与像素电极的像素连接部电连接；该像素电极的像素连接部在衬底基板的正投影与第一电极在衬底基板的正投影的形状相同，且像素连接部在衬底基板上的正投影在第一电极在衬底基板的正投影内。
示例性的，继续参考图14，当薄膜晶体管10的第一电极13在衬底基板110上的正投影为矩形和三角形构成的组合图形时，电连接薄膜晶体管10的第一电极13的像素电极20的像素连接部21在衬底基板110上的正投影也为矩形和三角形构成的组合图形。如此，能够使薄膜晶体管10的第一电极13与像素电极20的像素连接部21具有较大的接触面积，从而能够降低薄膜晶体管10的第一电极13与像素电极20的像素连接部21之间的接触电阻，从而确保信号传输的准确性。同时，当薄膜晶体管10的第一电极13与像素电极20的像素连接部21通过过孔电连接时，能够确保薄膜晶体管10的第一电极13与像素电极20的像素连接部21准确对位，提高薄膜晶体管10的第一电极13与像素电极20的像素连接部21的连接稳定性。
本发明实施例还提供一种显示面板，该显示面板包括本发明实施例提供的阵列基板，因此本发明实施例提供的显示面板具备本发明实施例提供的阵列基板有益效果，相同之处可参照上述对阵列基板的描述，在此不再赘述。
示例性的，图15是本发明实施例提供的一种显示面板的膜层结构示意图。如图15所示，显示面板400包括阵列基板100和与阵列基板100相对设置的对置基板200，以及位于阵列基板100与对置基板200之间的液晶层300。该液晶层300包括液晶分子310，在阵列基板100的像素电极20接收到相应的数据信号时，像素电极20能够与公共电极160形成电场，以驱动液晶层300中相应位置处的液晶分子310扭转，而使光线能够透过该区域，从而使显示面板400显示相应的画面。
本发明实施例还提供了一种显示装置，该显示装置包括本发明实施例提供的显示面板。因此本发明实施例提供的显示装置具备本发明实施例提供的显示面板有益效果，相同之处可参照上述对显示面板的描述，在此不再赘述。
示例性的，图16是本发明实施例提供的一种显示装置的结构示意图。如图16，该显示装置可以为手机、显示屏等，尤其可以为车载大尺寸显示屏。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (12)

1.一种阵列基板，其特征在于，包括：薄膜晶体管和像素电极；
所述阵列基板还包括：
衬底基板；
位于所述衬底基板一侧的半导体层和栅极金属层；所述半导体层包括所述薄膜晶体管的有源层；所述栅极金属层包括栅线；
位于所述半导体层背离所述衬底基板一侧的源漏金属层；所述源漏金属层包括所述薄膜晶体管的第一电极和第二电极；
以及位于所述源漏金属层背离所述衬底基板一侧的像素电极层；所述像素电极层包括所述像素电极；所述第一电极与所述像素电极电连接；
所述有源层包括第一电极连接区、第二电极连接区和沟道区；所述第一电极与所述第一电极连接区电连接，所述第二电极与所述第二电极连接区电连接；所述栅线在所述衬底基板的正投影与所述沟道区在所述衬底基板上的正投影具有交叠；
其中，所述第一电极在所述衬底基板上的正投影为异形图形，且所述第一电极在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影互不交叠；
所述第一电极连接区在所述衬底基板的正投影的形状与所述第一电极在所述衬底基板上的正投影的形状相同；且所述第一电极连接区在所述衬底基板上的正投影在所述第一电极在所述衬底基板上的正投影内；
所述像素电极包括像素连接部；所述第一电极与所述像素电极的像素连接部电连接；
所述像素连接部在所述衬底基板的正投影与所述第一电极在所述衬底基板的正投影的形状相同，且所述像素连接部在所述衬底基板上的正投影在所述第一电极在所述衬底基板的正投影内。
2.根据权利要求1所述的阵列基板，其特征在于，所述异形图形包括：圆形、椭圆形、弓形中和n边形的任意一种；其中，n＞4，且n为整数。
3.根据权利要求1所述的阵列基板，其特征在于，所述异形图形包括矩形结构与异形结构的组合图形；
其中，所述栅线在所述衬底基板的正投影为栅线投影；所述组合图形中的异形结构位于所述组合图形中的矩形结构靠近所述栅线投影的一侧。
4.根据权利要求1所述的阵列基板，其特征在于，所述异形图形包括异形结构与三角形结构的组合图形；
其中，所述栅线在所述衬底基板的正投影为栅线投影；所述组合图形中的三角形结构位于所述组合图形中的异形结构靠近所述栅线投影的一侧。
5.根据权利要求3或4所述的阵列基板，其特征在于，所述异形结构包括：三角形结构、梯形结构、椭圆形结构、半圆形结构和弓形结构中的至少一种。
6.根据权利要求1所述的阵列基板，其特征在于，所述栅线在所述衬底基板的正投影为栅线投影；
所述异形图形靠近所述栅线投影的一侧呈锯齿状。
7.根据权利要求6所述的阵列基板，其特征在于，所述锯齿状包括多个锯齿；
所述栅线的延伸方向为第一方向；所述异形图形包括相对的第一侧边和第二侧边，且连接所述第一侧边与所述第二侧边的直线的延伸方向为所述第一方向；过所述异形图形的中心且沿第二方向延伸的直线为所述异形图形的中轴线；其中，所述第一方向与所述第二方向交叉；
沿所述第一侧边指向所述异形图形的中轴线的方向，所述锯齿与所述栅线投影之间距离逐渐减小；
和/或，沿所述第二侧边指向所述异形图形的中轴线的方向，所述锯齿与所述栅线投影之间距离逐渐减小。
8.根据权利要求1所述的阵列基板，其特征在于，所述栅线沿第一方向延伸；所述栅线包括第一部分和第二部分；所述第一部分和所述第二部分连接且沿所述第一方向排列；在第二方向上，所述第一部分的宽度小于所述第二部分的宽度；其中，所述第一方向与所述第二方向交叉；
所述第一电极在所述栅极金属层的正投影为第一投影；所述第一投影在所述栅线上的正投影与所述第一部分重叠；在沿所述第一投影指向所述栅线的方向上，所述第一部分具有凹陷结构。
9.根据权利要求1所述的阵列基板，其特征在于，所述栅线沿第一方向延伸；所述栅线包括第一部分和第二部分；所述第一部分和所述第二部分连接且沿所述第一方向排列；在第二方向上，所述第一部分的宽度等于所述第二部分的宽度；其中，所述第一方向与所述第二方向交叉；
所述第一电极在所述栅极金属层的正投影为第一投影；所述第一投影在所述栅线上的正投影与所述第一部分重叠；在沿所述第一投影指向所述栅线的方向上，所述第一部分具有凹陷结构。
10.根据权利要求8或9所述的阵列基板，其特征在于，至少部分所述第一投影位于所述第一部分的所述凹陷结构内。
11.一种显示面板，其特征在于，包括：
权利要求1～10任一项所述的阵列基板；
与所述阵列基板相对设置的对置基板；
位于所述阵列基板与所述对置基板之间的液晶层。
12.一种显示装置，其特征在于，包括：权利要求11所述的显示面板。
CN202010495782.6A 2020-06-03 2020-06-03 阵列基板、显示面板和显示装置 Active CN111640764B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010495782.6A CN111640764B (zh) 2020-06-03 2020-06-03 阵列基板、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010495782.6A CN111640764B (zh) 2020-06-03 2020-06-03 阵列基板、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN111640764A CN111640764A (zh) 2020-09-08
CN111640764B true CN111640764B (zh) 2022-09-27

Family

ID=72332977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010495782.6A Active CN111640764B (zh) 2020-06-03 2020-06-03 阵列基板、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN111640764B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113013218B (zh) * 2021-03-09 2024-05-24 武汉天马微电子有限公司 阵列基板、显示面板及显示装置
CN113745248B (zh) * 2021-08-23 2023-10-10 Tcl华星光电技术有限公司 显示面板
CN113690256B (zh) * 2021-08-23 2024-05-07 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103680327A (zh) * 2013-12-27 2014-03-26 京东方科技集团股份有限公司 阵列基板及显示装置
CN106226966A (zh) * 2016-09-05 2016-12-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板及其缺陷修复方法
CN106356408A (zh) * 2016-11-30 2017-01-25 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、显示面板及显示装置
CN106855674A (zh) * 2017-03-23 2017-06-16 厦门天马微电子有限公司 阵列基板、显示面板和显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022157A (zh) * 2014-05-26 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103680327A (zh) * 2013-12-27 2014-03-26 京东方科技集团股份有限公司 阵列基板及显示装置
CN106226966A (zh) * 2016-09-05 2016-12-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板及其缺陷修复方法
CN106356408A (zh) * 2016-11-30 2017-01-25 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、显示面板及显示装置
CN106855674A (zh) * 2017-03-23 2017-06-16 厦门天马微电子有限公司 阵列基板、显示面板和显示装置

Also Published As

Publication number Publication date
CN111640764A (zh) 2020-09-08

Similar Documents

Publication Publication Date Title
CN111640764B (zh) 阵列基板、显示面板和显示装置
US9716116B1 (en) TFT array substrate
US7973866B2 (en) Liquid crystal display devices
US20090051636A1 (en) Display device
US10585320B2 (en) Array substrate and driving method and manufacturing method thereof
WO2018126676A1 (zh) 像素结构及其制作方法、阵列基板和显示装置
US10644120B2 (en) Thin film transistor, GOA circuit, display substrate and display device
CN107275347B (zh) 一种阵列基板、其制备方法及显示面板
US11929371B2 (en) Array substrate, display panel and display apparatus
KR20080078577A (ko) 액정 장치
CN107577097B (zh) 液晶显示器
CN111474790A (zh) 阵列基板和液晶显示面板
US20200168173A1 (en) Active matrix substrate and display panel
US11493815B2 (en) Display device
TW200832026A (en) Liquid crystal display panel
US20190302555A1 (en) Array substrate and display panel
US11442318B2 (en) Dual-gate array substrate and display device
US20200328231A1 (en) Display panel and display device
CN101398575B (zh) 液晶显示装置
CN105140298A (zh) 薄膜晶体管和阵列基板
US8373169B2 (en) Thin film transistor of liquid crystal display device with specified channel W/L ratio
US20200365576A1 (en) Tft substrate, esd protection circuit and manufacturing method of tft substrate
CN115061318B (zh) 一种显示面板和显示装置
CN106873267B (zh) 显示面板
JP2003273364A (ja) 薄膜トランジスタ及び液晶表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant