CN111640717A - 一种导通均匀性高的半导体功率器件 - Google Patents
一种导通均匀性高的半导体功率器件 Download PDFInfo
- Publication number
- CN111640717A CN111640717A CN202010473658.XA CN202010473658A CN111640717A CN 111640717 A CN111640717 A CN 111640717A CN 202010473658 A CN202010473658 A CN 202010473658A CN 111640717 A CN111640717 A CN 111640717A
- Authority
- CN
- China
- Prior art keywords
- grid
- bus
- grid bus
- annular
- shaped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 239000007769 metal material Substances 0.000 claims abstract description 12
- 239000002210 silicon-based material Substances 0.000 claims abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 description 17
- 238000010586 diagram Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4822—Beam leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
Abstract
本发明涉及一种导通均匀性高的半导体功率器件，包括由多个IGBT元胞形成的芯片本体及芯片本体表面的栅极总线，栅极总线包括设置于芯片本体外围的环状栅极总线、位于环状栅极总线内且两端分别与环状栅极总线连接的至少一条条状栅极总线，多个条状栅极总线中至少一个条状栅极总线上设置有至少两个栅极焊盘，环状栅极总线的表面设有环状的且由金属材料制成的栅极流道，栅极总线由多晶硅材料制成，栅极总线与IGBT元胞内的多晶硅栅极连接。本发明的导通均匀性高的半导体功率器件，通过双栅极焊盘和栅极总线的设置使得各元胞内栅极导通更均匀。
Description
技术领域
本发明涉及一种半导体功率器件，尤其涉及一种导通均匀性高的半导体功率器件。
背景技术
绝缘栅双极型晶体管(InsulatedGateBipolarTransistor，以下简称IGBT)是一种把金属氧化物半导体场效应晶体管(MOSFET)和双极结型晶体管(BJT)结合起来的达灵顿结构的半导体功率电力电子器件，具有电压控制、输入阻抗大、驱动功率小、导通电阻小、开关损耗低及工作频率高等特性，是比较理想的半导体功率开关器件，开关频率在10-300KHZ之间，有着广阔的发展和应用前景。
随着功率器件的发展，功率器件的承载电流能力越来越大，开关频率也逐步向高频发展以减小后端无源器件的体积来适应小型化、高密度的趋势。而传统的引线键合封装技术由于自身封装电阻高、封装寄生电感(包括栅极寄生电感等)和封装热阻高的问题，阻碍了器件厂家改进制造工艺提升硅片性能的努力。资料显示在一些极端情况下封装电阻已经高于硅片的结电阻。细细的键合引线无法承受更大的电流，使用更粗的物体连接便可以解决封装电阻的问题。目前常见的技术是桥夹技术(clipbond)，金属桥拥有比金属线更宽的截面积，因此电阻更低，能通过更大的导通电流，也改善了导热能力和热应力。将引线更换为桥夹之后，传统的封装也能在一定程度上适应更高性能器件。目前，在大电流大面积的IGBT芯片中往往采用桥夹技术。引线键合技术是通过多条引线将外部信号传入到芯片发射极焊盘上，因此，发射极焊盘可以由多块组成，其间隔处可以排布栅极总线，从而器件的均匀导通性更好。而桥夹技术则要求发射极焊盘为一个整体，不可分隔。桥夹技术应用整体铜块连接IGBT的发射极与外部框架以获得更小的电阻，能通过更大的导通电流，以及更好的导热能力。
同时，随着半导体材料和生产工艺的不断进步，IGBT芯片的电流密度、击穿电压和工作频率不断增大，与此同时对于芯片可靠性的要求也不断的提高。当IGBT芯片面积较小，即芯片电流等级较小时，对于均匀导通性要求不高。但是对于大面积的电流较大的芯片，必须使各个元胞上的栅极均匀导通。IGBT器件是由多个元胞并联组成的。IGBT器件在开通时，外电路的栅极信号首先加到栅极焊盘上，然后通过栅极总线传入到芯片内各个元胞的多晶硅栅极上，通过多晶硅栅极控制着每个元胞的开启。由于同一个IGBT芯片内部的每一个元胞离栅极焊盘的距离不完全相等，而多晶硅上存在一定的压降，因此，离栅极焊盘的距离的不同将导致每个元胞的开启不同步，即开启速度不一致。离栅极焊盘较近的元胞导通较快，离栅极焊盘较远的元胞导通较慢，这会对器件的可靠性造成隐患。尤其是在大电流大面积的芯片中，这种影响更为显著。同时，桥夹技术的应用要求发射极焊盘为一个整体，其内部不可以排布栅极流道，从而导致芯片内各个元胞的开启速度不一致，使得器件的均匀导通性更差，甚至可靠性问题更加严重。
有鉴于上述的缺陷，本设计人，积极加以研究创新，以期创设一种新型结构的导通均匀性高的半导体功率器件，使其更具有产业上的利用价值。
发明内容
为解决上述技术问题，本发明的目的是提供一种导通均匀性高的半导体功率器件。
本发明的导通均匀性高的半导体功率器件，包括由多个IGBT元胞形成的芯片本体及芯片本体表面的栅极总线，所述栅极总线包括设置于所述芯片本体外围的环状栅极总线、位于环状栅极总线内且两端分别与环状栅极总线连接的至少一条条状栅极总线，多个条状栅极总线中至少一个条状栅极总线上设置有至少两个栅极焊盘，环状栅极总线的表面设有环状的且由金属材料制成的栅极流道，所述栅极总线由多晶硅材料制成，栅极总线与IGBT元胞内的多晶硅栅极连接。
进一步的，本发明的导通均匀性高的半导体功率器件，所述环状栅极总线内设有位于芯片本体表面的H型桥夹，H型桥夹为由金属材料一体成型。
进一步的，本发明的导通均匀性高的半导体功率器件，H型桥夹包括对称设置的金属块及连接两个金属块的连接桥，所述栅极焊盘的数目为两个，两个栅极焊盘分别设置于连接桥的两侧。
进一步的，本发明的导通均匀性高的半导体功率器件，所述条状栅极总线的数目为三条，所述栅极焊盘的数目为两个。
进一步的，本发明的导通均匀性高的半导体功率器件，所述H型桥夹由铜材料制成。
借由上述方案，本发明至少具有以下优点：本发明的导通均匀性高的半导体功率器件，栅极焊盘通过栅极总线与IGBT芯片内所有元胞的多晶硅栅极相连接，栅极流道设置在芯片外围并形成环状，栅极流道由IGBT器件正表面的金属层构成。栅极流道与发射极焊盘金属不相连。环状栅极总线设置在芯片外围并形成环状，环状栅极总线引出至少一条条状栅极总线。栅极总线是由多晶硅构成的，由于多晶硅上的电阻较大，外部栅极控制信号若直接通过栅极总线来传输到各个元胞的多晶硅栅极上，则会导致极大的栅极电阻，器件开启速度慢，功耗大。因此，在最外围的栅极总线表面设置一圈由金属材料如铝制成的栅极流道，金属的电阻小，外部栅极信号在金属上传播得更快，进而使栅极信号导通更均匀。
综上所述，本发明的导通均匀性高的半导体功率器件通过栅极总线和双栅极焊盘的设置使得各元胞内栅极导通更均匀。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1是现有的半导体功率器件的版图布局图；
图2是具有一条条状栅极总线的半导体功率器件的版图布局图；
图3是具有三条条状栅极总线的栅极总线布局图；
图4是具有三条条状栅极总线的半导体功率器件的版图布局图；
图5是具有三条条状栅极总前及H型桥夹的半导体功率器件的版图布局图。
图中，芯片本体为1，栅极总线为2，环状栅极总线为201，条状栅极总线为202，栅极焊盘为3，栅极流道为4，发射极焊盘为5，H型桥夹为6，金属块为601，连接桥为602。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例一：
参见图2，本实施例的导通均匀性高的半导体功率器件包括由多个IGBT元胞形成的芯片本体1及芯片本体表面的栅极总线2，栅极总线包括设置于芯片本体外围的环状栅极总线201、位于环状栅极总线内且两端分别与环状栅极总线连接的一条条状栅极总线202，条状栅极总线上设置有两个栅极焊盘3，环状栅极总线的表面设有环状的且由金属材料制成的栅极流道4(图中未示出)，栅极总线由多晶硅材料制成，栅极总线与IGBT元胞内的多晶硅栅极连接。
环状栅极总线内设有位于芯片本体表面的H型桥夹6，H型桥夹为由金属材料一体成型。
H型桥夹包括对称设置的金属块601及连接两个金属块的连接桥602，栅极焊盘的数目为两个，两个栅极焊盘分别设置于连接桥的两侧。
本实施例的导通均匀性高的半导体功率器件，栅极焊盘通过栅极总线和栅极流道与IGBT芯片内所有元胞的多晶硅栅极相连接，栅极流道设置在芯片外围并形成环状，栅极流道由IGBT器件正表面的金属层构成。栅极流道与发射极焊盘5金属不相连。环状栅极总线设置在芯片外围并形成环状，环状栅极总线引出至少一条条状栅极总线。栅极总线是由多晶硅构成的，由于多晶硅上的电阻较大，外部栅极控制信号若直接通过栅极总线来传输到各个元胞的多晶硅栅极上，则会导致极大的栅极电阻，器件开启速度慢，功耗大。因此，在最外围的栅极总线表面设置一圈由金属材料如铝制成的栅极流道，金属的电阻小，外部栅极信号在金属上传播得更快，进而使栅极信号导通更均匀。外部栅极控制信号加到栅极焊盘上，首先从栅极焊盘传到栅极流道上，较小的金属层电阻使得栅极信号得到迅速传输，栅极流道上的栅极信号通过接触孔把栅极流道上的信号传输到栅极总线上。栅极总线由多晶硅构成，它与各个元胞沟槽内的多晶硅相连，多晶硅栅极控制着各个元胞的开启，当外部信号经由栅极流道，传到栅极总线，再由栅极总线传到各个元胞的多晶硅栅极上，从而将实现了栅极焊盘与所有元胞的栅极相连，通过多晶硅栅极来控制各个元胞的开启。
由金属材料如铜制成的H型桥夹形成该半导体功率器件的发射极焊盘，其与芯片本体内的发射极金属与及其外部框架连接。栅极焊盘与发射极焊盘不相连。发射极焊盘为一个独立的整体，呈“H”字桥夹状，采用整体铜块连接IGBT的发射极及外部框架可获得更小的电阻，以通过更大的导通电流，具有更好的导热能力。
将栅极焊盘设置于H型桥夹的两个金属块间隙内、条状栅极总线从上下两个栅极焊盘引出，进而通过环状栅极总线与IGBT芯片内所有元胞的多晶硅栅极相连接，双栅极焊盘和条状栅极总线的设置极大的缩短了芯片的所有元胞离栅极焊盘的距离，从而使得所有元胞同步开启，栅极导通更均匀，能进一步提高器件的可靠性。
实施例二：
参见图3-5，本实施例的导通均匀性高的半导体功率器件与实施例一基本一致，只是其条状栅极总线的数目为三个，三个条状栅极总线将芯片本体划分为四个区域，从而提高了各区域内栅极的导通均匀性。
该设计通过三条条状栅极总线将整个IGBT芯片的有源区分成四个区域，在每个区域内元胞沟槽内的多晶硅栅极都能和两侧的栅极总线多晶硅相连，将整个有源区分成四个部分，极大地减小了外部栅极控制信号从栅极焊盘出发至到达各个元胞的多晶硅栅极所经过的传播距离，也就是减小了栅极电阻。同时，由于条状栅极总线的引入极大地缩短了原本离栅极总线较远的元胞的传播距离，使之迅速开启，从而使得栅极均匀导通，进一步提高大电流IGBT器件的可靠性。
实施例一及实施例二中，H型桥夹由铜或铁等金属材料制成。
具体实施时，栅极流道与发射极金属是由同一层构成，两者通过绝缘物相隔，其材料可以是铜、铝等金属材料，优选为铝。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，本领域技术人员能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的保护范围由所附权利要求而不是上述说明限定。
此外，以上仅是本发明的优选实施方式，并不用于限制本发明，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。同时，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (5)
1.一种导通均匀性高的半导体功率器件，包括由多个IGBT元胞形成的芯片本体(1)及芯片本体表面的栅极总线(2)，其特征在于：所述栅极总线包括设置于所述芯片本体外围的环状栅极总线(201)、位于环状栅极总线内且两端分别与环状栅极总线连接的至少一条条状栅极总线(202)，多个条状栅极总线中至少一个条状栅极总线上设置有至少两个栅极焊盘(3)，环状栅极总线的表面设有环状的且由金属材料制成的栅极流道(4)，所述栅极总线由多晶硅材料制成，栅极总线与IGBT元胞内的多晶硅栅极连接。
2.根据权利要求1所述的导通均匀性高的半导体功率器件，其特征在于：所述环状栅极总线内设有位于芯片本体表面的H型桥夹(6)，H型桥夹为由金属材料一体成型。
3.根据权利要求2所述的导通均匀性高的半导体功率器件，其特征在于：H型桥夹包括对称设置的金属块(601)及连接两个金属块的连接桥(602)，所述栅极焊盘的数目为两个，两个栅极焊盘分别设置于连接桥的两侧。
4.根据权利要求1所述的导通均匀性高的半导体功率器件，其特征在于：所述条状栅极总线的数目为三条，所述栅极焊盘的数目为两个。
5.根据权利要求1所述的导通均匀性高的半导体功率器件，其特征在于：所述H型桥夹由铜材料制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010473658.XA CN111640717B (zh) | 2020-05-29 | 2020-05-29 | 一种导通均匀性高的半导体功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010473658.XA CN111640717B (zh) | 2020-05-29 | 2020-05-29 | 一种导通均匀性高的半导体功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111640717A true CN111640717A (zh) | 2020-09-08 |
| CN111640717B CN111640717B (zh) | 2022-09-30 |
Family
ID=72332274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010473658.XA Active CN111640717B (zh) | 2020-05-29 | 2020-05-29 | 一种导通均匀性高的半导体功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111640717B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112687654A (zh) * | 2020-12-14 | 2021-04-20 | 株洲中车时代半导体有限公司 | 沟槽栅igbt器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120007139A1 (en) * | 2009-03-24 | 2012-01-12 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| CN203012722U (zh) * | 2013-01-10 | 2013-06-19 | 江苏物联网研究发展中心 | Igbt芯片版图布局结构 |
| CN103779403A (zh) * | 2014-01-24 | 2014-05-07 | 嘉兴斯达微电子有限公司 | 一种igbt芯片结构 |
| CN209374455U (zh) * | 2019-01-17 | 2019-09-10 | 上海神沃电子有限公司 | 一种半导体双mos芯片 |
-
2020
- 2020-05-29 CN CN202010473658.XA patent/CN111640717B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120007139A1 (en) * | 2009-03-24 | 2012-01-12 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| CN203012722U (zh) * | 2013-01-10 | 2013-06-19 | 江苏物联网研究发展中心 | Igbt芯片版图布局结构 |
| CN103779403A (zh) * | 2014-01-24 | 2014-05-07 | 嘉兴斯达微电子有限公司 | 一种igbt芯片结构 |
| CN209374455U (zh) * | 2019-01-17 | 2019-09-10 | 上海神沃电子有限公司 | 一种半导体双mos芯片 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112687654A (zh) * | 2020-12-14 | 2021-04-20 | 株洲中车时代半导体有限公司 | 沟槽栅igbt器件 |
| CN112687654B (zh) * | 2020-12-14 | 2024-02-23 | 株洲中车时代半导体有限公司 | 沟槽栅igbt器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111640717B (zh) | 2022-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11171122B2 (en) | Semiconductor device | |
| CN103972184B (zh) | 芯片布置和芯片封装 | |
| JPWO2017056176A1 (ja) | 半導体装置およびそれを備える半導体モジュール | |
| CN111640717B (zh) | 一种导通均匀性高的半导体功率器件 | |
| WO2020215737A1 (zh) | 一种功率器件封装结构及其方法 | |
| CN109860160B (zh) | 一种结构紧凑且寄生电感低的功率模块 | |
| CN102544084B (zh) | 一种双阳极短接的igbt器件 | |
| CN113410217A (zh) | 一种双管芯合封的共源共栅SiC功率器件 | |
| JP2018186302A (ja) | 半導体装置およびそれを備える半導体モジュール | |
| CN110634817B (zh) | 一种由igbt和mosfet构成的混合功率模块的封装结构 | |
| CN117080182A (zh) | GaN合封器件 | |
| CN108447904B (zh) | 一种横向igbt的制造方法 | |
| JPS6022345A (ja) | 半導体装置 | |
| CN110634818B (zh) | 一种由igbt和mosfet构成的混合功率模块的封装结构 | |
| CN207818562U (zh) | 半导体元件和半导体装置 | |
| JP3525823B2 (ja) | 相補型ｉｇｂｔの実装構造 | |
| CN111653538A (zh) | 一种提高功率芯片表面电流均匀性的打线方法 | |
| CN114496965B (zh) | 一种半导体封装打线结构 | |
| JP2002505525A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JP2003069015A (ja) | 半導体装置 | |
| CN218827095U (zh) | 一种集成电路封装结构 | |
| CN212322988U (zh) | 一种提高功率芯片表面电流均匀性的打线结构 | |
| CN215418167U (zh) | 一种双管芯合封的共源共栅SiC功率器件 | |
| CN218548427U (zh) | 一种垂直型mosfet芯片的封装结构 | |
| CN216354227U (zh) | 一种门极间低阻抗的氮化镓器件及其并联结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |