CN111640662A - 一种形成金属引线的方法及二维材料器件 - Google Patents

一种形成金属引线的方法及二维材料器件 Download PDF

Info

Publication number
CN111640662A
CN111640662A CN202010352952.5A CN202010352952A CN111640662A CN 111640662 A CN111640662 A CN 111640662A CN 202010352952 A CN202010352952 A CN 202010352952A CN 111640662 A CN111640662 A CN 111640662A
Authority
CN
China
Prior art keywords
dimensional material
material layer
heterojunction
edge
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010352952.5A
Other languages
English (en)
Inventor
卢年端
姜文峰
李泠
耿玓
王嘉玮
李蒙蒙
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202010352952.5A priority Critical patent/CN111640662A/zh
Publication of CN111640662A publication Critical patent/CN111640662A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及集成电路技术领域，尤其涉及一种形成金属引线的方法及二维材料器件，该方法应用于形成二维材料器件中，包括：形成二维材料异质结，所述二维材料异质结包括由下至上的第一二维材料层、第二二维材料层以及第三二维材料层，所述第一二维材料层的宽度和所述第三二维材料层的宽度均大于所述第二二维材料层的宽度；对所述二维材料异质结的边缘区域进行刻蚀，露出所述二维材料异质结的所述第二二维材料层的边缘；在所述第二二维材料层的边缘形成金属引线，该二维材料异质结在形成过程中不会接触任何聚合物，因此，减少了界面杂质，在该二维材料异质结的中间二维材料边缘进行金属接触，可以有效降低接触电阻，进而实现了较高的电子性能。

Description

一种形成金属引线的方法及二维材料器件
技术领域
本发明涉及集成电路技术领域，尤其涉及一种形成金属引线的方法及二维材料器件。
背景技术
新型的二维材料具有较高的电子迁移率、以及优越的光、电及热等特性，因此，为研究和应用提供了广泛的选择。
但是，在二维材料器件中，如石墨烯器件，由于三维金属电极与二维材料连接存在固有的问题，在二维材料表面实现金属化时，由于石墨烯缺乏表面键合位点，因此，缺乏化学键合和强轨道杂化，从而导致电极与石墨烯之间产生较大的接触电阻。
而现有为了解决较大的接触电阻的技术问题，采用在多层结构中通过暴露表面来实现金属化，但是，这样会对半导体制造工艺产生额外工序，进而大大增加工艺复杂性和制造成本。
因此，如何在现有的二维材料器件中，降低电极与二维材料之间的接触电阻是目前亟待解决的技术问题。
发明内容
鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的形成金属引线的方法。
一方面，本发明实施例提供了一种形成金属引线的方法，应用于形成二维材料器件中，包括：
形成二维材料异质结，所述二维材料异质结包括由下至上的第一二维材料层、第二二维材料层以及第三二维材料层，所述第一二维材料层的宽度和所述第三二维材料层的宽度均大于所述第二二维材料层的宽度；
对所述二维材料异质结的边缘区域进行刻蚀，露出所述二维材料异质结的所述第二二维材料层的边缘，使得所述第二二维材料层的两端分别与所述第一二维材料层的两端和所述第三二维材料层的两端均对齐；
在所述第二二维材料层的边缘形成金属引线。
进一步地，所述形成二维材料异质结，包括：
采用范德华转移技术，将所述第一二维材料层、所述第二二维材料层以及所述第三二维材料层依次堆叠，形成所述二维材料异质结。
进一步地，所述第一二维材料层和所述第三二维材料层的材料相同，且均为氮化硼层。
进一步地，所述第二二维材料层为如下任意一种：
石墨烯、二硫化钼和黑磷。
进一步地，在形成二维材料异质结之后，还包括：
采用范德华转移技术，将所述二维材料异质结转移至绝缘衬底上。
进一步地，所述绝缘衬底具体为如下任意一种：
二氧化硅衬底、柔性聚合物衬底和玻璃衬底。
进一步地，所述对所述二维材料异质结的边缘区域进行刻蚀，露出所述二维材料异质结的所述第二二维材料层的边缘，包括：
形成掩模，所述掩模的面积小于所述二维材料异质结的顶面面积；
将所述掩模置于所述二维材料异质结的顶面，使得所述掩模覆盖所述二维材料异质结的顶面中部；
对所述二维材料异质结的边缘区域采用等离子刻蚀方法进行刻蚀，露出所述二维材料异质结的所述第二二维材料层的边缘。
进一步地，所述金属引线，具体为如下任意一种：
Cr、Pd、Au、Pt、Cu和Ag。
另一方面，本发明还提供了一种二维材料器件，包括：
二维材料异质结，所述二维材料异质结包括由下至上的第一二维材料层、第二二维材料层、第三二维材料层，所述第二二维材料层的两端分别与所述第一二维材料层的两端和所述第三二维材料层的两端均对齐；
金属引线，连接所述第二二维材料层的边缘。
进一步地，所述金属引线包括位于所述二维材料异质结顶部一侧的第一引线部，以及位于所述二维材料异质结边缘的第二引线部，所述第一引线部和所述第二引线部连接；或者
所述金属引线包括位于所述二维材料异质结边缘的第三引线部。
本发明实施例中的一个或多个技术方案，至少具有如下技术效果或优点：
本发明提供的一种形成金属引线的方法，应用于形成二维材料器件中，包括：形成二维材料异质结，该二维材料异质结包括由下至上的第一二维材料层、第二二维材料层以及第三二维材料层，该第一二维材料层的宽度和第三二维材料层的宽度均大于第二二维材料层的宽度；对该二维材料异质结的边缘区域进行刻蚀，露出该二维材料异质结的第二二维材料的边缘；在该中间材料的边缘形成金属引线。该二维材料异质结在形成过程中不会接触任何聚合物，因此，减少了界面杂质，在该二维材料异质结的中间二维材料边缘进行金属接触，可以有效降低接触电阻，进而实现了较高的电子性能。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考图形表示相同的部件。在附图中：
图1示出了本发明实施例中形成金属引线的方法的步骤流程示意图；
图2a～图2d示出了本发明实施例中形成金属引线的各个阶段的示意图；
图2e示出了本发明实施例中该二维材料器件的结构示意图；
图3示出了本发明实施例中另一种金属引线的二维材料器件的结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
现有对于封装的异质结进行组装之后，为了使得金属化过程中暴露出该异质结中间的二维材料层，采用层组装和光刻步骤中使用的聚合物进行刻蚀，但是，在使用该聚合物之后，该聚合物很难去除，由于聚合物的存在，使得异质结界面被污染，降低了电接触和迁移率，限制了器件的性能。
本发明实施例提供了一种形成金属引线的方法，应用于形成二维材料器件中能够有效提高器件的性能，如图1所示，包括：
S101，形成二维材料异质结，该二维材料异质结包括由下至上的第一二维材料层、第二二维材料层以及第三二维材料层，该第一二维材料层的宽度和第三二维材料层的宽度均大于第二二维材料层的宽度。
S102，对该二维材料异质结的边缘区域进行刻蚀，露出该二维材料异质结的第二二维材料的边缘，使得第二二维材料层的两端分别与第一二维材料层的两端和第三二维材料层的两端均对齐；
S103，在该二维材料层的的边缘形成金属引线。
由于该形成金属引线的方法中，在刻蚀异质结时，将其边缘进行刻蚀，使得二维材料异质结的中间一层二维材料层露出边缘，在形成金属引线的时候，使得金属引线与该中间的二维材料层接触，有效降低了接触电阻，进而提高了器件性能。
在一种可选的实施方式中，如图2a所示，形成该二维材料异质结，包括：采用范德华转移技术，将第一二维材料层201、第二二维材料层202以及第三二维材料层203依次堆叠，形成该二维材料异质结。利用二维材料之间的强范德华相互作用直接组装分层结构。
具体地，将三层二维材料层通过在垂直于二维材料平面的方向上的范德华力结合在一起形成该二维材料异质结。可以采用真空转移设备实现，还可以采用人工借助显微镜进行该操作。
其中，该第一二维材料层201和第三二维材料层203的材料相同，且均为氮化硼(BN)层，即BN层。该第二二维材料层202为如下任意一种：
石墨烯、二硫化钼和黑磷。
由此形成的二维材料异质结具体可以为BN-石墨烯-BN异质结、BN-二硫化钼-BN异质结、BN-黑磷-BN异质结中的任意一种。
在形成该二维材料异质结的过程中，使得该第一二维材料层201的宽度和第三二维材料层203的宽度均大于该第二二维材料层202的宽度，使得该第二二维材料层202被第一二维材料层201和第三二维材料层203包覆在内。
在S101之后，如图2b所示，还包括，采用范德华转移技术，将该二维材料异质结转移至绝缘衬底204上。该范德华转移技术与上述形成二维材料异质结的方法类似。
其中，该绝缘衬底204具体可以是二氧化硅衬底、柔性聚合物衬底和玻璃衬底中的任意一种。
在将该二维材料异质结转移至绝缘衬底204上之后，执行S102，对二维材料异质结的边缘区域进行刻蚀，露出该二维材料异质结的第二二维材料层202的边缘。
在一种可选的实施方式中，刻蚀包括如下步骤：
形成掩模，该掩模的面积小于该二维材料异质结的顶面面积。
如图2c所示，将该掩模205置于二维材料异质结的顶面，使得该掩模205覆盖该二维材料异质结的顶面中部。
如图2d所示，对该二维材料异质结的边缘区域采用等离子刻蚀方法进行刻蚀，露出该二维材料异质结的第二二维材料层202的边缘，使得第二二维材料层的两端分别与第一二维材料层的两端和第三二维材料层的两端均对齐。
具体地，该掩模由底层的聚甲基丙烯酸甲酯(PMMA)层和顶层的聚氢倍半硅氧烷(HSQ)层组成。其中，该PMMA层的厚度为70nm。HSQ层的厚度为90nm。
在采用上述的掩模205对该二维材料异质结进行刻蚀时，通过电子束曝光该HSQ层以定义出器件的形状，然后，采用由O2和CHF3等离子体对该二维材料异质结进行刻蚀，从而将该二维材料异质结的边缘去除，即第一二维材料层201和第三二维材料层203均超出该第二二维材料层202的边缘区域去除，使得第一二维材料层201、第二二维材料层202、第三二维材料层203的边部均对齐，使得第二二维材料层202的边缘露出。最后，去除该掩膜205
在对该二维材料异质结的边缘区域刻蚀之后，如图2e所示，执行S103，在该第二二维材料层的边缘形成金属引线206。
具体地，通过电子束蒸发沉积金属引线206，以沿着暴露出的第二二维材料层边缘进行电接触。
该金属引线具体为如下任意一种：Cr、Pd、Au、Pt、Cu和Ag。
其中，若金属引线206为Cr，其厚度为1nm，若为Pb，其厚度为15nm，若为Au，其厚度为60nm。
形成的金属引线206具体位于该二维材料异质结的边缘，或者位于该二维材料异质结的顶部和边缘，具体呈L型结构。
具体地，该金属引线206为L型结构时，包括位于该二维材料异质结顶部一侧的第一引线部2061，以及位于该二维材料异质结边缘的第二引线部2062，该第一引线部2061和第二引线部2062连接；或者该金属引线206位于该二维材料异质结边缘。
在该金属引线位于二维材料异质结的顶部和边缘时，其稳定性更好。
本发明实施例中的一个或多个技术方案，至少具有如下技术效果或优点：
本发明提供的一种形成金属引线的方法，应用于形成二维材料器件中，包括：形成二维材料异质结，该二维材料异质结包括由下至上的第一二维材料层、第二二维材料层以及第三二维材料层，该第一二维材料层的宽度和第三二维材料层的宽度均大于第二二维材料层的宽度；对该二维材料异质结的边缘区域进行刻蚀，露出该二维材料异质结的第二二维材料的边缘；在该中间材料的边缘形成金属引线。该二维材料异质结在形成过程中不会接触任何聚合物，因此，减少了界面杂质，在该二维材料异质结的中间二维材料边缘进行金属接触，可以有效降低接触电阻，进而实现了较高的电子性能。
实施例二
基于相同的发明构思，本发明还提供了一种二维材料器件，如图2e所示，包括：
二维材料异质结，所述二维材料异质结包括由下至上的第一二维材料层201、第二二维材料层202、第三二维材料层203，所述第二二维材料层202的两端分别与所述第一二维材料层201的两端和所述第三二维材料层202的两端均对齐；
金属引线206，连接所述第二二维材料层202的边缘。
在一种可选的实施方式中，该金属引线206包括位于该二维材料异质结顶部一侧的第一引线部2061，以及位于该二维材料异质结边缘的第二引线部2062，该第一引线部2061和第二引线部2062连接。
另一种实施方式中，如图3所示，该金属引线206包括位于该二维材料异质结边缘的第三引线部。
在本发明中以该金属引线206包括第一引线部2061和第二引线部2062为例进行展示。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种形成金属引线的方法，应用于形成二维材料器件中，其特征在于，包括：
形成二维材料异质结，所述二维材料异质结包括由下至上的第一二维材料层、第二二维材料层以及第三二维材料层，所述第一二维材料层的宽度和所述第三二维材料层的宽度均大于所述第二二维材料层的宽度；
对所述二维材料异质结的边缘区域进行刻蚀，露出所述二维材料异质结的所述第二二维材料层的边缘，使得所述第二二维材料层的两端分别与所述第一二维材料层的两端和所述第三二维材料层的两端均对齐；
在所述第二二维材料层的边缘形成金属引线。
2.如权利要求1所述的方法，其特征在于，所述形成二维材料异质结，包括：
采用范德华转移技术，将所述第一二维材料层、所述第二二维材料层以及所述第三二维材料层依次堆叠，形成所述二维材料异质结。
3.如权利要求1或2所述的方法，其特征在于，所述第一二维材料层和所述第三二维材料层的材料相同，且均为氮化硼层。
4.如权利要求1或2所述的方法，其特征在于，所述第二二维材料层为如下任意一种：
石墨烯、二硫化钼和黑磷。
5.如权利要求1所述的方法，其特征在于，在形成二维材料异质结之后，还包括：
采用范德华转移技术，将所述二维材料异质结转移至绝缘衬底上。
6.如权利要求5所述的方法，其特征在于，所述绝缘衬底具体为如下任意一种：
二氧化硅衬底、柔性聚合物衬底和玻璃衬底。
7.如权利要求1所述的方法，其特征在于，所述对所述二维材料异质结的边缘区域进行刻蚀，露出所述二维材料异质结的所述第二二维材料层的边缘，包括：
形成掩模，所述掩模的面积小于所述二维材料异质结的顶面面积；
将所述掩模置于所述二维材料异质结的顶面，使得所述掩模覆盖所述二维材料异质结的顶面中部；
对所述二维材料异质结的边缘区域采用等离子刻蚀方法进行刻蚀，露出所述二维材料异质结的所述第二二维材料层的边缘。
8.如权利要求1所述的方法，其特征在于，所述金属引线，具体为如下任意一种：
Cr、Pd、Au、Pt、Cu和Ag。
9.一种二维材料器件，其特征在于，包括：
二维材料异质结，所述二维材料异质结包括由下至上的第一二维材料层、第二二维材料层、第三二维材料层，所述第二二维材料层的两端分别与所述第一二维材料层的两端和所述第三二维材料层的两端均对齐；
金属引线，连接所述第二二维材料层的边缘。
10.如权利要求9所述的二维材料器件，其特征在于，所述金属引线包括位于所述二维材料异质结顶部一侧的第一引线部，以及位于所述二维材料异质结边缘的第二引线部，所述第一引线部和所述第二引线部连接；或者
所述金属引线包括位于所述二维材料异质结边缘的第三引线部。
CN202010352952.5A 2020-04-29 2020-04-29 一种形成金属引线的方法及二维材料器件 Pending CN111640662A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010352952.5A CN111640662A (zh) 2020-04-29 2020-04-29 一种形成金属引线的方法及二维材料器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010352952.5A CN111640662A (zh) 2020-04-29 2020-04-29 一种形成金属引线的方法及二维材料器件

Publications (1)

Publication Number Publication Date
CN111640662A true CN111640662A (zh) 2020-09-08

Family

ID=72333245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010352952.5A Pending CN111640662A (zh) 2020-04-29 2020-04-29 一种形成金属引线的方法及二维材料器件

Country Status (1)

Country Link
CN (1) CN111640662A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517285A (zh) * 2021-03-08 2021-10-19 复旦大学 一种二维互补型存储器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538449A (zh) * 2014-12-29 2015-04-22 无锡艾德发科技有限公司 一种石墨烯场效应晶体管结构及其大规模制作工艺
US20160240692A1 (en) * 2013-08-09 2016-08-18 The Trustees Of Columbia University In The City Of New York Systems and methods for assembling two-dimensional materials

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160240692A1 (en) * 2013-08-09 2016-08-18 The Trustees Of Columbia University In The City Of New York Systems and methods for assembling two-dimensional materials
CN104538449A (zh) * 2014-12-29 2015-04-22 无锡艾德发科技有限公司 一种石墨烯场效应晶体管结构及其大规模制作工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517285A (zh) * 2021-03-08 2021-10-19 复旦大学 一种二维互补型存储器及其制备方法

Similar Documents

Publication Publication Date Title
Lee et al. Bendable GaN high electron mobility transistors on plastic substrates
US8803131B2 (en) Metal-free integrated circuits comprising graphene and carbon nanotubes
JP5194065B2 (ja) フレキシブル半導体素子の製造方法
CN108735669B (zh) 具有波导的集成石墨烯检测器
US8455297B1 (en) Method to fabricate high performance carbon nanotube transistor integrated circuits by three-dimensional integration technology
US20060292848A1 (en) Method for manufacturing nano-gap electrode device
US8299454B2 (en) Nano line structures in microelectronic devices
CN111524859B (zh) 阵列基板及其制造方法、显示装置
TW202129968A (zh) 鋁基氮化鎵積體電路
CN103943512A (zh) 一种降低石墨烯与电极接触电阻的方法
CN100349293C (zh) 有机半导体器件及其制造方法
CN111640662A (zh) 一种形成金属引线的方法及二维材料器件
US20180005825A1 (en) Nano-heterostructure
Lee et al. Ultrathin Crystalline Silicon Nano and Micro Membranes with High Areal Density for Low‐Cost Flexible Electronics
US20230369404A1 (en) Semiconductor structure, method of forming stacked unit layers and method of forming stacked two-dimensional material layers
JP2010541229A (ja) 集積電子回路におけるワイヤー部の形成方法
CN110993694B (zh) 自氧化方式制备亚10nm沟道的二维薄膜场效应晶体管
CN109103264B (zh) 基于纳米带的晶体管及其制备方法
CN111653613A (zh) 一种二维材料超晶格器件及制作方法
CN111386610B (zh) 具有双量子点的电子组件的制造方法
KR102307071B1 (ko) 배리스터 접합 어레이 소자 및 이의 제조 방법
US20240213351A1 (en) Graphene device and method of fabricating a graphene device
CN118588568A (zh) 二维材料场效应晶体管及其制造方法
CN111816711B (zh) 共振隧穿二极管及其制作方法
CN106024891A (zh) 包括辅助沟槽结构的半导体器件和集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200908

RJ01 Rejection of invention patent application after publication