CN111639047A - 一种星载数据合路复接器测试装置及方法 - Google Patents

Abstract

本发明公开了一种星载数据合路复接器测试装置及方法，该装置包括：模拟数据产生模块、复接器数据采集模块和设置在上位机上的分析比对模块；模拟数据产生模块和复接器数据采集模块通过FPGA实现，模拟数据产生模块，用于模拟载荷产生多帧图像数据，并对每一帧图像数据进行格式转换，由单端数据转换为差分数据后发送至星载数据合路复接器进行复接处理；复接器数据采集模块，用于采集星载数据合路复接器输出的复接处理后的SerDes类型图像数据，经串行数据并行化处理后缓存，并通过PCIe总线方式将缓存数据发送至上位机的分析比对模块；分析比对模块，用于对收到的数据进行校验位判断，验证星载数据合路复接器采集数据的正确性。

Description

一种星载数据合路复接器测试装置及方法

技术领域

本发明涉及航天器载荷测试技术领域，特别是涉及一种星载数据合路复接器测试装置及方法。

背景技术

星载数据合路复接器的功能是接收各个载荷的数据(如卫星平台数据、载荷数据等)，将其按照特定的标准与格式进行复接处理并输出，来完成科学数据的下行处理任务。“复接”指的是将多信源数据按一定的格式和标准组帧成统一的传输帧，以便于数据在星与星、星与地之间进行传输。星载数据合路复接器与其他设备的连接关系图如图1所示。

在发射之前，星载数据合路复接器等航天器载荷需要经过一系列的地面测试、调试与实验，其目的是验证星载数据合路复接器收发数据的功能，并改进和提高其收发数据的性能，防止升空后星载数据合路复接器工作异常导致整个航天器损毁。测试装置与星载合路数据复接器的连接图如图2所示，测试原理与过程如下：数据模拟源模拟有效载荷数据，发送给星载数据合路复接器，星载数据合路复接器对数据进行复接处理后，将数据发送给采集设备，采集设备将数据采集完毕后，发送给上位机，上位机存盘数据以便分析。

随着航天科技的不断发展，如何对星载数据合路复接器进行测试是一项极具挑战性的工作。不仅如此，航天器内部对大容量数据、高清图像等传输需求也在不断地提升，星载数据合路复接器处理的数据也以指数量级扩大，以往的技术与方法不能满足实际的需求。如何改进和提高测试装置的性能以满足星载数据合路复接器的测试需求成为急需解决的问题，为此，将新的技术与方法应用到星载数据合路复接器测试装置中具有重要的现实意义。

现有应用到星载数据合路复接器测试装置的问题主要有两个方面：

问题一：星载数据合路复接器的输出由采用源同步时钟的LVDS升级为SerDes，因此测试装置中的采集设备也需要作相应的替换。

如图1所示，星载数据合路复接器接收多个载荷的数据，并将数据复接成单路或几路数据发送给调制模块。早期载荷产生的数据量并不大，复接器接收和发送都采用源同步LVDS(Low-Voltage Differential Signaling，低电压差分信号)技术传输数据即可满足需求，但随着航天领域大容量数据、高清图像越来越普及，复接器接收各个载荷的数据还可以继续使用源同步LVDS技术，因为即使每个载荷发送给复接器的数据量与数据传输速率增大了，也在源同步LVDS的传输范围之内，但复接器发送数据给调制模块却无法再使用源同步LVDS技术了，由于复接器复接多个载荷的数据，故复接器的输出数据量以倍数级增加，源同步LVDS技术已无法满足传输需求，相关科研院所开始把SerDes技术应用到复接器中，故图2中所描绘的检测装置也不再满足采用SerDes技术的复接器的测试需求，特别是采集设备的接口需要从源同步LVDS更新到SerDes。

所谓的源同步，就是数据和同步时钟并行传输的意思。在实际应用中，除了数据、同步时钟这两种信号外，还需要选通信号。这个技术主要问题有三点，一是信号线较多，传输一组数据需要三种信号；二是传输速率有极限，已无法满足星载数据复接器与采集设备之间的数据传输需求。三是误码率高，采用源同步时钟的LVDS信号没有纠错手段，当传输速率越高时，误码发生的概率就越大。

传输速率有极限与误码率高的原因如下：采用源同步时钟的LVDS信号，其传输速率和同步时钟的频率有关，同步时钟频率越快，传输速率越高。同步时钟和数据之间会有时钟倾斜(Skew)，当同步时钟频率快到一定程度时，这种倾斜会造成误码。为了降低误码率，其传输速率必然有一个限制。

问题二：采集设备和上位机之间用PCI(Peripheral Component Interconnect，外设组件互连标准)技术传输数据。

PCI是并行总线，常用于计算机内各设备的互连，如主板、网卡、声卡、调制解调器、硬盘控制器等，也可以用来连接采集设备和上位机。这个技术主要问题是传输速率低，已无法满足采集设备和上位机之间的数据传输需求。

传输速率低的原因如下：PCI是并行总线，牵扯到多个数据线的数据同步问题，一般速率很难提高，且总线越长，越易受到干扰。

发明内容

本发明的目的在于克服现有技术缺陷，提出了一种星载数据合路复接器测试装置，本发明还提出了一种星载数据合路复接器高速测试方法。

为了实现上述目的，本发明提出了一种星载数据合路复接器测试装置，其特征在于，所述装置包括：模拟数据产生模块、复接器数据采集模块和设置在上位机上的分析比对模块；模拟数据产生模块和复接器数据采集模块通过FPGA实现，其中，

所述模拟数据产生模块，用于模拟载荷产生多帧图像数据，并对每一帧图像数据进行格式转换，由单端数据转换为差分数据后发送至星载数据合路复接器进行复接处理；其中，所述每一帧图像数据表示一幅图像；

所述复接器数据采集模块，用于采集星载数据合路复接器输出的复接处理后的SerDes类型图像数据，经串行数据并行化处理后缓存，并通过PCIe总线方式将缓存数据发送至上位机的分析比对模块；

所述分析比对模块，用于对收到的数据进行校验位判断，验证星载数据合路复接器采集数据的正确性。

作为上述装置的一种改进，所述模拟数据产生模块包括：模拟数据产生单元和数据处理发送单元；其中，

所述模拟数据产生单元，用于根据测试需求和载荷的具体情况，模拟载荷产生多帧图像数据，并间隔固定时钟后，将每一帧图像数据依次传输至数据处理发送单元；

所述数据处理发送单元，用于通过控制LVDS芯片将收到的每一帧图像数据由单端数据格式转换为适应星载数据合路复接器的差分数据格式，并依次发送至星载数据合路复接器。

作为上述装置的一种改进，所述一帧图像数据包括：数据帧头、数据体和数据帧尾；其中，

所述数据帧头包括：2字节图像创建命令和254字节图像附属信息；所述图像附属信息包括：载荷ID、图序帧计数、图像大小、图像有效像素位数、观测开始时间、观测结束时间和填充值；

所述数据体包括N行图像数据，N为大于零的整数，根据载荷需求的图像尺寸确定，每一行图像数据包括2字节行标识、有效数据和2字节行计数；

所述数据帧尾包括：2字节差错校验位和4字节图像结束命令；所述差错校验位采用CRC16校验，校验范围从数据帧头的图像附属信息第一字节至数据体最后一个字节。

作为上述装置的一种改进，所述有效数据为：以固定码模式填充的数据、以遍历码模式填充的数据或以伪随机数模式填充的数据；其中，

以固定码模式填充的数据为固定值；

以遍历码模式填充的数据从0x0000开始累加；

以伪随机数模式填充的数据为随机数。

作为上述装置的一种改进，所述将每一帧图像数据依次传输至数据处理发送单元；具体包括：

发送数据帧头；

从数据体第1行开始，每间隔固定时钟周期后，发送一行图像数据，直至发送完该幅图像的最后一行图像数据；

间隔固定时钟周期后，发送数据帧尾；从而完成一幅图像数据的传输。

作为上述装置的一种改进，所述复接器数据采集模块包括：接收单元、缓存单元和发送单元；其中，

所述接收单元，用于通过SerDes接口接收星载数据合路复接器输出的SerDes类型图像数据；经并行化处理后发送至缓存单元；

所述缓存单元，用于缓存并行化的数据；

所述发送单元，用于从缓存单元中取出并行化的数据，通过PCIe总线方式发送至上位机。

作为上述装置的一种改进，所述缓存单元为DDR3芯片。

作为上述装置的一种改进，所述分析比对模块包括存储单元和比对单元；其中，所述存储单元用于将收到的数据以二进制数据流形式存盘；

所述比对单元，用于从存储单元中依次读取每一帧数据，根据帧格式，进行解包，根据校验位算法计算得到差错校验位；读取该数据帧的差错校验位，并判断计算得到的差错校验位与数据帧的差错校验位是否一致，如果成立，则星载数据合路复接器采集的该帧数据正确，否则，星载数据合路复接器采集的该帧数据错误，生成对比报告。

本发明还提出了一种星载数据合路复接器高速测试方法，基于上述星载数据合路复接器测试装置实现，所述方法包括：

所述模拟数据产生模块的模拟数据产生单元根据测试需求和载荷的具体情况，模拟载荷产生多帧图像数据，并间隔固定时钟后，将每一帧图像数据依次传输至模拟数据产生模块的数据处理发送单元；

所述模拟数据产生模块的数据处理发送单元通过控制LVDS芯片，将收到的每一帧图像数据由单端数据格式转换为适应星载数据合路复接器的差分数据格式，并依次发送至星载数据合路复接器进行复接处理；

所述复接器数据采集模块的接收单元通过SerDes接口接收星载数据合路复接器输出的SerDes类型图像数据；经并行化处理后发送至复接器数据采集模块的缓存单元；

所述复接器数据采集模块的缓存单元缓存并行化的数据到DDR3芯片；

所述复接器数据采集模块的发送单元从DDR3芯片中取出数据，通过PCIe总线方式发送至分析比对模块；

所述分析比对模块的存储单元将收到的数据以二进制数据流形式存盘；

所述分析比对模块的比对单元，从存储单元中依次读取每一帧数据，根据帧格式，进行解包，根据校验位算法计算得到差错校验位；读取该数据帧的差错校验位，并判断计算得到的差错校验位与数据帧的差错校验位是否一致，如果成立，则星载数据合路复接器采集的该帧数据正确，否则，星载数据合路复接器采集的该帧数据错误，生成对比报告。

与现有技术相比，本发明的优势在于：

1、本发明的装置通过将星载数据合路复接器与数据采集设备之间的源同步LVDS接口升级为SerDes接口，满足升级后的星载数据合路复接器测试需求，并大幅提高传输速率；

2、本发明的装置通过将数据采集设备与上位机之间的PCI总线升级为PCIe总线，大幅提高数据采集设备将数据向上位机中存盘的速率，满足升级后的星载数据合路复接器测试需求；

3、本发明将数据模拟源和数据采集设备小型化、模块化、集约化，便于与其他单位、部门进行联调联试。

附图说明

图1是星载数据合路复接器在航天器中与其他设备连接关系图；

图2是现有技术测试装置与星载数据合路复接器连接图；

图3是本发明实施例1的星载数据合路复接器测试装置系统组成图；

图4是本发明实施例1的模拟数据产生模块产生一帧图像数据的数据流图；

图5是本发明实施例1的模拟数据产生模块产生一帧图像数据的输出时序图；

图6是本发明实施例1的模拟数据产生模块产生M帧数据的流程图；

图7是本发明实施例1的模拟数据产生模块由单端信号转差分信号示意图；

图8是本发明实施例1的FPGA与LVDS芯片连接关系图；

图9是本发明实施例1的在上位机存盘的模拟载荷数据示例；

图10是本发明实施例2的星载数据合路复接器高速测试方法流程图。

具体实施方式

本发明解决了星载数据合路复接器和数据采集设备之间、数据采集设备和上位机之间传输速率低问题，解决采用源同步LVDS接口的数据采集设备和采用SerDes接口的星载数据合路复接器之间接口不兼容问题。

本发明的技术解决方案是：一种星载数据合路复接器高速检测装置，包括：主控单元、缓存单元、IO单元、供电单元。

从功能上划分，该装置包括模拟数据产生模块和复接器数据采集模块。

模拟数据产生模块由主控单元的一部分和IO单元的一部分组成；

复接器数据采集模块由主控单元的另一部分、缓存单元以及IO单元的另一部分组成；

模拟数据产生模块中的主控单元负责产生符合测试要求的数据，主控单元控制IO单元，特别是IO单元中的LVDS芯片，将符合测试要求的数据发送给星载数据合路复接器。

复接器数据采集模块中的主控单元部分负责控制IO单元，特别是IO单元中的SerDes芯片接收星载数据合路复接器中复接处理完的数据，并控制数据采集设备接收这些数据。控制数据采集模块里的缓存单元缓存接收到的数据，控制IO单元，特别是IO单元的PCIe IP核(Intellectual Property Core)将缓存到的数据存盘到上位机中。

缓存单元根据主控单元的控制信号，在复接器数据采集模块中缓存通过IO单元接收到的数据，缓存完毕后再由主控单元将缓存到的数据通过IO单元的PCIe IP核存盘到上位机中。

IO单元由主控制器控制，负责三个部分的数据传送：

一是将数据模拟源产生的数据发送到星载数据合路复接器，这部分由LVDS负责；

二是接收星载数据合路复接器复接处理完的数据给数据采集模块，这部分由SerDes负责；

三是将数据采集模块中DDR3缓存的数据发送给上位机中进行存盘，这部分由PCIe负责；

供电单元负责给主控单元、缓存单元、IO单元供电。

一种星载数据合路复接器高速检测方法，步骤如下：

数据模拟源中的FPGA芯片(即主控单元)根据具体的测试需求产生特定的数据；

这些数据以帧为单位，通过IO单元中的LVDS芯片送入星载数据合路复接器中；

星载数据合路复接器将数据处理完毕并合路成单路或多路SerDes类型数据后，通过IO单元中的SerDes芯片送入数据采集模块；

数据采集模块采集数据，并通过数据采集模块中的FPGA芯片(即主控单元)中的DDR3 IP核将数据送入数据采集模块中的DDR3芯片(缓存单元)中缓存；

取出缓存数据，并通过数据采集模块中FPGA里的PCIe IP核(即IO单元中的PCIe部分)通过PCIe接口送入上位机中；

通过比较上位机存储的接收数据与测试系统发送板卡所产生的发送数据，来验证数据合路复接器收发数据的功能并改进和提高其收发数据的性能。

下面结合附图和实施例对本发明的技术方案进行详细的说明。

实施例1

如图3所示，本发明的实施例1提供了一种星载数据合路复接器测试装置。该用于对星载数据合路复接器进行测试，该装置包括：模拟数据产生模块、复接器数据采集模块和设置在上位机上的分析比对模块。

模拟数据产生模块从功能上划分，包括：模拟数据产生单元和数据处理发送单元。

模拟数据产生模块包括主控部分(FPGA模块)、数据模拟源控制代码部分、IO单元部分(LVDS部分)与供电单元。FPGA模块与LVDS芯片连接；

数据模拟源控制代码部分，用于在FPGA中产生数据，并通过FPGA控制LVDS芯片将数据发送给星载数据合路复接器；

所述LVDS芯片用于将数据模拟源控制代码部分产生的数据从单端转为差分，符合星载数据合路复接器的测试需求。

主控部分按照一定的格式与内容产生模拟数据用来模拟载荷的实际数据，模拟数据的格式与内容根据不同的项目要求而定，下面介绍一种帧格式与帧内容示例，每帧具体的数据内容如图4所示，数据输出时序如图5所示，具体的流程为：

1)首先输出2字节的图像创建命令(内容为0xEB90)和254字节的图像附属信息(包含载荷ID、图序帧计数、图像大小、图像有效像素位数、观测开始时间、观测结束时间及填充位等其他信息)，该阶段共传输256字节数据；

2)然后是16个时钟周期的间隔时间；

3)之后依次输出第1行有效图像数据(包括4字节行标识，前2字节“0xDADA”，后2字节代表行计数“0x0000～0x0FFF”,高字节在前)，接着是16个时钟周期的间隔时间，再输出第2行有效图像数据和16个时钟周期的间隔时间……，直至输出第N行有效图像数据(N根据载荷的具体情况而定)，每行的具体数据可以是固定码模式、遍历码模式、伪随机数模式，固定码可以是0x5555这类固定的数据，遍历码可以从0x0000开始累加，伪随机数则由线性反馈移位寄存器产生，图9是遍历码模式的一个示例；

4)接着再输出16个时钟周期的间隔时间；

5)图像结束指令增加差错校验位；校验采用CRC-ITU标准制定的CRC16校验，生成多项式设置为G(x)＝X¹⁶+X¹²+X⁵+1，初始值采用0xFFFF，校验范围从辅助数据第一字节开始到图像数据最后一个字节。

6)最后输出4字节的图像结束命令(内容0x E0E0E0E0)，关闭一幅图像的写入。

以上是生成每帧数据的具体流程，生成M(M的具体值根据不同的测试需求而定)帧数据的流程图如图6所示，当M帧数据生成完毕后，结束载荷数据模拟。

需要说明的是，上述流程以16个时钟周期作为间隔时间，只是举例，实际应用中，该间隔时间根据具体需求可以修改。

LVDS芯片将FPGA产生的单端信号转换为差分信号输出给星载数据合路复接器。如图7所示，FPGA产生的单端信号输入至LVDS芯片的输入引脚，其输出引脚即为差分信号。LVDS芯片与FPGA的连接关系图如图8所示，FPGA产生选通、时钟、数据这一组单端信号，经过LVDS转换为选通H、选通L、时钟H、时钟L、数据H、数据L这一组差分信号。

复接器数据采集模块从功能上划分，包括：接收单元、缓存单元和发送单元；

所述接收单元，用于接收星载数据合路复接器采集的串行数据；经并行化处理后发送至缓存单元；包括DDR3 IP核、PCIe IP核；

所述缓存单元，包括DDR3芯片；用于缓存并行化的数据；

所述发送单元，包括SerDes芯片、PCIe接口，用于从缓存单元中取出并行化的数据，发送至上位机。

该模块还包括供电部分，在图中没有绘出。

FPGA电路模块，与SerDes芯片、PCIe接口、DDR3芯片连接；

所述主控单元的数据采集代码模块，用于接收SerDes芯片数据，数据采集代码部分中的DDR3 IP核用于缓存接收到的数据，PCIe IP核用于将缓存的数据发送给上位机；

所述SerDes芯片用于接收来自星载数据合路复接器的串行数据，并将该串行数据并行化；

所述DDR3芯片能够缓存数据，用来缓存SerDes芯片接收到的数据；

所述PCIe接口能够在设备间进行通信，用于将DDR3中缓存的数据送入上位机的分析比对模块。

分析比对模块包括存储单元和比对单元；

存储单元用于将收到的数据以二进制数据流形式存盘；

比对单元，用于从存储单元中依次读取每一帧数据，根据具体的帧格式和数据生成流程(图4和图6分别是帧格式和数据生成流程的示例)进行解包，根据校验位算法计算得到差错校验位；读取该数据帧的差错校验位，并判断计算得到的差错校验位与数据帧的差错校验位是否一致，如果成立，则星载数据合路复接器采集的该帧数据正确，否则，星载数据合路复接器采集的该帧数据错误，生成对比报告。(如图4所示的帧格式中,在一帧数据的结尾包含CRC校验，当数据分析软件在解包时发现CRC校验错误，则在分析结果报告中指出。)根据分析结果报告，可利用二进制文件查看工具(如HexEditor、UltraEdit、WinHex)对硬盘中的二进制文件进行查看。从而能够分析具体的错误。

如图9所示，为通过二进制查看软件查看收到的一帧数据部分行的一个示例，图中EB90到最后一个5A5A是帧头，DADA是一行的开头，后面则是具体的数据，图中示例的是遍历数据，从0x0000开始遍历。

实施例2

如图10所示，基于上述系统，本发明的实施例2提出了一种星载数据合路复接器高速测试方法，方法具体包括：

步骤1)装置上电后，由FPGA对LVDS芯片、DDR3芯片、PCIe接口、SerDes芯片进行初始化和基础配置，使其正常工作；

步骤2)模拟数据产生模块的模拟数据产生单元，根据测试需求和载荷的具体情况，模拟载荷产生符合要求的数据源，并间隔固定时钟后，将每一帧图像数据依次传输至数据处理发送单元；

步骤3)模拟数据产生模块的数据处理发送单元，通过控制LVDS芯片将收到的每一帧图像数据由单端数据转换为差分数据，并依次发送至星载数据合路复接器；

步骤4)复接器数据采集模块的接收单元通过SerDes接口，接收星载数据合路复接器采集的串行数据；经并行化处理后发送至复接器数据采集模块的缓存单元；

步骤5)DDR3 IP核控制DDR3芯片缓存SerDes芯片接收到的数据；

步骤6)PCIe IP核将DDR3芯片中缓存的数据取出，通过PCIe接口送入上位机的分析比对模块；

步骤7)分析比对模块的存储单元将收到的数据以二进制数据流形式存盘；

步骤8)分析比对模块的比对单元，从存储单元中依次读取每一帧数据，根据帧格式，进行解包，根据校验位算法计算得到差错校验位；读取该数据帧的差错校验位，并判断计算得到的差错校验位与数据帧的差错校验位是否一致，如果成立，则星载数据合路复接器采集的该帧数据正确，否则，星载数据合路复接器采集的该帧数据错误，生成对比报告。

经过仿真与实验验证，本发明能够实现对星载数据合路复接器进行测试，从而实现对星载数据合路复接器复接性能分析功能。

最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (9)

1.一种星载数据合路复接器测试装置，其特征在于，所述装置包括：模拟数据产生模块、复接器数据采集模块和设置在上位机上的分析比对模块；模拟数据产生模块和复接器数据采集模块通过FPGA实现，其中，

所述模拟数据产生模块，用于模拟载荷产生多帧图像数据，并对每一帧图像数据进行格式转换，由单端数据转换为差分数据后发送至星载数据合路复接器进行复接处理；其中，所述每一帧图像数据表示一幅图像；

所述复接器数据采集模块，用于采集星载数据合路复接器输出的复接处理后的SerDes类型图像数据，经串行数据并行化处理后缓存，并通过PCIe总线方式将缓存数据发送至上位机的分析比对模块；

所述分析比对模块，用于对收到的数据进行校验位判断，验证星载数据合路复接器采集数据的正确性。

2.根据权利要求1所述的星载数据合路复接器测试装置，其特征在于，所述模拟数据产生模块包括：模拟数据产生单元和数据处理发送单元；其中，

所述模拟数据产生单元，用于根据测试需求和载荷的具体情况，模拟载荷产生多帧图像数据，并间隔固定时钟后，将每一帧图像数据依次传输至数据处理发送单元；

所述数据处理发送单元，用于通过控制LVDS芯片将收到的每一帧图像数据由单端数据格式转换为适应星载数据合路复接器的差分数据格式，并依次发送至星载数据合路复接器。

3.根据权利要求2所述的星载数据合路复接器测试装置，其特征在于，所述一帧图像数据包括：数据帧头、数据体和数据帧尾；其中，

所述数据帧头包括：2字节图像创建命令和254字节图像附属信息；所述图像附属信息包括：载荷ID、图序帧计数、图像大小、图像有效像素位数、观测开始时间、观测结束时间和填充值；

所述数据体包括N行图像数据，N为大于零的整数，根据载荷需求的图像尺寸确定，每一行图像数据包括2字节行标识、有效数据和2字节行计数；

所述数据帧尾包括：2字节差错校验位和4字节图像结束命令；所述差错校验位采用CRC16校验，校验范围从数据帧头的图像附属信息第一字节至数据体最后一个字节。

4.根据权利要求3所述的星载数据合路复接器测试装置，其特征在于，所述有效数据为：以固定码模式填充的数据、以遍历码模式填充的数据或以伪随机数模式填充的数据；其中，

以固定码模式填充的数据为固定值；

以遍历码模式填充的数据从0x0000开始累加；

以伪随机数模式填充的数据为随机数。

5.根据权利要求4所述的星载数据合路复接器测试装置，其特征在于，所述将每一帧图像数据依次传输至数据处理发送单元；具体包括：

发送数据帧头；

从数据体第1行开始，每间隔固定时钟周期后，发送一行图像数据，直至发送完该幅图像的最后一行图像数据；

间隔固定时钟周期后，发送数据帧尾；从而完成一幅图像数据的传输。

6.根据权利要求1所述的星载数据合路复接器测试装置，其特征在于，所述复接器数据采集模块包括：接收单元、缓存单元和发送单元；其中，

所述接收单元，用于通过SerDes接口接收星载数据合路复接器输出的SerDes类型图像数据；经并行化处理后发送至缓存单元；

所述缓存单元，用于缓存并行化的数据；

所述发送单元，用于从缓存单元中取出并行化的数据，通过PCIe总线方式发送至上位机。

7.根据权利要求6所述的星载数据合路复接器测试装置，其特征在于，所述缓存单元为DDR3芯片。

8.根据权利要求3所述的星载数据合路复接器测试装置，其特征在于，所述分析比对模块包括存储单元和比对单元；其中，

所述存储单元用于将收到的数据以二进制数据流形式存盘；

所述比对单元，用于从存储单元中依次读取每一帧数据，根据帧格式，进行解包，根据校验位算法计算得到差错校验位；读取该数据帧的差错校验位，并判断计算得到的差错校验位与数据帧的差错校验位是否一致，如果成立，则星载数据合路复接器采集的该帧数据正确，否则，星载数据合路复接器采集的该帧数据错误，生成对比报告。

9.一种星载数据合路复接器高速测试方法，基于权利要求1-8之一所述的星载数据合路复接器测试装置实现，所述方法包括：

所述模拟数据产生模块的模拟数据产生单元根据测试需求和载荷的具体情况，模拟载荷产生多帧图像数据，并间隔固定时钟后，将每一帧图像数据依次传输至模拟数据产生模块的数据处理发送单元；

所述模拟数据产生模块的数据处理发送单元通过控制LVDS芯片，将收到的每一帧图像数据由单端数据格式转换为适应星载数据合路复接器的差分数据格式，并依次发送至星载数据合路复接器进行复接处理；

所述复接器数据采集模块的接收单元通过SerDes接口接收星载数据合路复接器输出的SerDes类型图像数据；经并行化处理后发送至复接器数据采集模块的缓存单元；

所述复接器数据采集模块的缓存单元缓存并行化的数据到DDR3芯片；

所述复接器数据采集模块的发送单元从DDR3芯片中取出数据，通过PCIe总线方式发送至分析比对模块；

所述分析比对模块的存储单元将收到的数据以二进制数据流形式存盘；

所述分析比对模块的比对单元，从存储单元中依次读取每一帧数据，根据帧格式，进行解包，根据校验位算法计算得到差错校验位；读取该数据帧的差错校验位，并判断计算得到的差错校验位与数据帧的差错校验位是否一致，如果成立，则星载数据合路复接器采集的该帧数据正确，否则，星载数据合路复接器采集的该帧数据错误，生成对比报告。

Images