CN111627951A - 一种显示面板、其制作方法及显示装置 - Google Patents
一种显示面板、其制作方法及显示装置 Download PDFInfo
- Publication number
- CN111627951A CN111627951A CN202010524566.XA CN202010524566A CN111627951A CN 111627951 A CN111627951 A CN 111627951A CN 202010524566 A CN202010524566 A CN 202010524566A CN 111627951 A CN111627951 A CN 111627951A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- driving substrate
- leds
- layer
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 134
- 239000010410 layer Substances 0.000 claims description 241
- 239000002096 quantum dot Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 20
- 239000002245 particle Substances 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 7
- 238000005538 encapsulation Methods 0.000 claims description 6
- 206010040844 Skin exfoliation Diseases 0.000 abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005424 photoluminescence Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/0361—Physical or chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
- H01L33/502—Wavelength conversion materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种显示面板、其制作方法及显示装置,通过在无机绝缘层面向多个LED一侧设置有多个第一凹槽,由于第一凹槽在驱动基板上的正投影与LED在驱动基板上的正投影不交叠,这样在多个LED背离驱动基板一侧形成覆盖多个LED的第一平坦层时,第一平坦层可以填充第一凹槽,从而可以增大第一平坦层与无机绝缘层之间的接触面积,可以提高第一平坦层与无机绝缘层之间的结合力,降低第一平坦层剥离的风险,从而提高LED+QD器件的稳定性。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示面板、其制作方法及显示装置。
背景技术
LED具有功耗低、亮度高的优势,而光致量子点(quantum dot,QD)材料色域广、光色纯,因此LED+QD器件结构为实现低功耗、高亮度、广色域的高品质显示提供了机会。
发明内容
本发明实施例提供的一种显示面板、其制作方法及显示装置,用以提高LED+QD器件结构的稳定性。
因此,本发明实施例提供了一种显示面板,包括:
驱动基板;
多个LED,所述多个LED阵列排布在所述驱动基板上;
无机绝缘层,位于所述驱动基板和所述多个LED之间;所述无机绝缘层面向所述多个LED一侧设置有多个第一凹槽,所述第一凹槽在所述驱动基板上的正投影与所述LED在所述驱动基板上的正投影不交叠;
第一平坦层,所述第一平坦层覆盖所述多个LED,所述第一平坦层面向所述驱动基板一侧具有填充所述第一凹槽的多个凸起。
可选地,在具体实施时,在本发明实施例提供的上述显示面板中,所述无机绝缘层包括:位于所述驱动基板和所述多个LED之间的第一绝缘层,以及位于所述第一绝缘层和所述多个LED之间的第二绝缘层;所述第二绝缘层的材料和所述第一绝缘层的材料不同;
所述第二绝缘层面向所述多个LED一侧设置有多个所述第一凹槽。
可选地,在具体实施时,在本发明实施例提供的上述显示面板中,所述第一绝缘层的厚度为0.2μm-1μm,所述第二绝缘层的厚度为2μm-3μm。
可选地,在具体实施时,在本发明实施例提供的上述显示面板中,所述无机绝缘层为单层,单层的所述无机绝缘层的厚度为2μm-3μm。
可选地,在具体实施时,在本发明实施例提供的上述显示面板中,还包括位于所述第一平坦层背离所述驱动基板一侧的挡墙结构,所述挡墙结构具有多个像素开口,所述像素开口与所述LED一一对应;
所述像素开口包括第一子像素开口和第二子像素开口,所述第一子像素开口内设置红色量子点彩膜,所述第二子像素开口内设置绿色量子点彩膜。
可选地,在具体实施时,在本发明实施例提供的上述显示面板中,所述像素开口还包括第三子像素开口,所述第三子像素开口内填充散射粒子。
可选地,在具体实施时,在本发明实施例提供的上述显示面板中,所述第一平坦层内具有多个散射粒子。
可选地,在具体实施时,在本发明实施例提供的上述显示面板中,所述第一平坦层面向所述挡墙结构一侧设置有多个第二凹槽,所述挡墙结构填充所述第二凹槽。
可选地,在具体实施时,在本发明实施例提供的上述显示面板中,还包括覆盖所述彩膜层和所述挡墙结构的封装层。
可选地,在具体实施时,在本发明实施例提供的上述显示面板中,沿垂直于所述衬底基板厚度的方向,所述第一凹槽的截面形状为等腰梯形、直角梯形、长方形其中之一或组合。
可选地,在具体实施时,在本发明实施例提供的上述显示面板中,所述驱动基板包括:衬底基板,位于所述衬底基板面向所述LED一侧的驱动电路,位于所述驱动电路面向所述LED一侧的第二平坦层,位于所述第二平坦层面向所述LED一侧的第一电极和第二电极;所述第一电极通过贯穿所述第二平坦层的第一过孔与所述驱动电路电连接,所述第二电极接地;
所述LED面向所述驱动基板的一侧包括第三电极和第四电极,所述第三电极通过贯穿所述无机绝缘层的第二过孔与所述第一电极电连接,所述第四电极通过贯穿所述无机绝缘层的第三过孔与所述第二电极电连接。
可选地,在具体实施时,在本发明实施例提供的上述显示面板中,所述LED为MicroLED。
相应地,本发明实施例还提供了一种显示装置,包括本发明实施例提供的上述显示面板。
相应地,本发明实施例还提供了一种本发明实施例提供的上述显示面板的制作方法,包括:
提供一驱动基板;
在所述驱动基板上形成无机绝缘层;
在所述无机绝缘层背离所述驱动基板一侧形成多个第一凹槽;
在所述无机绝缘层背离所述驱动基板一侧形成多个LED;其中,所述第一凹槽在所述驱动基板上的正投影与所述LED在所述驱动基板上的正投影不交叠;
在所述多个LED背离所述驱动基板一侧形成覆盖所述多个LED的第一平坦层;其中,所述第一平坦层面向所述驱动基板一侧具有填充所述第一凹槽的多个凸起。
可选地,在具体实施时,在本发明实施例提供的上述制作方法中,在所述驱动基板上形成无机绝缘层,在所述无机绝缘层背离所述驱动基板一侧形成多个第一凹槽,具体包括:
在所述驱动基板上形成第一绝缘层;
在所述第一绝缘层背离所述驱动基板一侧形成第二绝缘层;
对所述第二绝缘层进行刻蚀,形成所述多个第一凹槽。
本发明实施例的有益效果:
本发明实施例提供的一种显示面板、其制作方法及显示装置,该显示面板包括:驱动基板;多个LED,多个LED阵列排布在驱动基板上;无机绝缘层,位于驱动基板和多个LED之间;无机绝缘层面向多个LED一侧设置有多个第一凹槽,第一凹槽在驱动基板上的正投影与LED在驱动基板上的正投影不交叠;第一平坦层,覆盖多个LED,第一平坦层面向驱动基板一侧具有填充第一凹槽的多个凸起。本发明通过在无机绝缘层面向多个LED一侧设置有多个第一凹槽,由于第一凹槽在驱动基板上的正投影与LED在驱动基板上的正投影不交叠,这样在多个LED背离驱动基板一侧形成覆盖多个LED的第一平坦层时,第一平坦层可以填充第一凹槽,从而可以增大第一平坦层与无机绝缘层之间的接触面积,可以提高第一平坦层与无机绝缘层之间的结合力,降低第一平坦层剥离的风险,从而提高LED+QD器件的稳定性。
附图说明
图1为本发明实施例提供的一种显示面板的剖面结构示意图;
图2为本发明实施例提供的又一种显示面板的剖面结构示意图;
图3为本发明实施例提供的又一种显示面板的剖面结构示意图;
图4为本发明实施例提供的又一种显示面板的剖面结构示意图;
图5为本发明实施例提供的又一种显示面板的剖面结构示意图;
图6为本发明实施例提供的又一种显示面板的剖面结构示意图;
图7为本发明实施例提供的又一种显示面板的剖面结构示意图;
图8为本发明实施例提供的LED的结构示意图;
图9为本发明实施例提供的显示面板的制作方法流程示意图之一;
图10为本发明实施例提供的显示面板的制作方法流程示意图之二;
图11A-图11H为本发明实施例提供的显示面板的制作方法在执行每一步骤之后的结构示意图。
具体实施方式
为了使本发明的目的,技术方案和优点更加清楚,下面结合附图,对本发明实施例提供的显示面板、其制作方法及显示装置的具体实施方式进行详细地说明。
附图中各层薄膜厚度和形状不反映显示面板的真实比例,目的只是示意说明本发明内容。
目前,LED+QD器件结构,在制作完驱动基板后,需要形成一层平坦层,然后形成转接电极作为键合LED用,由于是将制作完转接电极的驱动基板与厂家提供的LED键合,转接电极的材料一般为Ag、Au等,为了保护转接电极在键合前不被氧化,就需要在转接电极上制作一层薄薄的氮化硅保护层,在键合的时候通过刻蚀以露出转接电极与LED的电极电连接,在键合完成之后,需要在LED上方再形成一层平坦层(一般为白油),以消除后续在LED上打印QD材料时的段差,但是LED上方的平坦层与下方的氮化硅保护层之间的有机-无机接触界面的结合力较差,LED上方的平坦层容易发生剥离的风险,降低了LED+QD器件结构的稳定性。
为了解决上述问题,本发明实施例提供了一种显示面板,如图1-图7所示,包括:
驱动基板1;
多个LED2,多个LED2阵列排布在驱动基板1上;
无机绝缘层3,位于驱动基板1和多个LED2之间;无机绝缘层3面向多个LED2一侧设置有多个第一凹槽01,第一凹槽01在驱动基板1上的正投影与LED2在驱动基板1上的正投影不交叠;
第一平坦层4,第一平坦层4覆盖多个LED2,第一平坦层4面向驱动基板1一侧具有填充第一凹槽01的多个凸起02。
本发明实施例提供的上述显示面板,通过在无机绝缘层3面向多个LED2一侧设置有多个第一凹槽01,由于第一凹槽01在驱动基板1上的正投影与LED2在驱动基板1上的正投影不交叠,这样在多个LED2背离驱动基板1一侧形成第一平坦层4时,第一平坦层4可以填充第一凹槽01,从而可以增大第一平坦层4与无机绝缘层3之间的接触面积,可以提高第一平坦层4与无机绝缘层3之间的结合力,降低第一平坦层4剥离的风险,从而提高LED+QD器件的稳定性。
在具体实施时,在本发明实施例提供的上述显示面板中,LED的尺寸一般小于200μm。
在具体实施时,在本发明实施例提供的上述显示面板中,LED可以为Micro LED,由于Micro LED的尺寸较小,可以提高显示面板的像素分辨率。具体地,Micro LED的尺寸一般小于100μm。当然,LED也可以为Mini LED等其它LED,本发明对此不作限制。具体地,当LED为Mini LED时,Mini LED的尺寸为100μm-200μm。
在具体实施时,在本发明实施例提供的上述显示面板中,如图1所示,无机绝缘层3包括:位于驱动基板1和多个LED2之间的第一绝缘层31,以及位于第一绝缘层31和多个LED2之间的第二绝缘层32;第二绝缘层32的材料和第一绝缘层31的材料不同;具体地,第一绝缘层31的材料为氮化硅,第二绝缘层32的材料为氧化硅或氮氧化硅;由于氮化硅、氧化硅和氮氧化硅的晶格类似,因此采用氮化硅制得的第一绝缘层31和采用氧化硅或氮氧化硅制得的第二绝缘层32之间的粘附力较好;
第二绝缘层32面向多个LED2一侧设置有多个第一凹槽01。具体地,由于Micro LED+QD器件结构,在制作完驱动基板后,需要形成一层平坦层,然后再形成转接电极作为键合Micro LED用,由于是将制作完转接电极的驱动基板与厂家提供的Micro LED键合,为了保护转接电极,就需要在转接电极上制作一层薄薄的氮化硅保护层(即第一绝缘层31)覆盖转接电极,在键合前通过刻蚀工艺对氮化硅保护层进行刻蚀以露出转接电极,然后与LED的电极进行键合;为了防止后续形成的第一平坦层4发生剥离的风险,就需要增大第一绝缘层31与第一平坦层4接触设置的接触面积,但是由于第一绝缘层31的厚度较薄,一般为0.2μm-0.6μm,该厚度不足够在第一绝缘层31上挖凹槽以增大与第一平坦层4的接触面积,因此本发明通过在第一绝缘层31上方设置具有一定厚度的第二绝缘层32,该额外的第二绝缘层32可以设置的较厚,可以在其上制作所需的凹槽结构,因此通过在第二绝缘层32面向多个LED2一侧设置多个第一凹槽01,这样在后续形成第一平坦层4时,第一平坦层4填充第一凹槽01,从而增大第一平坦层4与第二绝缘层32的接触面积;另外,第二绝缘层32采用与第一绝缘层31晶格类似的不同材料制作,如氧化硅或氮氧化硅,由于氮化硅、氧化硅和氮氧化硅的晶格类似,因此采用氮化硅制得的第一绝缘层31和采用氧化硅或氮氧化硅制得的第二绝缘层32之间的粘附力较,因此本发明能够增大第一平坦层4与第二绝缘层32的接触面积,避免第一平坦层4脱落的风险,从而提高器件的稳定性。
在具体实施时,在本发明实施例提供的上述显示面板中,如图1所示,第一绝缘层31的厚度可以为0.2μm-1μm,第二绝缘层的厚度可以为2μm-3μm。
在具体实施时,在本发明实施例提供的上述显示面板中,如图2所示,无机绝缘层3可以为单层,单层的无机绝缘层3的厚度为2μm-3μm。即在形成上述保护转接电极的氮化硅保护层时,直接将该氮化硅保护层制作成厚度为2μm-3μm的膜层(即无机绝缘层3),然后通过刻蚀单层的无机绝缘层3,形成多个第一凹槽01,这样相比于图1的方案可以节省一次制作绝缘层的步骤,简化制作工艺。
在具体实施时,在本发明实施例提供的上述显示面板中,如图2所示,还包括位于第一平坦层4背离驱动基板1一侧的挡墙结构5,挡墙结构5具有多个像素开口,像素开口与LED2一一对应;具体地,挡墙结构5可以防止发光时相邻子像素之间发生串扰;
像素开口包括第一子像素开口51和第二子像素开口52,第一子像素开口51内设置红色量子点彩膜R,第二子像素开口52内设置绿色量子点彩膜G。
需要说明的是,上述所说的像素开口与LED2一一对应,是指像素开口在衬底基板1上的正投影与LED2在衬底基板1上的正投影具有交叠区域,例如第一子像素开口51在衬底基板1上的正投影与LED2在衬底基板1上的正投影具有交叠区域,第二子像素开口52在衬底基板1上的正投影与LED2在衬底基板1上的正投影具有交叠区域;以及在后面介绍的第三子像素开口53在衬底基板1上的正投影与LED2在衬底基板1上的正投影也具有交叠区域。图1-图7中示意的是像素开口覆盖LED2,当然,也可以是LED2覆盖像素开口,或LED2和像素开口部分交叠。
具体地,由于LED2一般发蓝光,因此量子点彩膜只需设置红色量子点彩膜层R和绿色量子点彩膜层G即可实现全彩色显示。
在具体实施时,由于光致发光的量子点材料的色域广、光色纯,因此本发明实施例中的彩膜层的材料为量子点。
在具体实施时,在本发明实施例提供的上述显示面板中,如图3所示,像素开口还包括第三子像素开口53,第三子像素开口53内填充散射粒子03。具体地,通过将散射粒子03掺杂在树脂材料里,然后采用掺杂有散射粒子03的树脂材料填平第三子像素开口53的凹陷,并且散射粒子可以增强出光效果以及增大发光视角。
在具体实施时,在本发明实施例提供的上述显示面板中,如图1-图7所示,第一平坦层4内可以具有多个散射粒子(未示出)。具体地,第一平坦层4的材料一般为树脂,通过在树脂内掺杂散射粒子,除了可以起到平坦段差的作用外,还可以进一步增强LED2的出光效果以及增大发光视角。
在具体实施时,由于第一平坦层内具有多个散射粒子,散射粒子可以增大发光角度,为了进一步防止相邻像素之间发生串扰现象,在本发明实施例提供的上述显示面板中,如图4所示,第一平坦层4面向挡墙结构5一侧设置有多个第二凹槽04,挡墙结构5填充第二凹槽04。这样相当于增大了挡墙结构5向LED2一侧的高度,可以遮挡LED2发生的蓝光照射至相邻像素,从而提高发光效率。
在具体实施时,在本发明实施例提供的上述显示面板中,如图1-图7所示,还包括覆盖彩膜层(R、G)和挡墙结构5的封装层6。具体地,该封装层6可以包括交替设置的无机层-有机层-无机层,该封装层用于阻隔外界水汽,保护量子点材料避免接触水、氧等,以提高器件的稳定性和寿命。
在具体实施时,在本发明实施例提供的上述显示面板中,沿垂直于衬底基板厚度的方向,第一凹槽的截面形状可以为等腰梯形、直角梯形、长方形其中之一或组合。具体地,如图1-图4所示,第一凹槽01的截面形状为等腰梯形;如图5所示,第一凹槽01的截面形状为长方形;如图6和图7所示,第一凹槽01的截面形状为直角梯形。
当然,在具体实施时,第一凹槽的截面形状不限于上述列举的几种规则的形状,也可以为其它不规则的形状,只要在无机绝缘层背离驱动基板一侧设置有凹陷,使第一平坦层填充凹陷以实现增大第一平坦层与无机绝缘层的接触面积即可,均属于本发明保护的范围,在此不做一一列举。
在具体实施时,在本发明实施例提供的上述显示面板中,无机绝缘层的俯视图可以为长方形、圆形等形状。
在具体实施时,在本发明实施例提供的上述显示面板中,如图1-图7所示,第一凹槽01的深度可以为0.1μm-0.6μm。
需要说明的是,本发明实施例中的上述第一凹槽均是以未贯穿无机绝缘层为例进行说明的,当然在具体实施时,第一凹槽也可以完全贯穿无机绝缘层。
在具体实施时,在本发明实施例提供的上述显示面板中,如图1-图7所示,第一平坦层4的厚度可以为8μm~10μm。
在具体实施时,在本发明实施例提供的上述显示面板中,如图1-图7所示,驱动基板1包括:衬底基板7,位于衬底基板7面向LED2一侧的驱动电路8,驱动电路8包括有源层81、第一栅极层82、第二栅极层83、源极84和漏极85,位于驱动电路8面向LED2一侧的第二平坦层9,位于第二平坦层9面向微型LE2一侧的第一电极11和第二电极12;第一电极11通过贯穿第二平坦层9的第一过孔91与驱动电路8电连接,即第一电极11通过贯穿第二平坦层9的第一过孔91与漏极85电连接,第二电极12接地;具体地,第一电极11和第二电极12为在外包转印LED2时的转接电极(引脚),第一电极11和第二电极12的材料为Ag、Au等;
LED2面向驱动基板1的一侧包括第三电极21和第四电极22,第三电极21通过贯穿无机绝缘层3的第二过孔33与第一电极11电连接,第四电极22通过贯穿无机绝缘层3的第三过孔34与第二电极12电连接。具体的,在LED2发光时,通过驱动电路8向LED2输入驱动电流,具体的发光原理与现有技术相同,在此不做详述。
在具体实施时,如图1-图7所示,驱动基板1还包括:位于衬底基板7与驱动电路8之间的缓冲层10,位于有源层81和第一栅极层82之间的第一栅绝缘层13,位于第一栅极层82和第二栅极层83之间的第二栅绝缘层14,位于第二栅极层83和源极84、漏极85之间的层间绝缘层15。
在具体实施时,在本发明实施例提供的上述显示面板中,如图1-图7所示,沿驱动基板1指向LED2的方向,第三电极21的厚度和第四电极22的厚度相同,且第三电极21的厚度大于第二过孔33的深度。通过将第三电极21的厚度设置成大于第二过孔33的深度,这样在LED2的第三电极21通过第二过孔33与第一电极11电连接,以及LED2的第四电极22通过第三过孔34与第二电极21电连接时,可以保证第三电极21和第四电极22均能够深入到对应过孔的底部与对应的电极电连接,即保证了LED2转印过程中的P/N pad(第三电极21和第四电极22)和驱动基板的引脚(第一电极11和第二电极12)的良好接触。
在具体实施时,在本发明实施例提供的上述显示面板中,如图8所示,LED2的结构包括:P型半导体层001,N型半导体层002,位于P型半导体层001和N型半导体层002之间的有源层003,第三电极21(P型pad),第四电极22(N型pad)。通过转接电极(第一电极11和第二电极12)将LED转印到驱动基板1上,LED为无机材料,与有机材料相比稳定性较好。
在具体实施时,本发明实施例提供的上述显示面板还可以包括本领域技术人员熟知的其它功能性膜层,在此不做详述。
需要说明的是,在本发明实施例提供的上述图1-图7的显示面板中,挡墙结构5的材料一般具有疏液性,在采用溶液法(印刷或喷墨打印)制备量子点彩膜时,量子点彩膜远离衬底基板1的表面的形状为曲面形状,即沿垂直于衬底基板1厚度的方向上,红色量子点彩膜R和绿色量子点彩膜R的截面为曲面。
基于同一发明构思,本发明实施例还提供了一种显示面板的制作方法,如图9所示,包括:
S901、提供一驱动基板;
S902、在驱动基板上形成无机绝缘层;
S903、在无机绝缘层背离驱动基板一侧形成多个第一凹槽;
S904、在无机绝缘层背离驱动基板一侧形成多个LED;其中,第一凹槽在驱动基板上的正投影与LED在驱动基板上的正投影不交叠;
S905、在多个LED背离驱动基板一侧形成覆盖多个LED的第一平坦层;其中,第一平坦层面向驱动基板一侧具有填充第一凹槽的多个凸起。
本发明实施例提供的上述显示面板的制作方法,通过在无机绝缘层背离驱动基板一侧设置有多个第一凹槽,由于第一凹槽在驱动基板上的正投影与LED在驱动基板上的正投影不交叠,这样在多个LED背离驱动基板一侧形成第一平坦层时,第一平坦层可以填充第一凹槽,从而可以增大第一平坦层与无机绝缘层之间的接触面积,可以提高第一平坦层与无机绝缘层之间的结合力,降低第一平坦层剥离的风险,从而提高Micro LED+QD器件的稳定性。
在具体实施时,在本发明实施例提供的上述制作方法中,在驱动基板上形成无机绝缘层,在无机绝缘层背离驱动基板一侧形成多个第一凹槽,如图10所示,具体包括:
S1001、在驱动基板上形成第一绝缘层;
S1002、在第一绝缘层背离驱动基板一侧形成第二绝缘层;
S1003、对第二绝缘层进行刻蚀,形成多个第一凹槽。
下面对图1所示的显示面板的制作方法进行详细说明:
(1)提供一驱动基板1,驱动基板1的制作方法与现有技术相同,在此不做详述,如图11A所示;
(2)在驱动基板1上形成第一绝缘层31,如图11B所示;第一绝缘层31的材料为氮化硅;
(3)在第一绝缘层31背离驱动基板1一侧形成第二绝缘层32,如图11C所示;第二绝缘层32的材料为氧化硅或氮氧化硅;
(4)对第二绝缘层32进行刻蚀,形成多个第一凹槽01、多个第二过孔33和多个第三过孔34,第二过孔33和第三过孔34对应暴露出驱动基板1上的第一电极11和第二电极12,如图11D所示;
(5)通过键合的方式将LED2键合到驱动基板1上,即LED2的第三电极21与驱动基板1上的第一电极11电连接,LED2的第四电极22与驱动基板1上的第二电极12电连接,如图11E所示;
(6)在多个LED2背离驱动基板1一侧形成覆盖多个LED2的第一平坦层4,第一平坦层4填充第一凹槽01,如图11F所示;
(7)在第一平坦层4背离驱动基板1一侧形成具有多个像素开口的挡墙结构5,如图11G所示;
(8)采用印刷或喷墨打印的方式在像素开口内形成不同颜色的彩膜层(红色量子点彩膜层R、绿色量子点彩膜层G),如图11H所示;
(9)形成覆盖彩膜层和挡墙结构5的封装层6,如图1所示。
需要说明的是,本发明实施例的制作方法是以图1所示的无机绝缘层包括第一绝缘层和第二绝缘层为例进行说明的;图2的制作方法与图1的区别仅在于在形成无机绝缘层3时,直接一次性形成厚度为2μm-3μm的无机绝缘层;图3的制作方法与图1的区别仅在于在形成彩膜层时在第三子像素开口内填充散射粒子;图4的制作方法与图1的区别仅在于在形成第一平坦层4后,对第一平坦层4进行刻蚀形成多个第二凹槽04,以使挡墙结构填充第二凹槽04;图5-图7的制作方法与图1的区别仅在于刻蚀形成的第一凹槽01的形状不同,可以通过控制光刻胶的不同位置的曝光量来实现。
在具体实施时,本发明实施例提供的上述触控显示面板可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该触控显示面板的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的,在此不做赘述,也不应作为对本发明的限制。该显示面板的实施可以参见上述显示面板的实施例,重复之处不再赘述。
本发明实施例提供的一种显示面板、其制作方法及显示装置,该显示面板包括:驱动基板;多个LED,多个LED阵列排布在驱动基板上;无机绝缘层,位于驱动基板和多个LED之间;无机绝缘层面向多个LED一侧设置有多个第一凹槽,第一凹槽在驱动基板上的正投影与LED在驱动基板上的正投影不交叠;第一平坦层,位于多个LED背离驱动基板一侧,第一平坦层面向驱动基板一侧具有填充第一凹槽的多个凸起。本发明通过在无机绝缘层面向多个LED一侧设置有多个第一凹槽,由于第一凹槽在驱动基板上的正投影与LED在驱动基板上的正投影不交叠,这样在多个LED背离驱动基板一侧形成第一平坦层时,第一平坦层可以填充第一凹槽,从而可以增大第一平坦层与无机绝缘层之间的接触面积,可以提高第一平坦层与无机绝缘层之间的结合力,降低第一平坦层剥离的风险,从而提高LED+QD器件的稳定性。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (15)
1.一种显示面板,其特征在于,包括:
驱动基板;
多个LED,所述多个LED阵列排布在所述驱动基板上;
无机绝缘层,位于所述驱动基板和所述多个LED之间;所述无机绝缘层面向所述多个LED一侧设置有多个第一凹槽,所述第一凹槽在所述驱动基板上的正投影与所述LED在所述驱动基板上的正投影不交叠;
第一平坦层,所述第一平坦层覆盖所述多个LED,所述第一平坦层面向所述驱动基板一侧具有填充所述第一凹槽的多个凸起。
2.如权利要求1所述的显示面板,其特征在于,所述无机绝缘层包括:位于所述驱动基板和所述多个LED之间的第一绝缘层,以及位于所述第一绝缘层和所述多个LED之间的第二绝缘层;所述第二绝缘层的材料和所述第一绝缘层的材料不同;
所述第二绝缘层面向所述多个LED一侧设置有多个所述第一凹槽。
3.如权利要求2所述的显示面板,其特征在于,所述第一绝缘层的厚度为0.2μm-1μm,所述第二绝缘层的厚度为2μm-3μm。
4.如权利要求1所述的显示面板,其特征在于,所述无机绝缘层为单层,单层的所述无机绝缘层的厚度为2μm-3μm。
5.如权利要求1所述的显示面板,其特征在于,还包括位于所述第一平坦层背离所述驱动基板一侧的挡墙结构,所述挡墙结构具有多个像素开口,所述像素开口与所述LED一一对应;
所述像素开口包括第一子像素开口和第二子像素开口,所述第一子像素开口内设置红色量子点彩膜,所述第二子像素开口内设置绿色量子点彩膜。
6.如权利要求5所述的显示面板,其特征在于,所述像素开口还包括第三子像素开口,所述第三子像素开口内填充散射粒子。
7.如权利要求1所述的显示面板,其特征在于,所述第一平坦层内具有多个散射粒子。
8.如权利要求7所述的显示面板,其特征在于,所述第一平坦层面向所述挡墙结构一侧设置有多个第二凹槽,所述挡墙结构填充所述第二凹槽。
9.如权利要求5所述的显示面板,其特征在于,还包括覆盖所述彩膜层和所述挡墙结构的封装层。
10.如权利要求1所述的显示面板,其特征在于,沿垂直于所述衬底基板厚度的方向,所述第一凹槽的截面形状为等腰梯形、直角梯形、长方形其中之一或组合。
11.如权利要求1所述的显示面板,其特征在于,所述驱动基板包括:衬底基板,位于所述衬底基板面向所述LED一侧的驱动电路,位于所述驱动电路面向所述LED一侧的第二平坦层,位于所述第二平坦层面向所述LED一侧的第一电极和第二电极;所述第一电极通过贯穿所述第二平坦层的第一过孔与所述驱动电路电连接,所述第二电极接地;
所述LED面向所述驱动基板的一侧包括第三电极和第四电极,所述第三电极通过贯穿所述无机绝缘层的第二过孔与所述第一电极电连接,所述第四电极通过贯穿所述无机绝缘层的第三过孔与所述第二电极电连接。
12.如权利要求1所述的显示面板,其特征在于,所述LED为Micro LED。
13.一种显示装置,其特征在于,包括如权利要求1-12任一项所述的显示面板。
14.一种如权利要求1-12任一项所述的显示面板的制作方法,其特征在于,包括:
提供一驱动基板;
在所述驱动基板上形成无机绝缘层;
在所述无机绝缘层背离所述驱动基板一侧形成多个第一凹槽;
在所述无机绝缘层背离所述驱动基板一侧形成多个LED;其中,所述第一凹槽在所述驱动基板上的正投影与所述LED在所述驱动基板上的正投影不交叠;
在所述多个LED背离所述驱动基板一侧形成覆盖所述多个LED的第一平坦层;其中,所述第一平坦层面向所述驱动基板一侧具有填充所述第一凹槽的多个凸起。
15.如权利要求14所述的制作方法,其特征在于,在所述驱动基板上形成无机绝缘层,在所述无机绝缘层背离所述驱动基板一侧形成多个第一凹槽,具体包括:
在所述驱动基板上形成第一绝缘层;
在所述第一绝缘层背离所述驱动基板一侧形成第二绝缘层;
对所述第二绝缘层进行刻蚀,形成所述多个第一凹槽。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010524566.XA CN111627951B (zh) | 2020-06-10 | 一种显示面板、其制作方法及显示装置 | |
PCT/CN2021/094918 WO2021249149A1 (zh) | 2020-06-10 | 2021-05-20 | 显示基板、其制作方法及显示装置 |
US17/920,340 US20230163142A1 (en) | 2020-06-10 | 2021-05-20 | Display substrate, method for preparing display substrate, and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010524566.XA CN111627951B (zh) | 2020-06-10 | 一种显示面板、其制作方法及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111627951A true CN111627951A (zh) | 2020-09-04 |
CN111627951B CN111627951B (zh) | 2024-06-11 |
Family
ID=
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112666735A (zh) * | 2020-12-25 | 2021-04-16 | 舟山扑浪实业有限公司 | 一种量子点显示面板及其制备方法 |
CN112768590A (zh) * | 2020-12-30 | 2021-05-07 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板的制备方法及显示面板 |
WO2021249149A1 (zh) * | 2020-06-10 | 2021-12-16 | 京东方科技集团股份有限公司 | 显示基板、其制作方法及显示装置 |
CN114447188A (zh) * | 2022-01-18 | 2022-05-06 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
WO2022261945A1 (zh) * | 2021-06-18 | 2022-12-22 | 京东方科技集团股份有限公司 | 显示面板、显示装置和显示面板的制作方法 |
WO2024098406A1 (zh) * | 2022-11-11 | 2024-05-16 | 京东方科技集团股份有限公司 | 彩膜基板、显示面板及显示装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107272270A (zh) * | 2017-08-15 | 2017-10-20 | 武汉华星光电技术有限公司 | 一种薄膜晶体管阵列基板及液晶显示面板 |
CN107634087A (zh) * | 2017-10-27 | 2018-01-26 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
CN110112141A (zh) * | 2019-04-26 | 2019-08-09 | 深圳市华星光电技术有限公司 | 微发光二极管显示面板及制备方法 |
CN110618555A (zh) * | 2019-09-26 | 2019-12-27 | 京东方科技集团股份有限公司 | 显示基板及其制造方法、显示装置 |
CN110828484A (zh) * | 2019-11-19 | 2020-02-21 | 京东方科技集团股份有限公司 | 一种显示面板、其制作方法及显示装置 |
US20200106048A1 (en) * | 2018-07-05 | 2020-04-02 | Yungu (Gu'an) Technology Co., Ltd. | Display panels, methods of manufacturing the same, and display terminals |
CN111223885A (zh) * | 2018-11-27 | 2020-06-02 | 三星电子株式会社 | 显示装置和制造其的方法 |
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107272270A (zh) * | 2017-08-15 | 2017-10-20 | 武汉华星光电技术有限公司 | 一种薄膜晶体管阵列基板及液晶显示面板 |
CN107634087A (zh) * | 2017-10-27 | 2018-01-26 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
US20200106048A1 (en) * | 2018-07-05 | 2020-04-02 | Yungu (Gu'an) Technology Co., Ltd. | Display panels, methods of manufacturing the same, and display terminals |
CN111223885A (zh) * | 2018-11-27 | 2020-06-02 | 三星电子株式会社 | 显示装置和制造其的方法 |
CN110112141A (zh) * | 2019-04-26 | 2019-08-09 | 深圳市华星光电技术有限公司 | 微发光二极管显示面板及制备方法 |
CN110618555A (zh) * | 2019-09-26 | 2019-12-27 | 京东方科技集团股份有限公司 | 显示基板及其制造方法、显示装置 |
CN110828484A (zh) * | 2019-11-19 | 2020-02-21 | 京东方科技集团股份有限公司 | 一种显示面板、其制作方法及显示装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021249149A1 (zh) * | 2020-06-10 | 2021-12-16 | 京东方科技集团股份有限公司 | 显示基板、其制作方法及显示装置 |
CN112666735A (zh) * | 2020-12-25 | 2021-04-16 | 舟山扑浪实业有限公司 | 一种量子点显示面板及其制备方法 |
CN112768590A (zh) * | 2020-12-30 | 2021-05-07 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板的制备方法及显示面板 |
WO2022261945A1 (zh) * | 2021-06-18 | 2022-12-22 | 京东方科技集团股份有限公司 | 显示面板、显示装置和显示面板的制作方法 |
CN114447188A (zh) * | 2022-01-18 | 2022-05-06 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
CN114447188B (zh) * | 2022-01-18 | 2024-03-08 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
WO2024098406A1 (zh) * | 2022-11-11 | 2024-05-16 | 京东方科技集团股份有限公司 | 彩膜基板、显示面板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20230163142A1 (en) | 2023-05-25 |
WO2021249149A1 (zh) | 2021-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107393940B (zh) | Led显示设备及其制造方法 | |
CN111129270B (zh) | 微型led显示装置 | |
KR102316325B1 (ko) | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 | |
US20200027865A1 (en) | Micro led display and manufacturing method thereof | |
KR102426624B1 (ko) | 표시 장치 및 그 제조 방법 | |
JP6584099B2 (ja) | 表示装置およびその製造方法 | |
KR20150005264A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
EP3926682A1 (en) | Display device using semiconductor light-emitting elements, and method for manufacturing same | |
CN109844947B (zh) | 显示设备和用于生产该设备的方法 | |
CN110165071B (zh) | 一种有机发光显示面板及有机发光显示装置 | |
CN110462565B (zh) | 内置触摸传感器的显示装置 | |
KR20180128387A (ko) | 디스플레이 기판, 디스플레이 장치, 및 디스플레이 기판을 제조하는 방법 | |
KR102613051B1 (ko) | 고해상도 디스플레이 장치 | |
KR102357645B1 (ko) | 반도체 발광소자를 이용한 디스플레이 장치 | |
KR20210022726A (ko) | 발광 다이오드를 구비하는 광전자 장치 | |
KR20210006567A (ko) | 발광소자 패키지 및 이를 이용한 디스플레이 패널 | |
CN108376699A (zh) | 一种电致发光显示面板、其制备方法及显示装置 | |
EP3989283A1 (en) | Substrate for manufacturing display device and method for manufacturing display device | |
CN107579089A (zh) | 有机发光显示装置、其制造方法和包括其的头戴式显示器 | |
CN113327987B (zh) | 搭载图像传感功能的三极管显示器 | |
WO2021249149A1 (zh) | 显示基板、其制作方法及显示装置 | |
CN111627951B (zh) | 一种显示面板、其制作方法及显示装置 | |
KR102311687B1 (ko) | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 | |
CN112289948B (zh) | 有机发光二极体显示面板及其制作方法 | |
KR102097865B1 (ko) | 발광소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |