CN111627811A - 一种基于反应离子刻蚀的钽酸锂微图形化方法 - Google Patents

一种基于反应离子刻蚀的钽酸锂微图形化方法 Download PDF

Info

Publication number
CN111627811A
CN111627811A CN202010526107.5A CN202010526107A CN111627811A CN 111627811 A CN111627811 A CN 111627811A CN 202010526107 A CN202010526107 A CN 202010526107A CN 111627811 A CN111627811 A CN 111627811A
Authority
CN
China
Prior art keywords
lithium tantalate
metal mask
etching
reactive ion
ion etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010526107.5A
Other languages
English (en)
Inventor
曹明才
钟志亲
罗文博
李茂荣
戴丽萍
王姝娅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010526107.5A priority Critical patent/CN111627811A/zh
Publication of CN111627811A publication Critical patent/CN111627811A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种基于反应离子刻蚀的钽酸锂微图形化方法，属于半导体技术领域，具体涉及钽酸锂晶体微图形化，以解决各层材料间应力较大使图案易被破坏的问题，包括：在光刻胶表面依次镀Ti金属掩膜和Cr金属掩膜；用剥离法在钽酸锂基底表面制备出金属掩膜图案；采用氟基等离子体对制备出金属掩膜图案的钽酸锂基底进行反应离子刻蚀；采用氩等离子体对钽酸锂基底进行30s‑2min物理轰击，以去除在样品表面形成的氟化锂和氟化钽酸盐等高沸点难挥发性物质；重复上述刻蚀步骤，直至完成钽酸锂基底的微图形化。在钽酸锂基底上制作微米级深度的图形，同时达到图形的侧壁倾角大，沟槽表面光滑的目的，得到较高的金属掩膜的选择比，刻蚀深度较深。

Description

一种基于反应离子刻蚀的钽酸锂微图形化方法
技术领域
一种基于反应离子刻蚀的钽酸锂微图形化方法，本发明属于半导体技术领域，具体涉及钽酸锂晶体微图形化的方法。
背景技术
钽酸锂(Lithium tantalate，LiTaO3)是一种重要的铁电材料，钽酸锂晶体以其优异的各项性能，如压电，光电，热释电性能等，已经在通信，军事，电力，天文，传感器等领域中发挥着重要作用，逐渐成为国内外的研究人员争相研究的内容，而在利用这种晶体制造各种光电，热释电器件的过程中，需要对其进行微图形化以形成各种不同形状的表面图形，因此钽酸锂的微图形化技术显得尤为重要。
微图形化的工艺中，反应离子刻蚀是最关键的一步，传统刻蚀方法有湿法刻蚀和干法刻蚀。湿法刻蚀对材料的刻蚀方向没有选择性，是一种方向不可控的各向同性的刻蚀方法，无法完成器件所需要的钽酸锂的微图形化。干法刻蚀有很多种，如常用的激光微加工，离子束刻蚀，反应离子刻蚀等。目前在刻蚀钽酸锂的过程中由于各层材料间应力较大使得图案容易被破坏，因此无法在钽酸锂基底制作微米级深度的图形，此外，现有的氟基等离子刻蚀钽酸锂时表面会再沉积氟化锂和氟化钽酸盐等难挥发性物质使得刻蚀速度很慢。
发明内容
本发明的目的在于：提供一种基于反应离子刻蚀的钽酸锂微图形化方法，以解决上述各层材料间应力较大使得图案容易被破坏的问题。
本发明采用的技术方案如下：
一种基于反应离子刻蚀的钽酸锂微图形化方法，包括如下步骤：
(1)清洗钽酸锂基底；
(2)在钽酸锂基底上涂光刻胶，曝光和显影，得到图形化的光刻胶；
(3)在光刻胶表面依次镀Ti金属掩膜和Cr金属掩膜；
(4)用剥离法在钽酸锂基底表面制备出金属掩膜图案；
(5)采用氟基等离子体对制备出金属掩膜图案的钽酸锂基底进行1-5min反应离子刻蚀，以刻蚀钽酸锂；
(6)采用氩等离子体对钽酸锂基底进行30s-2min物理轰击，以去除在样品表面形成的氟化锂和氟化钽酸盐等高沸点难挥发性物质；
(7)重复步骤(5)和(6)，重复次数为1-4次，直至刻蚀结束；
(8)用硝酸铈铵清洗，去除掉基底表面上残存的Cr金属，得微图形化完成的基底，硝酸铈铵的浓度为1.4g/ml。
本申请的技术方案中，光刻工艺流程简单，容易制作，采用了镀Ti金属掩膜和Cr金属掩膜两层金属镀膜，Ti金属掩膜的粘附性好，更容易实现磁控溅射镀膜工艺，同时也使得Cr金属掩膜的Cr金属更好更容易的附着在Ti金属掩膜上，还可以增加金属掩膜层总体厚度从而提高金属掩膜层的掩蔽能力从而在刻蚀中提高钽酸锂基底的最大刻蚀深度，能够根据后期的需求灵活的选取刻蚀深度、实现在钽酸锂晶体表面制作更多种类图形，Ti金属掩膜还可以减少Cr金属掩膜与钽酸锂基底之间的表面应力，防止因为镀膜和刻蚀过程中的因为不同材料的热膨胀系数不一样从而导致的热胀冷缩而导致的金属掩膜图案变形和表面脱落或者出现裂纹的问题，此外，Cr金属在刻蚀中表现出了很好的掩蔽性，不容易被反应离子刻蚀，有很好的惰性，从容达到掩蔽钽酸锂的目的，在刻蚀过程中Cr金属的刻蚀速度很低，通过刻蚀金属和刻蚀钽酸锂的速率差，能够起到深度刻蚀钽酸锂的效果，从而形成较好的钽酸锂晶体表面图形，同时，Ti层金属在刻蚀结束后的残留部分也很容易通过酸性液体去除，最后可以得到干净的钽酸锂图形表面，用剥离法在钽酸锂基底表面制备出金属掩膜图案，之后采用氟基等离子体反应离子刻蚀后加氩等离子体物理轰击结合的方法，氟基气体可以实现较好的对钽酸锂表面的刻蚀，氩离子轰击可以较好的实现对上一步中表面形成的难融物质的去除，解决了氟基等离子体刻蚀过程中刻蚀停止的问题，使得钽酸锂刻蚀速度更快，实现了微米级深度图形的刻蚀，使图案侧壁倾角大，底部表面光滑。
优选的，用磁控溅射方法、电阻式蒸发方法或电子束蒸发方法镀Ti金属掩膜和Cr金属掩膜。
优选的，Ti金属掩膜的厚度为20-200nm。
更为优选的，Ti金属掩膜的厚度为100nm。
优选的，Cr金属掩膜的厚度为50-500nm。
更为优选的，Cr金属掩膜的厚度为300nm。
优选的，步骤(4)中采用剥离法将步骤(3)的样品置于丙酮溶液中去除光刻胶和多余金属部分，得到有图案的金属掩膜。
优选的，步骤(5)中氟基等离子体的刻蚀的流量为50sccm。
优选的，步骤(5)中采用氟基等离子体与Ar等离子体的混合气体刻蚀，氟基等离子体与Ar等离子体的流量比为50sccm：50sccm。
优选的，氟基等离子体包括CHF3，CF4或SF6。
优选的，步骤(5)中采用氟基等离子体对制备出金属掩膜图案的钽酸锂基底进行3min反应离子刻蚀。
优选的，采用氩等离子体对钽酸锂基底进行1min物理轰击。
本申请的技术方案中，刻蚀过程中的工艺参数为，ICP功率：1500w；DRIE功率：150w；腔室压力：10mtorr。
综上所述，由于采用了上述技术方案，本发明的有益效果是：
1、本发明中，采用了镀Ti金属掩膜和Cr金属掩膜两层金属镀膜，Ti金属掩膜的粘附性好，更容易实现磁控溅射镀膜工艺，同时也使得Cr金属掩膜的Cr金属更好更容易的附着在Ti金属掩膜上，还可以增加金属掩膜层总体厚度从而提高金属掩膜层的掩蔽能力从而在刻蚀中提高钽酸锂基底的最大刻蚀深度，能够根据后期的需求灵活的选取刻蚀深度、实现在钽酸锂晶体表面制作更多种类图形，Ti金属掩膜还可以减少Cr金属掩膜与钽酸锂基底之间的表面应力，防止因为镀膜和刻蚀过程中的因为不同材料的热膨胀系数不一样从而导致的热胀冷缩而导致的金属掩膜图案变形和表面脱落或者出现裂纹的问题，此外，Cr金属在刻蚀中表现出了很好的掩蔽性，不容易被反应离子刻蚀，有很好的惰性，从容达到掩蔽钽酸锂的目的，在刻蚀过程中Cr金属的刻蚀速度很低，通过刻蚀金属和刻蚀钽酸锂的速率差，能够起到深度刻蚀钽酸锂的效果，从而形成较好的钽酸锂晶体表面图形，同时，Ti层金属在刻蚀结束后的残留部分也很容易通过酸性液体去除，最后可以得到干净的钽酸锂图形表面，解决了各层材料间应力较大使得图案容易被破坏的问题，使得在钽酸锂基底上制作微米级深度的图形成为可能，同时达到图形的侧壁倾角大，沟槽表面光滑的目的，并且金属掩膜的选择比高，刻蚀深度较深；
2、本发明中，之后采用氟基等离子体反应离子刻蚀后加氩等离子体物理轰击结合的方法，氟基气体可以实现较好的对钽酸锂表面的刻蚀，氩离子轰击可以较好的实现对上一步中表面形成的难融物质的去除，解决了氟基等离子体刻蚀过程中刻蚀停止的问题，使得钽酸锂刻蚀速度更快，实现了微米级深度图形的刻蚀，使图案侧壁倾角大，底部表面光滑；
3、提高钽酸锂的刻蚀速率，使得微米级深度的图案制作成为可能；
4、可以得到更大的选择比，简化实验流程；
5、实现图形的不失真转移；
6、实现刻蚀后的图案侧壁倾角更大，底部表面更加平整光滑。
附图说明
图1为本发明钽酸锂基底、覆盖光刻胶及镀Ti金属掩膜和Cr金属掩膜后的结构示意图；
图2为将图1中钽酸锂基底进行剥离后得到的具有Ti金属掩膜和Cr金属掩膜图案的钽酸锂基底结构示意图；
图3为刻蚀结束后微图形化的结构示意图；
图4为除去残余Ti金属最终的微图形化的结构示意图。
图中标记：1-钽酸锂基底，2-光刻胶，3-Ti金属掩膜，4-Cr金属掩膜。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
实施例1
一种基于反应离子刻蚀的钽酸锂微图形化方法，包括如下步骤：
(1)清洗钽酸锂基底1；
(2)在钽酸锂基底1上涂光刻胶2，曝光和显影，得到图形化的光刻胶2；
(3)在光刻胶2表面用磁控溅射方法依次镀Ti金属掩膜3和Cr金属掩膜4，Ti金属掩膜3的厚度为100nm，Cr金属掩膜4的厚度为300nm；
(4)采用剥离法将步骤(3)的样品置于丙酮溶液中去除光刻胶2和多余金属部分，得到有图案的金属掩膜；
(5)采用CHF3等离子体对制备出金属掩膜图案的钽酸锂基底1进行3min反应离子刻蚀，氟基等离子体的刻蚀的流量为50sccm；
(6)采用氩等离子体对钽酸锂基底1进行1min物理轰击，Ar物理轰击时的流量为50sccm；
(7)重复步骤(5)和(6)，直至刻蚀结束，重复3次，总耗时12min；
(8)用硝酸铈铵清洗，酸铈铵的浓度为1.4g/ml，得微图形化完成的基底。
本实施例制得了深度为1μm的沟槽图案。
实施例2
在实施例1的基础上，步骤(2)中Ti金属掩膜3的厚度为20nm，Cr金属掩膜4的厚度为50nm；步骤(5)中采用CHF3与Ar等离子体的流量比为50sccm∶50sccm对制备出金属掩膜图案的钽酸锂基底1进行1min反应离子刻蚀；步骤(6)中采用氩等离子体对钽酸锂基底1进行30s物理轰击，Ar物理轰击时的流量为50sccm，重复1次，总耗时1.5min；其余步骤同实施例1。
本实施例制得了深度为400nm的沟槽图案。
实施例3
在实施例1的基础上，在实施例1的基础上，步骤(2)中Ti金属掩膜3的厚度为200nm，Cr金属掩膜4的厚度为500nm；步骤(5)中采用CF4与Ar等离子体的流量比为50sccm：50sccm对制备出金属掩膜图案的钽酸锂基底1进行5min反应离子刻蚀；步骤(6)中采用氩等离子体对钽酸锂基底1进行2min物理轰击，Ar物理轰击时的流量为50sccm，重复四次，总耗时28min；其余步骤同实施例1。
本实施例制得了深度为1.3μm的沟槽图案。
实施例4
在实施例1的基础上，在实施例1的基础上，步骤(2)中Ti金属掩膜3的厚度为100nm，Cr金属掩膜4的厚度为300nm；步骤(5)中采用SF6与Ar等离子体的流量比为50sccm∶50sccm对制备出金属掩膜图案的钽酸锂基底1进行4min反应离子刻蚀；步骤(6)中采用氩等离子体对钽酸锂基底1进行1min物理轰击，Ar物理轰击时的流量为50sccm，重复次数为2次，总耗时10min；其余步骤同实施例1。
本实施例制得了深度为1.2μm的沟槽图案。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于反应离子刻蚀的钽酸锂微图形化方法，其特征在于，包括如下步骤：
(1)清洗钽酸锂基底；
(2)在钽酸锂基底上涂光刻胶，曝光和显影，得到图形化的光刻胶；
(3)在光刻胶表面依次镀Ti金属掩膜和Cr金属掩膜；
(4)用剥离法在钽酸锂基底表面制备出金属掩膜图案；
(5)采用氟基等离子体对制备出金属掩膜图案的钽酸锂基底进行1-5min反应离子刻蚀；
(6)采用氩等离子体对钽酸锂基底进行30s-2min物理轰击；
(7)重复步骤(5)和(6)，重复次数为1-4次，直至刻蚀结束；
(8)用硝酸铈铵清洗，得微图形化完成的基底。
2.根据权利要求1所述的一种基于反应离子刻蚀的钽酸锂微图形化方法，其特征在于，用磁控溅射方法、电阻式蒸发方法或电子束蒸发方法镀Ti金属掩膜和Cr金属掩膜。
3.根据权利要求2所述的一种基于反应离子刻蚀的钽酸锂微图形化方法，其特征在于，Ti金属掩膜的厚度为20-200nm。
4.根据权利要求2所述的一种基于反应离子刻蚀的钽酸锂微图形化方法，其特征在于，Cr金属掩膜的厚度为50-500nm。
5.根据权利要求1所述的一种基于反应离子刻蚀的钽酸锂微图形化方法，其特征在于，步骤(4)中采用剥离法将步骤(3)的样品置于丙酮溶液中去除光刻胶和多余金属部分，得到有图案的金属掩膜。
6.根据权利要求1所述的一种基于反应离子刻蚀的钽酸锂微图形化方法，其特征在于，步骤(5)中氟基等离子体的刻蚀的流量为50sccm。
7.根据权利要求1所述的一种基于反应离子刻蚀的钽酸锂微图形化方法，其特征在于，步骤(5)中采用氟基等离子体与Ar等离子体的混合气体刻蚀，氟基等离子体与Ar等离子体的流量比为50sccm:50sccm。
8.根据权利要求6或7所述的一种基于反应离子刻蚀的钽酸锂微图形化方法，其特征在于，氟基等离子体包括CHF3，CF4或SF6。
9.根据权利要求1所述的一种基于反应离子刻蚀的钽酸锂微图形化方法，其特征在于，步骤(5)中采用氟基等离子体对制备出金属掩膜图案的钽酸锂基底进行3min反应离子刻蚀。
10.根据权利要求1所述的一种基于反应离子刻蚀的钽酸锂微图形化方法，其特征在于，采用氩等离子体对钽酸锂基底进行1min物理轰击。
CN202010526107.5A 2020-06-10 2020-06-10 一种基于反应离子刻蚀的钽酸锂微图形化方法 Pending CN111627811A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010526107.5A CN111627811A (zh) 2020-06-10 2020-06-10 一种基于反应离子刻蚀的钽酸锂微图形化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010526107.5A CN111627811A (zh) 2020-06-10 2020-06-10 一种基于反应离子刻蚀的钽酸锂微图形化方法

Publications (1)

Publication Number Publication Date
CN111627811A true CN111627811A (zh) 2020-09-04

Family

ID=72272243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010526107.5A Pending CN111627811A (zh) 2020-06-10 2020-06-10 一种基于反应离子刻蚀的钽酸锂微图形化方法

Country Status (1)

Country Link
CN (1) CN111627811A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112596160A (zh) * 2020-12-16 2021-04-02 南京中电芯谷高频器件产业技术研究院有限公司 一种高质量薄膜铌酸锂微纳光栅的制备方法
CN113013033A (zh) * 2020-12-21 2021-06-22 上海大学 金属厚膜的离子束刻蚀方法及其应用
CN113460954A (zh) * 2021-05-24 2021-10-01 北京量子信息科学研究院 含钽膜的微纳米结构元件及其制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06167624A (ja) * 1992-09-16 1994-06-14 Ibiden Co Ltd 光学結晶基板もしくはその基板上の薄膜にリッジ型を作製する方法
JPH11111688A (ja) * 1997-10-01 1999-04-23 Sumitomo Osaka Cement Co Ltd プラズマエッチングされた複合酸化物基板の表面清浄化方法
JP2000330257A (ja) * 1999-05-20 2000-11-30 Shin Etsu Chem Co Ltd 位相シフトマスク及びその製造方法
US20080087632A1 (en) * 2006-10-13 2008-04-17 Korea Electronics Technology Institute Fabrication Method for Quasi-Phase-Matched Waveguides
WO2009082982A1 (fr) * 2007-12-27 2009-07-09 Shenzhen Fangda Semiconductor Co., Ltd Procédé pour augmenter l'efficacité lumineuse d'une puce et procédé de fabrication d'un substrat en saphir à motif
CN102304767A (zh) * 2011-08-25 2012-01-04 中国科学院半导体研究所 一种制备铌酸锂表面图形的方法
JP2013077617A (ja) * 2011-09-29 2013-04-25 Toppan Printing Co Ltd 低反射構造を成型するための原版の製造方法および原版
CN103603054A (zh) * 2013-10-15 2014-02-26 电子科技大学 一种制备钽酸锂晶片的方法
JP2014056988A (ja) * 2012-09-13 2014-03-27 Hitachi Metals Ltd 圧電体薄膜付き基板の製造方法、及び圧電体薄膜素子の製造方法
CN108710267A (zh) * 2018-05-21 2018-10-26 中国科学院上海光学精密机械研究所 基于光刻和化学机械抛光的薄膜微光学结构的制备方法
CN110286439A (zh) * 2019-07-02 2019-09-27 山东大学 采用质子交换方法在渐变周期极化钽酸锂上形成光波导量子芯片的方法
CN110952068A (zh) * 2019-11-20 2020-04-03 电子科技大学 图形化单晶薄膜制备方法、图形化单晶薄膜及谐振器

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06167624A (ja) * 1992-09-16 1994-06-14 Ibiden Co Ltd 光学結晶基板もしくはその基板上の薄膜にリッジ型を作製する方法
JPH11111688A (ja) * 1997-10-01 1999-04-23 Sumitomo Osaka Cement Co Ltd プラズマエッチングされた複合酸化物基板の表面清浄化方法
JP2000330257A (ja) * 1999-05-20 2000-11-30 Shin Etsu Chem Co Ltd 位相シフトマスク及びその製造方法
US20080087632A1 (en) * 2006-10-13 2008-04-17 Korea Electronics Technology Institute Fabrication Method for Quasi-Phase-Matched Waveguides
WO2009082982A1 (fr) * 2007-12-27 2009-07-09 Shenzhen Fangda Semiconductor Co., Ltd Procédé pour augmenter l'efficacité lumineuse d'une puce et procédé de fabrication d'un substrat en saphir à motif
CN102304767A (zh) * 2011-08-25 2012-01-04 中国科学院半导体研究所 一种制备铌酸锂表面图形的方法
JP2013077617A (ja) * 2011-09-29 2013-04-25 Toppan Printing Co Ltd 低反射構造を成型するための原版の製造方法および原版
JP2014056988A (ja) * 2012-09-13 2014-03-27 Hitachi Metals Ltd 圧電体薄膜付き基板の製造方法、及び圧電体薄膜素子の製造方法
CN103603054A (zh) * 2013-10-15 2014-02-26 电子科技大学 一种制备钽酸锂晶片的方法
CN108710267A (zh) * 2018-05-21 2018-10-26 中国科学院上海光学精密机械研究所 基于光刻和化学机械抛光的薄膜微光学结构的制备方法
CN110286439A (zh) * 2019-07-02 2019-09-27 山东大学 采用质子交换方法在渐变周期极化钽酸锂上形成光波导量子芯片的方法
CN110952068A (zh) * 2019-11-20 2020-04-03 电子科技大学 图形化单晶薄膜制备方法、图形化单晶薄膜及谐振器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
TAKAHIRO FUJII AND SHINZO YOSHIKADO: "《Surface Evaluation of LiNbO3 and LiTaO3 Crystals Etched Using Fluorine System Gas Plasma Reactive Ion Etching》", 《ELECTRICAL ENGINEERING IN JAPAN》 *
应再生等: "铌酸锂的反应离子刻蚀", 《微细加工技术》 *
要彦清，李金洋，吴建杰，陈方，祁志美: "《铌酸锂干法刻蚀的研究进展》", 《微纳电子技术》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112596160A (zh) * 2020-12-16 2021-04-02 南京中电芯谷高频器件产业技术研究院有限公司 一种高质量薄膜铌酸锂微纳光栅的制备方法
CN112596160B (zh) * 2020-12-16 2022-07-05 南京中电芯谷高频器件产业技术研究院有限公司 一种高质量薄膜铌酸锂微纳光栅的制备方法
CN113013033A (zh) * 2020-12-21 2021-06-22 上海大学 金属厚膜的离子束刻蚀方法及其应用
CN113460954A (zh) * 2021-05-24 2021-10-01 北京量子信息科学研究院 含钽膜的微纳米结构元件及其制备方法
CN113460954B (zh) * 2021-05-24 2024-03-12 北京量子信息科学研究院 含钽膜的微纳米结构元件及其制备方法

Similar Documents

Publication Publication Date Title
CN111627811A (zh) 一种基于反应离子刻蚀的钽酸锂微图形化方法
US5738757A (en) Planar masking for multi-depth silicon etching
CN112125276A (zh) 一种力学传感器用铌酸锂单晶薄膜图形化刻蚀方法
CN105189821B (zh) 纳米级结构的制造方法及使用该方法制造的纳米级结构
TW201003782A (en) Method for manufacturing multistep substrate
US5154797A (en) Silicon shadow mask
CN111071986B (zh) 一种激光改性辅助制备碳化硅多级微结构的方法及一种加速度传感器
US9576773B2 (en) Method for etching deep, high-aspect ratio features into glass, fused silica, and quartz materials
CN112408314A (zh) 一种多层掩膜分步刻蚀方法
CN113687466B (zh) 基于金属硬掩模的铌酸锂薄膜光子芯片及其加工方法
US20220216134A1 (en) Air bridge structure and manufacturing method thereof, and superconducting quantum chip and manufacturing method thereof
EP0273792B1 (fr) Procédé de réalisation sur un substrat d'éléments espacés les uns des autres
CN107425112B (zh) 薄膜声波传感器及其制作方法
CN111916330A (zh) 光栅深刻蚀的方法
Chang et al. A parametric study of ICP-RIE etching on a lithium niobate substrate
JP2012245775A (ja) 成形型の製造方法
CN113380942B (zh) 约瑟夫森结的制备方法及约瑟夫森结
CN111099555B (zh) 一种适用于圆片级真空封装的玻璃腔体制造方法
KR20140016404A (ko) 건식공정을 이용한 다공성 박막 구조의 제조방법 및 그로부터 제조된 다공성 박막 구조
CN111834216B (zh) 一种制备纳米尺寸金属薄膜图形的方法
CN110534429B (zh) 一种超导薄膜及其制备方法
US4334950A (en) Advantageous fabrication technique for devices relying on magnetic properties
KR100228765B1 (ko) 셀 어퍼처 마스크 제조방법
EP0022580A1 (en) Advantageous fabrication technique for devices relying on magnetic properties
CN209929311U (zh) 一种硅晶圆结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200904