CN111614533B - Powerlink从站模块扩容系统及从站与总线主节点的交互方法 - Google Patents

Powerlink从站模块扩容系统及从站与总线主节点的交互方法 Download PDF

Info

Publication number
CN111614533B
CN111614533B CN202010421148.8A CN202010421148A CN111614533B CN 111614533 B CN111614533 B CN 111614533B CN 202010421148 A CN202010421148 A CN 202010421148A CN 111614533 B CN111614533 B CN 111614533B
Authority
CN
China
Prior art keywords
port
module
data
bus
master node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010421148.8A
Other languages
English (en)
Other versions
CN111614533A (zh
Inventor
骞拓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Onejiuzhang Electronic Technology Co ltd
Original Assignee
Xi'an Onejiuzhang Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Onejiuzhang Electronic Technology Co ltd filed Critical Xi'an Onejiuzhang Electronic Technology Co ltd
Priority to CN202010421148.8A priority Critical patent/CN111614533B/zh
Publication of CN111614533A publication Critical patent/CN111614533A/zh
Application granted granted Critical
Publication of CN111614533B publication Critical patent/CN111614533B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40019—Details regarding a bus master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明提供一种POWERLINK从站模块扩容系统及从站与总线主节点的交互方法，其中系统包括POWERLINK从站：用于实现POWERLINK功能，并对总线主节点进行操作，通过总线主节点写入命令或读取特定寄存器的状态实现对模块的操作；LVDS总线主节点：用于检测、接收并执行从站的命令，同时向从站提供总线状态信息；多个模块：用于接收并执行来自总线主节点的命令，实现对外设设备的写入控制或信息读取。本发明的技术能够使得单个从站可以增加多达32个模块，以满足实际应用中的现场需求。

Description

POWERLINK从站模块扩容系统及从站与总线主节点的交互 方法
技术领域
本发明主要涉及互联网相关技术领域，具体是POWERLINK从站模块扩容系统及从站与总线主节点的交互方法。
背景技术
POWERLINK是一种开源的工业实时以太网技术，它无需专用的硬件，只需基本的以太网平台即可实现。并具有布线灵活、传输延时低、数据吞吐量大、可靠性高等特点。在仪器仪表控制、现场控制单元等场合已经得到了广泛应用。
POWERLINK的硬件与标准以太网无异，一个子网至少有一个主站，以及最多240个从站，在实际应用中通常不能满足现场需要。
LVDS(Low-Voltage Differential Signaling)低电压差分信号，是一种低功耗、低误码率、低串扰和低辐射的差分信号技术，这种传输技术可以达到155Mbps 以上，LVDS技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，其传输介质可以是铜质的PCB连线，也可以是平衡电缆。
因此，提供一种利用LVDS总线技术以解决POWERLINK子网从站数量难以满足使用需求的问题具有极大的实际应用价值。
发明内容
为解决目前技术的不足，本发明结合现有技术，从实际应用出发，提供一种POWERLINK从站模块扩容系统及从站与总线主节点的交互方法，使得单个从站可以增加多达32个模块，以满足实际应用中的现场需求。
本发明的技术方案如下：
根据本发明的一个方面，提供一种POWERLINK从站模块扩容系统，包括
POWERLINK从站：用于实现POWERLINK功能，并对总线主节点进行操作，通过总线主节点写入命令或读取特定寄存器的状态实现对模块的操作；
LVDS总线主节点：用于检测、接收并执行从站的命令，同时向从站提供总线状态信息；
多个模块：用于接收并执行来自总线主节点的命令，实现对外设设备的写入控制或信息读取。
进一步，所述LVDS总线主节点包括，
内核子系统：包括基本内核、运行时钟、RAM、ROM、XRAM、定时器，用于实现微控制器片上处理器；
双口RAM：用于实现POWERLINK从站和总线主节点的数据交换，地址区间映射到XRAM空间；
总线控制单元：为6端口的开关阵列，用于实现端口P0，端口P1，端口 P2，端口P3，输入RX，输出TX间的数据流切换，其中，端口P1，端口P2为输入方向，端口P0，端口P3为输出方向，总线控制单元通过映射RX，TX数据到XRAM空间的寄存器进行通信。
进一步，所述LVDS总线主节点还包括调试单元以及外设；
其中，调试单元用于实现外部控制器对总线主节点的RAM、ROM和XRAM 空间访问，同时也可对模块内固件进行刷新。
进一步，所述模块包括与总线主节点相同的总线控制单元、逻辑控制单元以及外设。
进一步，所述总线控制单元包括LVDS接收器、LVDS发送器，内部路由单元，解串器、串行器，编码器、解码器，组包单元、解包单元，CRC单元，同步数据检测器，先入先出缓冲器FIFO以及CRC单元；
其中，LVDS接收器、LVDS发送器用于实现LVDS物理信号的接受和发送，接收器同时具有帧同步检测功能；解串器、串行器用于实现LVDS串行数据到片上系统并行数据的转换，组包单元、解包单元用于按照定义好的帧格式，对字节数据进行解析或者组合；
在发送数据时，首先将准备好的数据压入先入先出缓冲器FIFO，完成后写入触发发送使能信号计入发送流程，数据依次进入组包单元、编码器和串行器，最终通过LVDS发送器输出；
在接收数据时，当接收到10b编码为K28.1时，视为帧字节开始，数据依次通过解串器、解码器和解包单元，得到最终数据。
进一步，所述组包单元内具有计时器，用于实现相对于触发信号的延时发送功能，所述解包单元内具有一个可旁路的过滤器，用于实现对特定数据帧的过滤功能。
进一步，所述内部路由单元具有如下工作模式，
主节点模式：该模式下，端口P0，端口P2无效，发送数据从输出TX流向端口P1，接收数据从端口P3流向输入RX；
监听模式：该模式下，接收数据从端口P0流向输入RX和端口P1，同时端口P3数据直传到端口P2；
中继模式：该模式下，接收数据从端口P0流向输入RX；发送数据从输出 TX流向端口P1；同时端口P3数据直传到端口P2；
端点模式：该模式下，端口P1，端口P3无效，发送数据从输出TX流向端口P2，接收数据从端口P0流向输入RX。
根据本发明的另一方面，提供一种POWERLINK从站与总线主节点的交互方法，所述方法包括：
上电复位后，总线主节点开始初始化，将计数器清零，同时清空收发缓冲区；
开始循环检查双口RAM命令区，以及模块寄存器区的数据，直到有新的命令或改动；
如有新的操作，则总线主节点向指定模块发送相应命令，对于POWERLINK 通过操作总线主节点来读写模块寄存器，对于其他操作，则需要命令转译，然后等待模块回复确认帧；
如模块未在规定时间内返回确认帧，则判定总线主节点该命令执行异常，并在相应寄存器状态位进行记录；
如已收到确认帧，则继续等待从站返回结果，并根据结果判断命令执行结果，如命令未完成，则继续执行处理命令；
如已经命令执行已经完成，则重新执行检查双口RAM操作。
进一步，总线主节点检测到模块寄存器改动后，执行以下操作：总线主节点先启动，模块后启动，LVDS总线初始状态为菊花链型拓扑；
总线主节点向模块发送ARP命令帧，开始启动地址问询；
模块收到该命令帧后，检验数据正确则，向消息来源回复消息确认帧；
收到消息的模块同时向总线主节点再发送一帧ARP应答帧；
总线主节点收到消息确认无误后，向模块回复ARP确认帧；
模块收到正确ARP确认帧后，向下一模块转发ARP命令帧；
下一模块在收到ARP命令帧后，进行应答，若应答无误，即完成一次ARP 命令执行，然后该模块会更改内部路由为监听模式；
在LVDS总线内所有的节点都完成上述过程后，拓扑将会由菊花链转为星形架构，此时，主机节点与模块间是点对点通信。
进一步，在整个通信过程中，有重发和超时机制存在，如果总线主节点长时间未收到模块答复，将会进行重发，在到达规定重发次数后，将会终止ARP 轮询及同该模块的通信。
本发明的有益效果：
1、本发明通过使用自定义LVDS总线实现POWERLINK从站的扩容，使得单个从站可以增加多达32个模块，从而可以解决POWERLINK子网从站总数过少难以满足实际使用需求的缺点。
2、本发明的POWERLINK从站模块扩容系统能够对模块进行灵活扩展、自动扩充，以便满足实际使用需求。
3、本发明的系统结构及交互方式设计，使得编程可直接实现，占用逻辑资源少，且通信速度快，能够达到100Mbps。
附图说明
附图1为本发明系统总体结构示意图；
附图2为本发明总线控制单元结构示意图；
附图3为本发明内部路由单元工作模式示意图；
附图4为本发明从站与总线主节点交互方式示意图；
附图5为APR命令执行流程图。
具体实施方式
结合附图和具体实施例，对本发明作进一步说明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所限定的范围。
如图1所示，为本发明实施例所提供的POWERLINK从站模块扩容系统。本系统主要构成如下：
POWERLINK从站(简称从站)，实现POWERLINK功能，并对总线主节点进行操作，通过总线主节点写入命令或读取特定寄存器的状态，来实现对模块的操作。
LVDS总线主节点(简称主节点)主要由双口RAM、8051内核子系统、总线控制单元、调试单元、外设构成。主要功能是检测、接收并执行从站的命令，同时向从站提供者总线状态信息。
模块为多个，主要由总线控制单元、逻辑控制单元和外设构成。接收并执行来自主节点的命令，实现对外设的写入控制或者信息读取。
对于本发明的主节点功能单元：
8051内核子系统，用于实现8051微控制器片上处理器，包括8051基本内核，运行时钟50MHz，RAM，ROM，XRAM、定时器等单元。
双口RAM，实现POWERLINK从站和主节点的数据交换，包括从站命令、命令参数、LVDS状态，地址区间映射到XRAM空间。
总线控制单元，实现LVDS总线扩容的核心，是一个6端口的开关阵列，可实现端口P0，端口P1，端口P0，端口P0，输入RX，输出TX间的数据流切换，其中端口P1和端口P2为输入方向，P0和P3为输出方向。
总线控制单元是通过映射RX，TX数据到XRAM空间的寄存器进行通信。
调试单元，用于实现外部控制器对主节点的RAM，ROM和XRAM空间访问，以方便用户对总线和模块进行调试，同时也可对模块内固件进行刷新。
外设，诸如串口控制器，数字IO，模拟量输入，模拟量输出等。
本发明中的模块功能单元中的总线控制单元、逻辑控制单元、外设均与主节点相同。
如图2所示，为本发明实施例所提供的总线控制单元的基本结构。总线控制单元包括LVDS接收器/发送器，内部路由单元，解串器/串行器，8b10b编码/ 解码器，组包/解包单元，CRC单元，同步数据检测器，先入先出缓冲器FIFO， CRC单元等构成。
其中，LVDS接收器/发送器，用于实现LVDS物理信号的接收和发送，实际工作在100MHz。
解串器/串行器，用于实现LVDS串行数据到片上系统8位并行数据的转换。接收器同时具有帧同步检测功能，当接收到10b编码为K28.1时，即视为帧字节开始。
组包/解包单元，用于按照定义好的帧格式，对字节数据进行解析或者组合。
帧数据报文包括2字节目标地址、2字节源地址、2字节帧类型、64到1024 字节帧数据、4字节CRC校验值，数据长度由控制器配置，空余字节由硬件补零。
本发明的总线控制单元在发送数据时，首先将准备好的数据压入FIFO，完成后写入触发发送使能信号，即进入发送流程，数据依次进入组包单元、8b10b 编码器和串行器，最终通过LVDS发送器输出。
组包单元内含有的计时器可以实现相对于触发信号的延时发送功能。
在接收数据时，当接收到10b编码为K28.1时，即视为帧字节开始。数据依次通过解串器、8b10b解码器、和解包单元，得到最终数据。
解包单元内保含一个可旁路的过滤器，以实现对特定数据帧的过滤功能，比如发送地址、接收地址、CRC校验错误帧等。
如图3所示，为本发明实施例所提供的内部路由单元可以工作的模式。具体为：
主节点模式(仅主节点有效)：该模式下，端口P0，端口P2无效，发送数据从输出TX流向端口P1，接收数据从端口P3流向输入RX；
监听模式：该模式下不支持发送数据，接收数据从端口P0流向输入RX和端口P1，同时端口P3数据直传到端口P2；
中继模式：该模式下，接收数据从端口P0流向输入RX；发送数据从输出 TX流向端口P1；同时端口P3数据直传到端口P2；
端点模式：该模式下，端口P1，端口P3无效，发送数据从输出TX流向端口P2，接收数据从端口P0流向输入RX。
如图4所示，为本发明实施例提供的POWERLINK从站与总线主节点的交互方式，其具体为：
主节点在上电复位后，主节点开始初始化，将计数器清零，同时清空收发缓冲区；
开始循环检查双口RAM命令区，以及模块寄存器区的数据，直到有新的命令或改动；
如果有新的操作，则主节点向指定模块发送相应命令，对于POWERLINK 通过操作主节点来读写模块寄存器，就是寄存器读写命令；对于其他操作，则需要命令转译，然后等待模块回复确认帧；
如模块未在规定时间内返回确认帧，则判定主节点该命令执行异常，并在相应寄存器状态位进行记录；
如已收到确认帧，则继续等待从站返回结果，并根据结果判断命令执行结果，如命令未完成(如多周期指令)，则继续执行处理命令；
如已经命令执行已经完成，则重新执行检查双口RAM操作。
如图5所示，为本发明实施例提供的APR命令执行流程。
主节点在检测到模块寄存器改动后：
1.主节点先启动，模块后启动，LVDS总线初始状态为菊花链型拓扑。
2.主节点向模块发送ARP(Address Resolution Protocol地址解析协议) 命令帧，开始启动地址问询。
3.模块收到该命令帧后，检验数据正确则，向消息来源(主节点，从节点皆可)恢复消息确认帧。
4.收到消息的模块同时向主节点再发送一帧ARP应答帧，报告地址，模块类型等消息。
5.主节点收到消息确认无误后，会向模块回复ARP确认帧。
6.模块收到正确ARP确认帧后，会向下一模块转发ARP命令帧。
7.下一模块在收到ARP命令帧后，会进行应答，若应答无误，即完成一次ARP命令执行，然后该模块会更改内部路由为监听模式。
8.在LVDS总线内所有的节点都完成上述过程后，拓扑将会由菊花链转为星形架构，此时，主机节点与模块间将是点对点通信。
9.在整个通信过程中，会有重发和超时机制存在，如果主节点长时间未收到模块答复，将会进行重发，在到达规定重发次数后，将会终止ARP轮询及同该模块的通信。

Claims (7)

1.POWERLINK从站模块扩容系统，其特征在于，包括，
POWERLINK从站：用于实现POWERLINK功能，并对总线主节点进行操作，通过总线主节点写入命令或读取特定寄存器的状态实现对模块的操作；
LVDS总线主节点：用于检测、接收并执行从站的命令，同时向从站提供总线状态信息；所述LVDS总线主节点包括，
内核子系统：包括基本内核、运行时钟、RAM、ROM、XRAM、定时器，用于实现微控制器片上处理器；
双口RAM：用于实现POWERLINK从站和总线主节点的数据交换，地址区间映射到XRAM空间；
总线控制单元：为6端口的开关阵列，用于实现端口P0，端口P1，端口P2，端口P3，输入RX，输出TX间的数据流切换，其中，端口P1，端口P2为输入方向，端口P0，端口P3为输出方向，总线控制单元通过映射RX，TX数据到XRAM空间的寄存器进行通信；
多个模块：用于接收并执行来自总线主节点的命令，实现对外设设备的写入控制或信息读取，所述模块包括与总线主节点相同的总线控制单元、逻辑控制单元以及外设，所述总线控制单元包括LVDS接收器、LVDS发送器，内部路由单元、解串器、串行器、编码器、解码器、组包单元、解包单元，同步数据检测器、先入先出缓冲器FIFO以及CRC单元；
其中，LVDS接收器、LVDS发送器用于实现LVDS物理信号的接受和发送，接收器同时具有帧同步检测功能；解串器、串行器用于实现LVDS串行数据到片上系统并行数据的转换，组包单元、解包单元用于按照定义好的帧格式，对字节数据进行解析或者组合；
在发送数据时，首先将准备好的数据压入先入先出缓冲器FIFO，完成后写入触发发送使能信号计入发送流程，数据依次进入组包单元、编码器和串行器，最终通过LVDS发送器输出；
在接收数据时，当接收到10b编码为K28.1时，视为帧字节开始，数据依次通过解串器、解码器和解包单元，得到最终数据。
2.根据权利要求1所述的POWERLINK从站模块扩容系统，其特征在于，所述LVDS总线主节点还包括调试单元以及外设；
其中，调试单元用于实现外部控制器对总线主节点的RAM、ROM和XRAM空间访问，同时也可对模块内固件进行刷新。
3.根据权利要求1所述的POWERLINK从站模块扩容系统，其特征在于，所述组包单元内具有计时器，用于实现相对于触发信号的延时发送功能，所述解包单元内具有一个可旁路的过滤器，用于实现对特定数据帧的过滤功能。
4.根据权利要求1所述的POWERLINK从站模块扩容系统，其特征在于，所述内部路由单元具有如下工作模式，
主节点模式：该模式下，端口P0，端口P2无效，发送数据从输出TX流向端口P1，接收数据从端口P3流向输入RX；
监听模式：该模式下，接收数据从端口P0流向输入RX和端口P1，同时端口P3数据直传到端口P2；
中继模式：该模式下，接收数据从端口P0流向输入RX；发送数据从输出TX流向端口P1；同时端口P3数据直传到端口P2；
端点模式：该模式下，端口P1，端口P3无效，发送数据从输出TX流向端口P2，接收数据从端口P0流向输入RX。
5.一种应用在如权利要求1～4任一项所述系统中的POWERLINK从站与总线主节点的交互方法，其特征在于，所述方法包括：
上电复位后，总线主节点开始初始化，将计数器清零，同时清空收发缓冲区；
开始循环检查双口RAM命令区，以及模块寄存器区的数据，直到有新的命令或改动；
如有新的操作，则总线主节点向指定模块发送相应命令，对于POWERLINK通过操作总线主节点来读写模块寄存器，对于其他操作，则需要命令转译，然后等待模块回复确认帧；
如模块未在规定时间内返回确认帧，则判定总线主节点该命令执行异常，并在相应寄存器状态位进行记录；
如已收到确认帧，则继续等待从站返回结果，并根据结果判断命令执行结果，如命令未完成，则继续执行处理命令；
如已经命令执行已经完成，则重新执行检查双口RAM操作。
6.根据权利要求5所述的交互方法，其特征在于，总线主节点检测到模块寄存器改动后，执行以下操作：
总线主节点先启动，模块后启动，LVDS总线初始状态为菊花链型拓扑；
总线主节点向模块发送ARP命令帧，开始启动地址问询；
模块收到该命令帧后，检验数据正确则，向消息来源回复消息确认帧；
收到消息的模块同时向总线主节点再发送一帧ARP应答帧；
总线主节点收到消息确认无误后，向模块回复ARP确认帧；
模块收到正确ARP确认帧后，向下一模块转发ARP命令帧；
下一模块在收到ARP命令帧后，进行应答，若应答无误，即完成一次ARP命令执行，然后该模块会更改内部路由为监听模式；
在LVDS总线内所有的节点都完成上述过程后，拓扑将会由菊花链转为星形架构，此时，主机节点与模块间是点对点通信。
7.根据权利要求6所述的交互方法，其特征在于，在整个通信过程中，有重发和超时机制存在，如果总线主节点长时间未收到模块答复，将会进行重发，在到达规定重发次数后，将会终止ARP轮询及同该模块的通信。
CN202010421148.8A 2020-05-18 2020-05-18 Powerlink从站模块扩容系统及从站与总线主节点的交互方法 Active CN111614533B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010421148.8A CN111614533B (zh) 2020-05-18 2020-05-18 Powerlink从站模块扩容系统及从站与总线主节点的交互方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010421148.8A CN111614533B (zh) 2020-05-18 2020-05-18 Powerlink从站模块扩容系统及从站与总线主节点的交互方法

Publications (2)

Publication Number Publication Date
CN111614533A CN111614533A (zh) 2020-09-01
CN111614533B true CN111614533B (zh) 2021-09-28

Family

ID=72200385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010421148.8A Active CN111614533B (zh) 2020-05-18 2020-05-18 Powerlink从站模块扩容系统及从站与总线主节点的交互方法

Country Status (1)

Country Link
CN (1) CN111614533B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112134646B (zh) * 2020-09-07 2021-10-15 华东师范大学 物联层现场总线中的主站模块及其对总线上的从站设备进行初始化方法
CN116980497B (zh) * 2023-09-20 2023-12-26 浙江中控研究院有限公司 基于BLVDS总线的可配CANopen主站系统及实现方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103095538B (zh) * 2012-12-28 2015-05-20 武汉华中数控股份有限公司 一种多类工业以太网总线集成主站
CN103425106B (zh) * 2013-08-08 2015-12-23 华南理工大学 一种基于Linux的EtherCAT主/从站控制系统及方法
CN103780697B (zh) * 2014-01-23 2017-07-21 广州睿嵌电子技术有限公司 车载电子处理单元公共平台系统及其数据通讯方法
US10643008B2 (en) * 2014-11-11 2020-05-05 Spectrasensors, Inc. Target analyte detection and quantification in sample gases with complex background compositions
CN204761602U (zh) * 2015-06-30 2015-11-11 西安中飞航空测试技术发展有限公司 一种机载通用视频采集系统
CN104954760B (zh) * 2015-06-30 2017-12-05 西安中飞航空测试技术发展有限公司 机载通用视频采集系统
CN105407026A (zh) * 2015-12-15 2016-03-16 中国电子信息产业集团有限公司第六研究所 一种实时以太网EtherCAT从站系统
CN205766165U (zh) * 2016-05-16 2016-12-07 珠海格力智能装备有限公司 机器人控制系统
CN106506447A (zh) * 2016-09-23 2017-03-15 上海新时达电气股份有限公司 Powerlink通讯协议的硬件实现方法
CN107171920A (zh) * 2017-05-03 2017-09-15 华中科技大学 一种用于实现ncuc和powerlink互联的总线网关装置
CN207070075U (zh) * 2017-07-19 2018-03-02 深圳怡化电脑股份有限公司 一种通讯电路及atm
CN108768981B (zh) * 2018-05-17 2020-10-27 中工科安科技有限公司 一种实现Powerlink工业实时以太网通讯的IP核
CN108881302B (zh) * 2018-08-02 2020-10-20 浙江中控研究院有限公司 工业以太网与blvds总线互联通讯装置及工业控制系统

Also Published As

Publication number Publication date
CN111614533A (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
CN112799992B (zh) 现场总线芯片架构
CN110471872B (zh) 一种基于zynq芯片实现m-lvds总线数据交互系统和方法
CN102647320B (zh) 适用于高速1553总线协议控制的集成电路
CN101399654B (zh) 一种串行通信方法和装置
CN111614533B (zh) Powerlink从站模块扩容系统及从站与总线主节点的交互方法
US20060271720A1 (en) System and method for transmitting data packets in a computer system having a memory hub architecture
CN108259127B (zh) Pcie双冗余万兆网ip核
WO2001022690A1 (en) Reduced hardware network adapter and communication method
CN110493147B (zh) 一种并行冗余以太网通信控制器及其控制方法
CN110471880B (zh) 一种基于FPGA支持Label号筛选的ARINC429总线模块及其数据传输方法
CN114168520B (zh) 光纤通信总线装置、设备和系统
CN112395230A (zh) 一种基于可编程逻辑器件的uart接口扩展电路
CN113325768B (zh) 一种工控系统的通信控制装置、方法和工控系统
CN101106504A (zh) 基于can总线的智能自主机器人分布式通信系统
EP2579513A1 (en) Node device, integrated circuit and control method in ring transmission system
CN107579894B (zh) 一种基于fpga的ebr1553总线协议实现装置
CN113051204A (zh) 串行背板总线通信方法及系统
CN112968822A (zh) 一种基于以太网phy的一主多从实时通讯系统及方法
WO2020222951A1 (en) A SYSTEM COMMUNICATION TECHNIQUE OVER PCIe (PERIPHERAL COMPONENT INTERCONNECT EXPRESS) LINK
CN109151316B (zh) 一种基于fpga的多工业相机数据调度装置
CN114615106A (zh) 环形数据处理系统、方法以及网络设备
CN112147918B (zh) 基于arm+fpga+dsp架构的异步数据交互方法及系统
CN113867234A (zh) 基于现场总线pa耦合器通讯端口的冗余通信系统及方法
TWI727581B (zh) 資料傳輸系統
Depari et al. IEEE1451 smart sensors supporting USB connectivity

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant