CN103095538B - 一种多类工业以太网总线集成主站 - Google Patents

Abstract

本发明公开了一种多类工业以太网总线集成主站；该主站包括核心处理器、系统总线接口模块，N个双端口数据存储器，中断信号处理模块，N个微处理器，N个网络芯片以及N个网络接口。本发明在同一个总线主站设备中，在不改变任何硬件的情况下可实现多类工业以太网总线主站功能的集成，并且实现多类工业以太网总线主站功能的并行工作，从而可以保证在同一台总线主站设备中，同时接入不同工业以太网总线设备，使得这些设备在同一套系统中能够兼容并存，并行工作，这有利于打破不同工业以太网总线协议之间的技术壁垒，解决各种总线设备不能兼容并存的问题，提升总线系统的可扩展性能，满足总线设备用户的多元化、可互换的配置需求。

Description

一种多类工业以太网总线集成主站

技术领域

本发明属于现场总线技术领域，具体而言，涉及一种多类工业以太网总线集成主站及多类工业以太网总线并行工作的实现方法，可用于各种自动化控制系统。

背景技术

工业以太网总线技术是现场总线技术领域中最重要、发展最迅速、应用最广泛的分支之一，工业以太网总线采用标准以太网物理层，具备高速、实时、全数字化传输各种信号的能力，在各种类型的自动化控制系统中得到了广泛应用。但是，目前国际标准工业以太网总线协议有多种，各种工业以太网总线协议相互不具备兼容性，目前国内外各家工业以太网总线设备生产商提供的相同种类的产品（如伺服驱动器、I/O设备等）由于使用了不同的工业以太网总线，导致这些产品不具备互换性，各种总线设备无法兼容并存，也不能并行工作，如果需要更换具有不同总线接口的设备，就必须要改变硬件，这给用户带来了极大的不便。

目前还没有一种主站设备能够同时集成多类工业以太网总线协议而且使各类协议并行工作，即在不更换任何硬件的情况下，在同一设备上并行实现多类不同工业以太网总线主站功能，同时连接多类工业以太网从站设备，并使其并行工作。以上问题造成了各种总线设备产品不能兼容并存，不能很好地满足用户的多元化、可互换的配置需求。因此，非常有必要研究一种能够并行实现多类工业以太网总线功能的集成主站，实现各类不同工业以太网总线设备的兼容并存，并对其进行协调并行控制，充分利用各类总线设备的不同优势组成性能优良的自动化控制系统，以打破各种工业以太网总线之间的技术壁垒，更好地满足用户的使用需求。

发明内容

针对现有技术的缺陷，本发明的目的在于提供一种能够同时集成多类工业以太网总线功能且使各类总线设备并行协调工作的多类工业以太网总线集成主站。

为实现上述目的，本发明提供了一种多类工业以太网总线集成主站，包括核心处理器、系统总线接口模块，N个双端口数据存储器，中断信号处理模块，N个微处理器，N个网络芯片以及N个网络接口；N为大于等于2且小于等于8的正整数；第一微处理器从第一双端口数据存储器中读取数据并按照第一类工业以太网总线协议标准对数据进行封装处理，然后经第一网络芯片和第一网络接口发送至第一类工业以太网总线的从站，并经从站处理后将需要反馈给主站的数据通过所述第一网络接口上传，反馈数据经所述第一网络芯片上传至第一微处理器，第一微处理器对反馈的总线数据进行解包处理，解包后的数据被写入至第一双端口数据存储器中，数据写入完成后，所述第一微处理器向所述中断信号处理模块写入第一中断申请信号；第二微处理器从第二双端口数据存储器中读取数据并按照第二类工业以太网总线协议标准对数据进行封装处理，然后经第二网络芯片和第二网络接口的发送至第二类工业以太网总线的从站，经从站处理后将需要反馈给主站的数据通过所述第二网络接口上传，反馈数据经所述第二网络芯片上传至所述第二微处理器，所述第二微处理器对反馈的总线数据进行解包处理，解包后的数据写入至所述第二双端口数据存储器中，数据写入完成后，第二微处理器向所述中断信号处理模块写入第二中断申请信号；依次类推，第N微处理器从第N双端口数据存储器中读取数据并按照第N类工业以太网总线协议标准对数据进行封装处理，然后经第N网络芯片和第N网络接口发送至第N类工业以太网总线的从站，并经从站处理后将需要反馈给主站的数据通过所述第N网络接口上传，反馈数据经所述第N网络芯片上传至第N微处理器，第N微处理器对反馈的总线数据进行解包处理，解包后的数据被写入至第N双端口数据存储器中，数据写入完成后，所述第N微处理器向所述中断信号处理模块写入第N中断申请信号；所述中断信号处理模块对所述N个中断申请信号进行逻辑运算，得到一个共用的中断申请信号并将该共用的中断申请信号发送至核心处理器；核心处理器收到该共用的中断申请信号后向所述中断信号处理模块中写入中断信号清除命令以清除所有中断信号，并分别从N个双端口数据存储器中读取N类工业以太网总线上传的数据，核心处理器对数据进行处理后将需要下发的数据通过系统总线接口模块分别写入N个双端口数据存储器中。

更进一步地，所述系统总线接口模块，N个双端口数据存储器和中断信号处理模块设置于FPGA中。

更进一步地，所述N个网络接口为双向数据通信接口。

更进一步地，所述N个微处理器分别用于实现N类工业以太网总线主站功能，通过在所述N个微处理器中设置总线控制参数使得所述N类工业以太网总线控制周期的时长相同。

更进一步地，所述核心处理器通过系统总线与所述FPGA连接。

本发明在同一个总线主站设备中，在不改变任何硬件的情况下可实现多类工业以太网总线主站功能的集成，并且实现多类工业以太网总线主站功能的并行工作，从而可以保证在同一台总线主站设备中，同时接入不同工业以太网总线从站设备，使得这些从站设备在同一套系统中能够兼容并存，并行协调工作，这有利于打破不同工业以太网总线协议之间的技术壁垒，解决各种总线设备不能兼容并存的问题，提升总线系统的可扩展性能，满足总线设备用户的多元化、可互换的配置需求。

附图说明

图1是本发明提供的多类工业以太网总线集成主站的模块结构原理框图；

图2是本发明实施例提供的三类工业以太网总线集成主站的模块结构原理框图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明提出了一种多类工业以太网总线集成主站及多类工业以太网总线并行工作的实现方法。在同一个主站设备中，采用多个微处理器加FPGA（Field Programmable Gate Array，即现场可编程门阵列）的硬件结构，在不改变任何硬件的情况下实现多类工业以太网总线主站功能的集成，并通过共享中断、分享内存的方式，实现多类工业以太网总线功能的并行工作，这有利于打破不同总线协议之间的技术壁垒，解决各种总线设备不能兼容并存的问题。

如图1所示，本发明采用多个微处理器加FPGA的结构，基本的硬件包括核心处理器、FPGA、N（N为大于等于2且小于等于8的正整数）个工业以太网总线协议处理器（第一微处理器到第N微处理器）、N个标准以太网网络芯片（第一网络芯片到第N网络芯片）及N个网络接口（第一网络接口到第N网络接口）等；本发明所设计的多类工业以太网总线集成主站硬件还包括其他各种辅助元件，如电源管理芯片、电阻、电容、电感等，在此不做详细说明。

核心处理器中运行操作系统、多类工业以太网总线集成驱动软件，并可运行各种应用软件对来自各类工业以太网总线的数据进行处理，本发明在此使用的核心处理器可以是x86处理器、POWER PC处理器等，但不局限于此；核心处理器利用工业以太网总线集成驱动软件给各类工业以太网总线主站数据分配不同双端口数据存储器地址空间（第一双端口数据存储器到第N双端口数据存储器），核心处理器只需要从FPGA中的各个双端口数据存储器读取或向其写入系统应用软件所需的各种数据，而不需要处理各类工业以太网总线协议。

N类工业以太网总线主站功能分别在N个工业以太网总线协议处理器（第一微处理器到第N微处理器）中实现，本发明在此使用的N个工业以太网总线协议处理器（第一微处理器到第N微处理器）可以ARM处理器、数字信号处理器（DSP）、FPGA、单片机等，但不局限于此；其中第一微处理器用于处理第一类工业以太网总线协议，实现第一类工业以太网总线主站功能，包括数据封装、解包、重发、纠错、状态机切换等，通过第一网络芯片及第一网络接口与第一类工业以太网总线从站进行数据交换；第二微处理器用于处理第二类工业以太网总线协议，实现第二类工业以太网总线主站功能，包括数据封装、解包、重发、纠错、状态机切换等，通过第二网络芯片及第二网络接口与第二类工业以太网总线从站进行数据交换；依次类推，每类工业以太网总线主站功能使用一组工业以太网总线协议处理器、网络芯片和网络接口，第N微处理器用于处理第N类工业以太网总线协议，实现第N类工业以太网总线主站功能，包括数据封装、解包、重发、纠错、状态机切换等，通过第N网络芯片及第N网络接口与第N类工业以太网总线从站进行数据交换；N类工业以太网总线的网络接口都采用双向数据通信方式，即总线数据接收与发送通过同一个网络接口实现。为了保证各类工业以太网总线主站功能执行的同步性，本发明在N个工业以太网总线协议处理器（第一微处理器到第N微处理器）中通过对总线控制参数的设置，将N类工业以太网总线的控制周期设定为相同时长。

在FPGA内部使用硬件描述语言实现了三个功能模块：第一个功能模块是系统总线接口模块，用于核心处理器与FPGA之间的数据传输，核心处理器通过系统总线接口读写FPGA中的双端口数据存储器，本发明在此使用的系统总线可以是PCI总线、PCI-E总线、ISA总线、PC/104总线、VME总线、STD总线、Compact PCI总线等，但是不局限于此；FPGA中的第二个功能模块是N个双端口数据存储器（第一双端口数据存储器到第N双端口数据存储器），分别用于存放N类工业以太网总线需要收、发的应用数据，也是核心处理器与N个工业以太网总线协议处理器（第一微处理器到第N微处理器）进行数据交换的内存空间，其中第一微处理器使用第一双端口数据存储器，第二微处理器使用第二双端口数据存储器，以此类推，第N微处理器使用第N双端口数据存储器，通过这种分享内存的方式，保证各类工业以太网总线数据互不干扰，能够兼容并存；FPGA中的第三个功能模块是中断信号处理模块，该模块负责处理N个工业以太网总线协议处理器（第一微处理器到第N微处理器）发来的中断申请信号，对这N个中断申请信号进行逻辑“与”运算后，处理成N个工业以太网总线协议处理器（第一微处理器到第N微处理器）共用的唯一中断申请信号，并将其发送给核心处理器，另外，当中断信号处理模块收到核心处理器下发的中断清除命令时，立即清除上述所有的中断申请信号，通过这种共享中断的方式，实现了对N类工业以太网总线数据传输控制的同步性。

本发明提供的N类工业以太网总线主站功能并行工作的方法具体步骤如下：

（1）在每一个总线控制周期内，各工业以太网总线协议处理器（第一微处理器到第N微处理器）在对各自总线从站上传的数据进行解包处理之后，将需要发送给核心处理器的数据分别写入FPGA内对应的双端口数据存储器（第一双端口数据存储器到第N双端口数据存储器），通过这种分享内存的方式，保证N类总线数据互不干扰；

（2）上述第一步数据写入完成后，N个工业以太网总线协议处理器（第一微处理器到第N微处理器）分别向FPGA中的中断信号处理模块写入中断申请信号，中断信号处理模块对N个中断申请信号进行逻辑“与”运算，将运算结果作为共用的唯一中断申请信号通过FPGA中的系统总线接口模块发送给核心处理器，通过这种共享中断的方式保证只有在N个工业以太网总线协议处理器（第一微处理器到第N微处理器）都发出中断请求信号的时候FPGA中的中断信号处理模块才会向核心处理器发送共用的中断申请信号；

（3）核心处理器收到中断信号后，首先通过FPGA中的系统总线接口模块向中断信号处理模块写入中断清除命令，中断信号处理模块收到中断清除命令后，清除所有中断申请信号；

（4）在中断申请信号清除后，核心处理器依次从FPGA中的双端口数据存储器（第一双端口数据存储器到第N双端口数据存储器）读取各类工业以太网总线数据，并将数据提交给应用软件进行各种运算处理；

（5）应用软件完成数据处理后，核心处理器再将需要发送给各类工业以太网总线从站的数据分别写入到FPGA中的双端口数据存储器（第一双端口数据存储器到第N双端口数据存储器），N个工业以太网总线协议处理器（第一微处理器到第N微处理器）可分别读取双端口数据存储器（第一双端口数据存储器到第N双端口数据存储器）中的数据，并分别按照各自总线协议标准的要求进行封装后发送到各自的从站，完成一个周期的数据交换。

本发明在同一个总线主站设备中，在不改变任何硬件的情况下可实现多类工业以太网总线主站功能的集成，并且实现多类工业以太网总线主站功能的并行工作，从而可以保证在同一台总线主站设备中，同时接入不同工业以太网总线设备，使得这些设备在同一套系统中能够兼容并存，并行工作，这有利于打破不同工业以太网总线协议之间的技术壁垒，解决各种总线设备不能兼容并存的问题，提升总线系统的可扩展性能，满足总线设备用户的多元化、可互换的配置需求。

为了更进一步的说明本发明提供的多类工业以太网总线集成主站，现以三类工业以太网总线集成主站为例并结合图2详述如下：

三类工业以太网总线分别是国际标准的EtherCAT（Real Time EtherNetCoNtrol AutomatioN TechNology）工业以太网总线、FF HSE（FouNdatioNFieldbus High Speed EtherNet）工业以太网总线和中国的NCUC-Bus（NCUNioN of ChiNa Field Bus，数控系统现场总线技术标准联盟总线）工业以太网总线，本发明可以集成所述3种工业以太网总线，但不局限于此，也可以是其他各类工业以太网总线；核心处理器使用的是嵌入式x86微处理器，本发明可采用嵌入式x86微处理器，但是不限于此，也可以是其他各种处理器；工业以太网总线协议处理器使用的是3个ARM处理器（第一ARM处理器、第二ARM处理器和第三ARM处理器），本发明此处使用的工业以太网总线协议处理器可以是ARM处理器，但不局限于此，也可以是其他各种处理器；同时使用了现场可编程门阵列FPGA、3个网络芯片（第一网络芯片、第二网络芯片、第三网络芯片）、3个网络接口（第一网络接口、第二网络接口、第三网络接口）等；该实例所设计的多类工业以太网总线集成主站硬件还包括其他各种辅助元件，如电源管理芯片、电阻、电容、电感等，在此不做详细说明。

其中嵌入式x86微处理器中运行操作系统、应用软件、三类工业以太网总线协议集成驱动软件等，嵌入式x86微处理器利用总线协议集成驱动软件给三类工业以太网总线主站数据分配不同数据存储器（第一双端口数据存储器、第二双端口数据存储器、第三双端口数据存储器）地址空间，嵌入式x86微处理器只需要从FPGA中的3个双端口数据存储器读取或向其写入用户应用软件所需的各种数据，而不需要处理各类工业以太网总线协议。三类工业以太网总线主站功能分别在3个工业以太网总线协议处理器（第一ARM处理器、第二ARM处理器、第三ARM处理器）中实现。其中第一ARM处理器用于处理NCUC-Bus工业以太网总线协议，实现NCUC-Bus工业以太网总线主站功能，包括数据封装、解包、重发、纠错、状态机切换等，通过第一网络芯片及第一网络接口与NCUC-Bus工业以太网总线从站进行数据交换；第二ARM处理器用于处理EtherCAT工业以太网总线协议，实现EtherCAT工业以太网总线主站功能，包括数据封装、解包、重发、纠错、状态机切换等，通过第二网络芯片及第二网络接口与EtherCAT工业以太网总线从站进行数据交换；第三ARM处理器用于处理FF HSE工业以太网总线协议，实现FF HSE工业以太网总线主站功能，包括数据封装、解包、重发、纠错、状态机切换等，通过第三网络芯片及第三网络接口与FF HSE工业以太网总线从站进行数据交换；三类工业以太网总线的网络接口都采用双向数据通信方式，即总线数据接收与发送通过同一个网络接口实现。为了保证三类工业以太网总线主站功能执行的同步性，该实例在3个工业以太网总线协议处理器（第一ARM处理器、第二ARM处理器、第三ARM处理器）中通过对总线控制参数的设置，将这三类工业以太网总线的控制周期设定为相同时长，都设定为1ms。在FPGA内部使用硬件描述语言实现了三个功能模块：第一个功能模块是PCI总线接口模块（本发明在此使用的系统总线可以是PCI总线，但是不局限于此，也可以是其他各种系统总线），用于嵌入式x86微处理器与FPGA之间的数据传输，嵌入式x86微处理器通过PCI总线接口读写FPGA中的双端口数据存储器；FPGA中的第二个功能模块是3个双端口数据存储器（第一双端口数据存储器、第二双端口数据存储器、第三双端口数据存储器），分别用于存放三类工业以太网总线需要收、发的应用数据，也是嵌入式x86微处理器与3个工业以太网总线协议处理器（第一ARM处理器、第二ARM处理器、第三ARM处理器）进行数据交换的内存空间，其中第一ARM处理器使用第一双端口数据存储器，第二ARM处理器使用第二双端口数据存储器，第三ARM处理器使用第三双端口数据存储器，通过这种分享内存的方式，保证三类工业以太网总线数据互不干扰，能够兼容并存；FPGA中的第三个功能模块是中断信号处理模块，该模块负责处理3个工业以太网总线协议处理器（第一ARM处理器、第二ARM处理器、第三ARM处理器）发来的中断申请信号，对这3个中断申请信号进行逻辑“与”运算后，处理成3个工业以太网总线协议处理器（第一ARM处理器、第二ARM处理器、第三ARM处理器）共用的唯一中断申请信号，并通过PCI总线接口的INTA引脚将其发送给嵌入式x86微处理器，另外，当中断信号处理模块收到嵌入式x86微处理器下发的中断清除命令时，立即清除上述所有的中断申请信号，通过这种共享中断的方式，实现了三类工业以太网总线数据传输的同步性。

实现NCUC-Bus、EtherCAT、FF HSE等三类工业以太网总线主站功能并行工作的方法具体步骤如下：

（1）在每一个总线控制周期内（本实例总线控制周期为1ms），第一ARM处理器、第二ARM处理器和第三ARM处理器在处理完各自总线从站发来的数据之后，将需要发送给嵌入式x86微处理器的数据分别写入FPGA内对应的第一双端口数据存储器、第二双端口数据存储器和第三双端口数据存储器，通过这种分享内存的方式，保证三类总线数据互不干扰；

（2）上述第一步数据写入完成后，第一ARM处理器、第二ARM处理器和第三ARM处理器分别向FPGA中的中断信号处理模块写入中断申请信号，中断信号处理模块对3个中断申请信号进行逻辑“与”运算，将运算结果作为共用的唯一中断申请信号通过FPGA中的PCI总线接口模块的INTA引脚发送给嵌入式x86微处理器，通过这种共享中断的方式保证只有在第一ARM处理器、第二ARM处理器和第三ARM处理器都发出中断请求信号的时候，FPGA中的中断信号处理模块才会向嵌入式x86微处理器发送共用的中断申请信号；

（3）嵌入式x86微处理器收到中断信号后，首先通过PCI总线接口的I/O通道向FPGA中的中断信号处理模块写入中断清除命令，中断信号处理模块收到中断清除命令后，清除所有中断申请信号；

（4）在中断申请信号清除后，嵌入式x86微处理器依次从FPGA中的第一双端口数据存储器、第二双端口数据存储器和第三双端口数据存储器中读取三类工业以太网总线数据，并将数据提交给应用软件进行各种运算处理；

（5）应用软件完成数据处理后，嵌入式x86微处理器再将需要发送给各类工业以太网总线从站的数据通过PCI总线接口分别写入到FPGA中的第一双端口数据存储器、第二双端口数据存储器和第三双端口数据存储器，第一ARM处理器、第二ARM处理器和第三ARM处理器可分别读取第一双端口数据存储器、第二双端口数据存储器和第三双端口数据存储器中的数据，并分别按照各自总线协议标准的要求进行封装后发送到各自的从站，完成一个周期的数据交换。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种多类工业以太网总线集成主站，其特征在于，包括核心处理器，系统总线接口模块，N个双端口数据存储器，中断信号处理模块，N个微处理器，N个网络芯片以及N个网络接口；N为大于等于2且小于等于8的正整数；

第一微处理器从第一双端口数据存储器中读取数据并按照第一类工业以太网总线协议标准对数据进行封装处理，然后经第一网络芯片和第一网络接口发送至第一类工业以太网总线的从站，并经从站处理后将需要反馈给主站的数据通过所述第一网络接口上传，反馈数据经所述第一网络芯片上传至第一微处理器，第一微处理器对反馈的数据进行解包处理，解包后的数据被写入至第一双端口数据存储器中，数据写入完成后，所述第一微处理器向所述中断信号处理模块写入第一中断申请信号；

第二微处理器从第二双端口数据存储器中读取数据并按照第二类工业以太网总线协议标准对数据进行封装处理，然后经第二网络芯片和第二网络接口发送至第二类工业以太网总线的从站，经从站处理后将需要反馈给主站的数据通过所述第二网络接口上传，反馈数据经所述第二网络芯片上传至所述第二微处理器，所述第二微处理器对反馈的总线数据进行解包处理，解包后的数据写入至所述第二双端口数据存储器中，数据写入完成后，第二微处理器向所述中断信号处理模块写入第二中断申请信号；

依次类推，第N微处理器从第N双端口数据存储器中读取数据并按照第N类工业以太网总线协议标准对数据进行封装处理，然后经第N网络芯片和第N网络接口发送至第N类工业以太网总线的从站，并经从站处理后将需要反馈给主站的数据通过所述第N网络接口上传，反馈数据经所述第N网络芯片上传至第N微处理器，第N微处理器对反馈的总线数据进行解包处理，解包后的数据被写入至第N双端口数据存储器中，数据写入完成后，所述第N微处理器向所述中断信号处理模块写入第N中断申请信号；

所述中断信号处理模块对所述N个中断申请信号进行逻辑与运算，得到一个共用的中断申请信号并将该共用的中断申请信号发送至核心处理器；

核心处理器收到该共用的中断申请信号后向所述中断信号处理模块中写入中断信号清除命令以清除所有中断信号，并分别从N个双端口数据存储器中读取N类工业以太网总线上传的数据，核心处理器对数据进行处理后将需要下发的数据通过系统总线接口模块分别写入N个双端口数据存储器中。

2.如权利要求1所述的多类工业以太网总线集成主站，其特征在于，所述系统总线接口模块，N个双端口数据存储器和中断信号处理模块设置于FPGA中。

3.如权利要求1所述的多类工业以太网总线集成主站，其特征在于，所述N个网络接口为双向数据通信接口。

4.如权利要求1所述的多类工业以太网总线集成主站，其特征在于，N个微处理器分别用于实现N类工业以太网总线主站功能，通过在所述N个微处理器中设置总线控制参数使得所述N类工业以太网总线控制周期的时长相同。

5.如权利要求2所述的多类工业以太网总线集成主站，其特征在于，所述核心处理器通过系统总线与所述FPGA连接。