CN111599787A - 以压缩应变可靠安装的电子芯片 - Google Patents

以压缩应变可靠安装的电子芯片 Download PDF

Info

Publication number
CN111599787A
CN111599787A CN202010103713.6A CN202010103713A CN111599787A CN 111599787 A CN111599787 A CN 111599787A CN 202010103713 A CN202010103713 A CN 202010103713A CN 111599787 A CN111599787 A CN 111599787A
Authority
CN
China
Prior art keywords
carrier
electronic component
electronic
electronic chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010103713.6A
Other languages
English (en)
Inventor
A·罗特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN111599787A publication Critical patent/CN111599787A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

一种电子部件(100)包括载体(102)和以压缩应变安装到载体(102)上的电子芯片(104)，其中，载体(102)的材料的至少部分符合下述三项标准中的至少两项：在100℃和300℃之间的范围内的偏移屈服点Rp02至少为300N/mm2；在100℃和300℃之间的范围内的屈服强度至少为250N/mm2；以及20℃处的电导率为国际退火铜标准IACS的至少65％。

Description

以压缩应变可靠安装的电子芯片
技术领域
各种实施例总体上涉及电子部件以及制造电子部件的方法。
背景技术
常规封装可以包括安装在诸如引线框架的芯片载体上的电子芯片，可以通过从芯片延伸至芯片载体的健合线来电连接，并且可以使用模制化合物进行模制。
发明内容
可能需要提供具有高可靠性的电子部件。
根据示例性实施例，提供了一种电子部件，其包括载体以及以压缩应变安装到载体上的电子芯片，其中，载体的材料的至少部分符合下述三项标准中的至少两项：处于100℃和300℃之间的范围内的偏移屈服点Rp02至少为300N/mm2；处于100℃和300℃之间的范围内的屈服强度至少为250N/mm2；以及20℃处的电导率为国际退火铜标准IACS的至少65％。
根据另一示例性实施例，提供了一种制造电子部件的方法，其中，所述方法包括以压缩应变将电子芯片安装到载体上，以及将载体的材料的至少部分提供为符合下述三项标准中的至少两项：处于100℃和300℃之间的范围内的偏移屈服点Rp02至少为300N/mm2；处于100℃和300℃之间的范围内的屈服强度至少为250N/mm2；以及20℃处的电导率为国际退火铜标准IACS的至少65％。
根据示例性实施例，提供了一种电子部件(例如封装或模块)，其中，电子芯片(例如，半导体管芯)被安装到载体上，从而能够在长时间周期内保持，甚至能够在存在半导体面积和载体面积的高比值时保持作为制造过程的结果创建的所述电子芯片的内部保持的压缩应变或压缩应力。令人意外地发现，符合载体材料的三种材料参数中的两个或者所有三个可以允许获得能够长期可靠地保持所安装电子芯片的压缩应变的电子部件，即使在芯片的半导体面积相对于载体的表面积具有相对较高的值时亦如此。更具体而言，至少300N/mm2的偏移屈服点或保证应力与至少250N/mm2的屈服强度相结合、至少300N/mm2的偏移屈服点与至少65％的IACS的电导率相结合、至少250N/mm2的屈服强度与至少65％的IACS的电导率相结合，乃至至少300N/mm2的偏移屈服点与至少250N/mm2的屈服强度相结合再与65％的IACS的电导率相结合可以允许获得这一目标。所提及的参数的组合可以确保载体材料的足够持久的刚性特性，与此同时实现电信号或电流的适当传导。
因而，示例性实施例可以通过实现半导体类型电子芯片的长期压缩应变乃至整个寿命期限内的压缩应变而使得提高电子部件的性能成为可能。这对于采用刚性管芯附接的多芯片器件(即，具有安装在载体上的多个电子芯片的电子部件)可能尤为有利，刚性管芯附接是指在具有刚性材料特性的载体和芯片之间实施连接结构(例如，焊料结构或烧结结构)。
对其他示例性实施例的描述
在下文中，将解释所述电子部件和方法的其他示例性实施例。
在本申请的语境下，术语“电子部件”尤其可以表示包括使用一个或多个组件单元封装的一个或多个电子芯片的封装。任选地，还可以在电子部件中实施密封材料和/或者一个或多个导电接触元件(例如，健合线或芯片)。
术语“电子芯片”尤其可以表示在其表面部分中具有至少一个集成电路元件(例如，二极管或晶体管)的半导体芯片。电子芯片可以是裸露的管芯，或者可以是已经封装或密封的。具体地，电子芯片可以是功率半导体芯片。
在本申请的语境下，术语“载体”尤其可以表示导电结构，该导电结构为所述一个或多个电子芯片起着支撑作用，并且还可以有助于电子芯片与外围之间的电互连。换言之，载体可以实现机械支撑功能和电连接功能。
在本申请的语境下，术语“以压缩应变(或压缩应力)安装的”尤其可以指这样的一种事实：电子芯片可以在充分高的安装温度(尤其是至少300℃，更具体而言至少320℃，优选超过350℃)安装(例如，通过焊接或烧结)到载体上，因而通过后续的固定安装的电子芯片的温度下降至操作温度(例如，处于-30℃和+80℃之间的范围内)，作为一方面的电子芯片的材料(具体而言主要由半导体材料(例如，硅)构成，)和作为另一方面的载体材料(例如，铜锆合金)的不同热膨胀系数可以引起电子芯片中的压缩应力的产生。换言之，电子芯片(尤其是半导体芯片)在被安装到载体上时可以处于压缩应力的作用之下。当在电子芯片和载体之间建立刚性连接结构时，有可能持久地保持固定到载体上的电子芯片的压缩应变。以压缩应变或应力安装电子芯片可以对电子芯片的半导体材料的带宽特性具有积极影响，因此可以是希望取得的。
在本申请的语境下，术语“偏移屈服点Rp02”或保证应力尤其可以表示发生0.2％塑性形变的应力。偏移屈服点可以被定义为0.2％塑性应变的值。
在本申请的语境下，术语“屈服强度”或屈服应力尤其可以表示被定义为材料开始发生塑性形变时的应力的材料特性。屈服点可以被表示为非线性(弹性加塑性)形变开始发生的点。
在本申请的语境下，术语“国际退火铜标准IACS”尤其可以表示市售铜的电导率的经验推导标准值。这一值对应于20℃处的58x106S/m的电导率。这一标准可以被用作金属或合金的电导率的技术规格中的比较特性。例如，特定材料的电导率可以被指定为75％IACS，这意味着其电导率是被指定为IACS标准的铜的75％。
在一个实施例中，处于100℃和300℃之间的范围内的偏移屈服点Rp02至少为300N/mm2(尤其是至少420N/mm2)，处于100℃和300℃之间的范围内的屈服强度至少为250N/mm2(尤其是至少350N/mm2)。在另一实施例中，处于100℃和300℃之间范围内的偏移屈服点Rp02至少为300N/mm2(尤其是至少420mm2)，并且20℃处的电导率为国际退火铜标准IACS的至少65％。在又一实施例中，处于100℃和300℃之间范围内的屈服强度至少为250N/mm2(尤其是至少350N/mm2)，并且20℃处的电导率为国际退火铜标准IACS的至少65％。优选地，对于所述的载体材料而言可以符合所有这三项上文定义的标准。
在实施例中，符合所述三项标准中的至少两项的载体材料可以是载体的处于最接近电子芯片的位置上的材料或构成(例如，层)，尤其是载体的与电子芯片仅通过刚性连接结构(例如，焊料结构或烧结结构)隔开的材料。
在实施例中，处于100℃和300℃之间的范围内的偏移屈服点Rp02至少为500N/mm2。借助于这样的高偏移屈服点值，能够进一步改善电子部件的可靠性，尤其是所安装的电子芯片的压缩应变的长期保持。
在实施例中，处于100℃和300℃之间的范围内的屈服强度至少为500N/mm2。当屈服强度具有这样的高值时，可以进一步增强在压缩应力的作用下安装的电子部件的鲁棒性和可靠性。
在实施例中，20℃处的电导率为国际退火铜标准IACS的至少75％。借助于这样的高电导率，可以使电可靠性和机械可靠性都得以提高，而且还可以获得适当的热性能。由于传导电流的机制和导热机制在很多情况下具有密切的物理相关性，因而这样的高电导率还可以有助于封装或电子部件的操作期间的散热。
在实施例中，所述材料包括由金属和合金构成的集合中的至少一种材料，或者由其构成。因而，尤其是载体材料的最接近电子芯片的部分可以是金属的或者可以具有合金类型。当这样的金属或合金符合三项上述标准中的至少两项时，可以确保电子芯片的适当可靠性和压缩应变的长期保持。
在实施例中，所述材料包括铜合金或由其构成，该铜合金具有不超过1重量百分比的至少一种其他金属，尤其是锆和/或铬和/或银和/或锌。应当联系铜和所述至少一种其他金属的合计重量来理解所述1重量百分比的量。换言之，所述至少一种金属的重量除以铜的重量和所述至少一种金属的重量所得比值优选不超过百分之一。从描述上来讲，所提及的仅为不超过1重量百分比的小额外金属构成(除了铜之外)确保了铜晶格仅按照和缓的方式分布，以保持铜的高电导率，同时在存在机械载荷或应力的情况下抑制铜材料流动。
在实施例中，所述材料包括铜-X合金或者由其构成，尤其是包括铜和最高可达1重量百分比的X，或者主要由其构成，X是锆、铬、银和锌之和(其中，X可以涉及锆、铬、银和锌的集合中的一种材料或者任何材料组合)。
更具体而言，所述材料可以包括铜锆合金或由其构成，尤其是包括CuZr(优选CuZr0.1)或由其构成，或者包括CuCrZr(优选CuCr0.1Zr)或由其构成。根据DIN EN 17670(尤其是在本申请的优先权日期上的最新版本)，这种合金也被称为“CW106C”。已经证明铜锆合金(其中，铜是大多数或主要成分)可以充当具有优越屈服强度的高性能材料。尽管仅由铜和锆构成的合金已经提供了适当结果，但是还发现，包括铬的额外贡献的铜铬锆合金也将产生支持电子芯片的压缩应变的长期保持的优良特性。屈服强度的适当值可借助于所提及的材料获得，尤其是在处于100℃和300℃之间的尤为相关的温度范围内。因而，所提及的材料对于所述电子部件的所述载体或其部分而言完全合格。
还存在具有铜银合金和铜锌合金形式的其他替代材料，它们也表现出了预期特性。在DIN EN 1976和DIN EN 1977中描述了铜银及其常见衍生物，其在DIN EN 13599中得到了标准化并且被称为CW013A。铜锌在DINCEN/TS 13388、DIN EN 1652中得到了标准化，并且被称为CW119C。其他具有低添加的二元合金也是可行的(CuMg0.1、CuFe0.1、CuSn0.15)，并且使用所提及的添加剂及P的组合的三元合金也是可行的。所有的所提及标准都可能尤其涉及它们的处于本申请的优先权日期的最新版本。
在实施例中，载体的材料具有大于10ppm/K(尤其是在20℃处)的，尤其大于14ppm/K(尤其是在20℃处)的总体(或者平均或净)热膨胀系数(CTE)。与芯片材料(例如，硅具有大约3pp/K的CTE值)的较低CTE值相比较，利用载体材料的这样的高CTE值，载体与电子芯片之间的适当CTE失配成为了可能，尤其是当电子芯片是半导体管芯时。这样的显著CTE失配可以在电子芯片被刚性安装到载体上时确保电子芯片的高压缩应变。其又可以带来关于开关损耗等的有利特性。因而，所提及的CTE值对于使用功率半导体芯片的开关应用尤为有利。
在实施例中，载体是裸露的金属主体(例如，可以由纯金属构成)。换言之，如果载体仅有一种或多种金属材料构成将是有利的。这可以对屈服强度以及电导率具有积极影响。
在实施例中，载体为引线框架，尤其是裸露的金属引线框架。这样的引线框架可以是薄板状金属结构，其可以被图案化，以形成一个或多个用于安装所述封装或电子部件的一个或多个电子芯片的安装区段以及一个或多个用于在电子芯片被安装到引线框架上时将所述封装或电子部件电连接至电子环境的引线区段。在实施例中，所述引线框架可以是金属或合金板(尤其是主要包含铜的)，例如，其可以通过冲压或者蚀刻而被图案化。将芯片载体形成为引线框架是经济有效的，而且从机械和电学的角度来看是有利的配置，其中，能够使所述至少一个电子芯片的低欧姆连接与引线框架的鲁棒支撑能力相结合。此外，由于引线框架的金属材料的高热导率的原因，引线框架可以有助于封装的热传导，并且可以去除在电子芯片的操作期间生成的热。
具体而言，在这样的引线框架包括上文提及的高性能材料之一或者由其构成时，能够获得有关电子部件的电、机械以及热稳定性以及半导体芯片的压缩应变的长期保持的优良特性。
在另一实施例中，载体包括电绝缘结构(例如，电绝缘层)和导电结构(例如，导电层)。在这样的实施例中，载体还有可能不仅由符合上文定义的标准中的两项或所有三项的导电材料构成，而且还额外包括提供载体的与电子芯片相对的主表面的电绝缘的电绝缘结构。具体而言，这样的载体可以被配置成双层结构，其中，一层是导电的，另一层是电绝缘的。
在实施例中，所述导电结构符合所述三项标准中的至少两项。因而，可以对朝向电子芯片并由此被布置为在空间上最接近电子芯片的导电结构进行专门定制，以符合上文定义的设计规则。
在实施例中，导电结构被布置到电子芯片和电绝缘结构之间。通过将导电结构夹到电绝缘结构和电子芯片之间，电子芯片可以被置于接近符合上文描述的标准的材料的位置上，而所获得的布置的外表面可以提供电介质阻挡。
在实施例中，载体额外包括导热结构(其还可以额外地导电)，其中，电绝缘结构布置在导热结构和导电结构之间。这样的导热结构可以在电子部件的操作期间促进热量从电子部件散出。因而，所提供的载体不仅提供所安装的电子芯片的压缩应变的可靠的长期保持，还提供可靠的电隔离和有效的散热。
在实施例中，所述导热结构符合所述三项标准中的至少两项。在导热结构也符合上文提及的标准中的两项或全部三项时，可以获得就压缩应变的保持而言的优良特性，与此同时确保适当的热可靠性。具体而言，导电结构的材料和导热结构的材料可以是相同的。这可以使载体内的热应力保持低水平。
在实施例中，所述材料在350℃处的偏移屈服点Rp02与所述材料在100℃(例如，电子部件的操作温度)处的偏移屈服点Rp02之间的比值可以至少为0.75，优选至少为0.8。还可以优选使得300℃处的偏移屈服点Rp02与100℃(即，电子部件的操作温度)处的偏移屈服点Rp02之间的比值至少为0.75。换言之，所述材料可以有利地具有低蠕变特性，即，可以仅具有非常低的通过冷却降低应变的趋势。这还将有助于所安装的电子芯片的压缩应变的长期保持。
在实施例中，电子芯片的主表面的面积(或者安装在同一载体上的多个电子芯片的多个主表面面积之和)与载体的安装面积之间的比值至少为50％。在将多个电子芯片安装到同一载体上(尤其是安装在载体的同一主表面上，继而安装在载体的同一安装面积上)时，安装在载体上的多个电子芯片中的每者的相应主表面的各个面积之和除以载体的安装面积可以至少为50％。当载体的安装面积的如此大的部分被一个或多个电子芯片占据时，作用于载体的粘弹性材料(尤其是基于铜的材料)的机械力可以是显著的。在所提及的材料在载体和芯片之间的界面区内符合上文提及的标准中的至少两项的情况下，甚至载体的被高度占据的安装表面也可以使以压缩应变安装的一个或多个半导体芯片得以长期保持压缩应变。
在实施例中，所述方法包括在超过电子部件的操作温度的升高温度上将电子芯片安装到载体上。具体而言，可以在超过320℃的温度上，更尤其在超过350℃的温度上将电子芯片安装到载体上。当在这样高的温度上将电子芯片安装到载体上，并且接下来在载体和芯片的刚性连接状态下使所获得的电子部件冷却时，电子芯片和载体的热压缩可以显著不同，并且可以因此有意使得电子芯片被以高压缩应变固定安装到载体上。这一目的可以通过在电子芯片和载体之间插入连接结构实现。
在实施例中，所述方法包括通过由焊接和烧结构成的集合中的一项将电子芯片安装到载体上，所述焊接尤其是扩散焊接，并且所述烧结尤其是使用铜烧结膏和/或银烧结膏的烧结。因而，上文提及的连接结构可以尤其是焊料或者烧结材料。焊接和烧结已经被证明是强有力的连接机制，其允许使刚性安装到载体上的电子芯片长期(尤其是在电子部件的整个寿命期间)保持压缩应变。然而，通过熔接或刚性粘合剂形成的刚性连接也是可能的。
在实施例中，所述方法包括所述材料的冷金属成形或热金属成形，其尤其用以调整硬度和抗拉强度。对应地，可以由冷金属成形或热金属成形获得电子部件的硬度和高抗拉强度。
在实施例中，可以通过密封材料来密封电子芯片的至少部分和/或载体的至少部分。具体而言，密封材料可以包括模制化合物，尤其是塑料模制材料。例如，可以通过将一个或多个主体置于上模制工具和下模制工具之间并向其内注入液态模制材料而提供受到对应封装的主体(尤其是具有载体的芯片)。在模制材料凝固之后，完成了密封材料的形成。如果希望，可以采用改善模制材料的特性(例如，散热特性)的颗粒对模制材料进行填充。
在实施例中，载体可以是引线框架(例如，由铜构成)、DAB(直接铝健合)、DCB(直接铜健合)衬底等，只要符合上文提及的三项标准中的至少两项即可。
在实施例中，电子部件包括使电子芯片与载体电耦接的导电接触元件。例如，导电接触元件可以包括夹具、引线健合和/或带健合。夹具可以是三维弯曲板类型的连接元件，其具有两个将连接至相应电子芯片的上主表面和芯片载体的上主表面的平面区段，其中，两个所提及的平面区段通过倾斜连接区段互连。作为此类夹具的替代，能够使用作为柔性导电线或带状体的引线健合或带健合，其具有连接至相应芯片的上主表面的一个端部和电连接至芯片载体的另一相对端部。
在实施例中，电子部件被配置成由下述选项构成的集合中的一项：引线框架连接的功率模块、晶体管外形(TO)电子部件、四面扁平无引线封装(QFN)电子部件、小外形(SO)电子部件、小外形晶体管(SOT)电子部件以及薄小外形封装(TSOP)电子部件。因此，根据示例性实施例的电子部件与标准封装原理完全兼容(尤其是与标准TO封装原理完全兼容)。
在实施例中，电子部件被配置为功率模块，例如，模制功率模块。例如，电子部件的示例性实施例可以是智能功率模块(IPM)。电子部件的另一示例性实施例是双列直插式封装(DIP)。
在实施例中，电子芯片被配置为功率半导体芯片。因而，电子芯片(例如，半导体芯片)可以用于(例如)汽车领域中的功率应用，并且可以(例如)具有至少一个集成绝缘栅双极晶体管(IGBT)和/或至少一个其他类型的晶体管(例如，MOSFET、JFET等)和/或至少一个集成二极管。例如，此类集成电路元件可以是通过硅技术或者基于宽带隙半导体(例如，碳化硅)制作的。半导体功率芯片可以包括一个或多个场效应晶体管、二极管、逆变器电路、半桥、全桥、驱动器、逻辑电路、其他器件等。
在实施例中，电子芯片经历垂直电流流动。根据示例性实施例的封装架构尤其适合高功率应用，在这样的应用中希望垂直电流流动，即，沿垂直于电子芯片的两个相对主表面的方向的电流流动，所述两个相对主表面之一用于将该电子芯片安装到载体上。
作为形成电子芯片的基础的衬底或晶片，可以采用半导体衬底，尤其是硅衬底。或者，可以提供氧化硅或者其他绝缘体衬底。还能够实施锗衬底或者III-V族半导体材料。例如，示例性实施例可以是通过GaN或SiC技术实施的。
此外，示例性实施例可以利用标准的半导体加工技术，例如，适当的蚀刻技术(包括各向同性和各向异性蚀刻技术，尤其是等离子体蚀刻、干法蚀刻、湿法蚀刻)、图案化技术(可能涉及光刻掩模)、沉积技术(例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、溅射等)。
上述和其他目的、特征和优点将从下文联系附图理解的描述和所附权利要求中变得显而易见，其中，类似的部分或要素通过类似的附图标记表示。
附图说明
所包含的用以提供对示例性实施例的进一步理解并且构成了说明书的部分的附图示出了示例性实施例。
在附图中：
图1示出了在升高温度处将电子芯片安装到载体上期间根据示例性实施例的电子部件的截面图。
图2示出了在完成安装过程之后并且在使电子部件冷却到操作温度(所安装的电子芯片在该温度处保持压缩应变)之后的根据图1的电子部件。
图3示出了将被安装到安装结构上的根据另一示例性实施例的电子部件的截面图。
具体实施方式
附图中的图示只是示意性的而不是按比例的。
在参考附图更加详细地描述示例性实施例之前，将对示例性实施例的开发所基于的一些一般考虑事项加以总结。
根据示例性实施例，提供了用于应变硅器件(作为电子芯片的示例)的载体(尤其是在铜的基础上形成的)。将这样的应变芯片刚性安装到这样的载体上可以允许获得高度可靠的电子部件、封装或模块。在这一语境下，“应变硅”效应的使用可以是有利的。当在高温处(例如，扩散焊接所伴随的)并且通过所涉及的材料的热膨胀系数之间的失配(CTE失配)以及通过安装温度与操作温度之间的高温度差执行管芯附接时，刚性安装的管芯可以在宽温度及操作条件范围内保持处于压缩应变下。这引起了电子芯片的材料的在电学上有利的带隙收窄。根据示例性实施例，提供了用于载体的尤为适当的材料，其适于通过符合具体的设计规则组合而获得长期的应变硅效应，设计规则如下文更详细所述。
在常规地将MOSFET安装到引线框架(其可以被表示为分立的)上可以具有低的半导体与铜面积比。因此，压缩应变对于硅而言是高的，并且对于铜的体块而言总体是低的。因此，铜/半导体堆叠在操作时间内的驰豫往往可以被忽略不计。
然而，如果半导体与铜面积比变得更高，那么将可能不再是这种情况。在这样的情况下，半导体的更大表面积和体量可以在铜或IMS(绝缘金属衬底)上表现出更大的应力，并且可以带来显著的不希望出现的金属驰豫。这可能具有这样的影响：半导体可能在模块的寿命范围内丧失其压缩应变。尤其有问题的是，广泛使用的载体材料在操作温度和管芯附接之间的范围内具有显著的柔韧性，这将在从管芯附接冷却时引起压缩应力的丢失。
为了至少部分地克服常规方案的此类和/或其他缺陷，示例性实施例使用作为芯片载体的金属化部分的高性能合金为电子芯片(例如，半导体管芯)提供了作用于该半导体的压缩应变。这样的芯片载体可以是(例如)具有无论以何种方式被调整的材料的IMS或者引线框架。例如，可以使用扩散焊料等将这样的载体刚性连接至电子芯片。
有利地，这样做可以增大压缩应力，尤其是通过在从管芯附接冷却时避免或者至少抑制驰豫。此外，这样的实施例可以允许在电子部件的寿命范围内保持压缩应变，这可以被称为低蠕变行为。与此同时，还有可能实现高电导率。
载体的高度适用的金属化材料可以符合三项标准中的至少两项，并且优选符合所有的三项下述标准：
-高Rp02：至少300N/mm2(尤其是在100℃和300℃之间的范围内)，优选至少500N/mm2
-在100℃和300℃之间的范围内的高屈服强度：至少250N/mm2，优选超过500N/mm2
-高电导率：至少65％IACS，优选至少75％IACS。
例如，符合这些条件的尤其适用的材料为CuZr0.1或CuCr0.1Zr，但是也可以采用其他金属和/或合金。具体而言，CuZrCr和CuZr合金可以在100℃到300℃的温度范围内具有优良屈服强度。
根据示例性实施例的用于提供电子部件的载体的示例性形式和堆叠包括：
-裸露的金属引线框架，具体而言由上述材料制成，从而具有超过10ppm/K，优选超过14ppm/K的热膨胀系数(CTE)。
-金属加电隔离层的夹层结构，其中，该复合物具有超过10ppm/K，优选超过14ppm/K的CTE值。
-金属(处于芯片侧，即，在安装电子芯片时朝向电子芯片)加隔离层加另一金属层(处于热沉侧，即，在安装电子芯片时与电子芯片相对)的夹层结构，其中，该复合物优选具有超过10ppm/K，优选超过14ppm/K的CTE值(具体而言，这些金属部件之一或两者可以由如上文所述的高性能合金制成，但未必两者都如此)。
可以在优选超过320℃的安装温度上使用提供刚性管芯附接的连接结构(例如，扩散焊料、铜烧结膏、银烧结膏)对电子部件进行组装。之后，可以使电子部件冷却至室温。之后可以在操作温度(例如，处于50℃和280℃之间的范围内)上使用该电子部件。
在所组装的器件或电子部件当中，无论是在室温上还是在操作温度上，半导体都可以一直(甚至是针对长寿命周期和任务剖面)被可靠地保持在压缩应变的作用下。
在另一示例性实施例中，可以采用其他高温管芯附接过程，优选借助于刚性、非驰豫界面对电子部件进行处理。
图1示出了在升高温度处将电子芯片104安装到载体102上期间根据示例性实施例的电子部件100的截面图。图2示出了在完成安装之后并且在使电子部件100冷却到操作温度(所安装的电子芯片104在该温度上保持压缩应变)之后的根据图1的电子部件100。
所示的电子部件100、封装或模块包括载体102和电子芯片104，电子芯片104被以压缩应变安装到载体102上。刚性连接结构136形成于载体102和电子芯片104的界面处，并且可以是(例如)焊料结构(例如，扩散焊料结构)或烧结结构(例如，在铜烧结焊膏和/或银烧结焊膏的基础上形成的烧结结构)。
电子芯片104可以是半导体管芯，例如，由硅制成。
在所示的实施例中，载体102是层堆叠体，其包括中心电绝缘结构101和朝向电子部件104的导电结构103。如图所示，导电结构103布置在电子芯片104和电绝缘结构101之间。此外，载体102包括导热结构105。电绝缘结构101布置在导热结构105和导电结构103之间。
电绝缘结构101可以任选是有弹性的，并且可以优选具有非易碎材料特性。导热结构105是任选的热沉金属。
最接近电子芯片104的导电结构103可以是高性能金属，例如，CuZr0.1。高度有利地，载体102的导电结构103的材料符合下述三项标准：
-250℃处的偏移屈服点Rp02至少为500N/mm2；
-250℃处的屈服强度至少为500N/mm2；
-20℃处的电导率为国际退火铜标准IACS的至少75％。
350℃处的偏移屈服点Rp02与100℃(即，该器件的可能操作温度)处的偏移屈服点Rp02之间的比值至少为0.75也是高度期望的。当存在这样的低蠕变行为时，在从焊接温度冷却至室温时不存在所安装的基于硅的电子芯片104的压缩强度发生显著丢失的风险。
导热结构105优选但未必一定符合所提及的三项标准。例如，导热结构105可以由与导电结构103相同的材料制成。
满足这三项标准的所述材料可以是铜锆合金，例如，CuZr0.1。所述材料可以有利地在20℃处具有大于14ppm/K(例如，大约15ppm/K)的总热膨胀系数。
如图1所示，将电子芯片104安装到载体102上可以是在优选超过350℃的升高温度上完成的。将电子芯片104安装到载体102上可以是通过焊接(例如，扩散焊接)实现的，在焊接期间，连接结构136可以被形成为使载体102与电子芯片104刚性连接的焊料结构。还有可能通过烧结(例如，使用铜烧结膏或者银烧结膏的)执行安装。作为这一安装过程的结果，连接结构136被形成到载体102和电子芯片104之间的界面处。
图1示出了在超过350℃的温度处执行管芯附接的配置当中的电子部件100。鉴于上文描述的材料选择，可以(例如)通过扩散焊接执行刚性、非驰豫管芯附接。
现在参考图2，之后使电子部件100冷却，由此建立电子芯片104的持久压缩应变。这改善了电子芯片104的硅材料的带宽特性。仍然参考图2，所获得的电子部件100被示为处于显著低于管芯附接温度的操作温度上。例如，操作温度可以是室温。鉴于电子芯片104和载体102的材料的所述热压缩，电子芯片104的材料被压缩，如附图标记200所示意性表示的。与此相对照的是，发生了针对载体102的另一压缩，载体102可以优选具有更高的热膨胀系数。通过附图标记202对此给出了示意性表示。由于电子芯片104的硅材料可以具有显著更小的CTE值(例如，与导电结构103的大约15ppm/K相比约为3ppm/K)，因而作用于载体102的较高热压缩力还将引起电子芯片104的材料的强压缩。由于电子芯片104因刚性连接结构136而刚性连接至载体102，因而电子部件100的电子芯片104可以因此在冷却至室温或者电子部件100的操作温度之后保持在持久压缩应力的作用下。作为电子部件100的冷却的结果并且鉴于作为一个方面的电子芯片104和作为另一方面的载体102的不同材料特性，电子芯片104的半导体材料优选在电子部件100的整个寿命期间保持在压缩应力的作用下。
鉴于所描述的材料选择，所安装的电子芯片104的高电可靠性、机械可靠性、热性能和压缩应变的适当保持可以协同组合。后者又可以在电子部件100的操作期间导致低开关损耗。
尽管图1和图2中未示出，但是接下来可以通过密封材料来密封电子部件100(参见图3)。
图3示出了根据示例性实施例被体现为晶体管外形(TO)封装的电子部件100的截面图。电子部件100可以被安装到这里被体现为印刷电路板的安装结构132上，从而建立布置130。
安装结构132包括被体现为安装结构132的通孔内的板的电接触件134。当电子部件100被安装到安装结构132上时，电子部件100的电子芯片104经由电子部件100的导电载体102(这里被体现为由符合三项上文提及的标准的材料构成的引线框架)电连接至电接触件134。
因而，电子部件100包括导电载体102、通过焊料或烧结接触结构136刚性安装在载体102上的电子芯片104(这里被体现为功率半导体芯片)以及密封载体102的部分和电子芯片104的部分的具有模制化合物106的形式的密封材料。从图3可以看出，电子芯片104的上主表面上的焊盘经由作为导电接触元件110的健合线电耦接至载体102。
在功率封装或电子部件100的操作期间，具有电子芯片104的形式的功率半导体芯片生成相当大的量的热。同时，应当确保电子部件100的底表面与环境之间的任何不希望出现的电流流动被可靠地避免。
为了确保电子芯片104的电绝缘以及使来自电子芯片104的内部的热量朝环境散发，可以提供电绝缘及导热界面结构108，其在电子部件100的底部覆盖载体102的露出表面部分和模制化合物106的所连接表面部分。界面结构108的电绝缘特性甚至将在电子部件100的内部和外部之间存在高电压的情况下防止不希望出现的电流。界面结构108的导热特性有助于经由导电载体102通过界面结构108朝散热体112散发来自电子芯片104的热量。可以由诸如铜或铝的高导热材料制成的散热体112具有直接连接至界面结构108的基体114，并且具有从基体114相互平行地延伸的多个冷却鳍116，从而使热量朝环境散发。
应当指出，术语“包括”不排除其他元件或特征，并且不定冠词“一”或“一个”不排除复数。也可以使联系不同实施例描述的元件相结合。还应当指出，附图标记不应被理解为限制权利要求的范围。此外，无意使本申请的范围局限于说明书中描述的过程、机器、制造、物质成分、手段、方法和步骤的特定实施例。相应地，意在使所附权利要求将物质、手段、方法或步骤的此类过程、机器、制造、成分包含到其范围内。

Claims (15)

1.一种电子部件(100)，所述电子部件(100)包括：
·载体(102)；
·以压缩应变安装到所述载体(102)上的电子芯片(104)；
·其中，所述载体(102)的材料的至少部分符合下述三项标准中的至少两项：
o在100℃和300℃之间的范围内的偏移屈服点Rp02至少为300N/mm2；
o在100℃和300℃之间的范围内的屈服强度至少为250N/mm2；以及
o 20℃处的电导率为国际退火铜标准IACS的至少65％。
2.根据权利要求1所述的电子部件(100)，包括下述特征的至少其中之一：
·其中，在100℃和300℃之间的范围内的偏移屈服点Rp02至少为500N/mm2；
·其中，在100℃和300℃之间的范围内的屈服强度至少为500N/mm2；
·其中，20℃处的电导率为国际退火铜标准IACS的至少75％；
·其中，350℃处的偏移屈服点Rp02与100℃处的偏移屈服点Rp02之间的比值至少为0.75。
3.根据权利要求1或2所述的电子部件(100)，其中，300℃处的偏移屈服点Rp02与100℃处的偏移屈服点Rp02之间的比值至少为0.75。
4.根据权利要求1到3中的任一项所述的电子部件(100)，其中，所述材料包括由金属和合金构成的集合中的至少一种或者由其构成。
5.根据权利要求1到4中的任一项所述的电子部件(100)，其中，所述材料包括由铜与不超过1重量百分比的至少一种其他金属构成的合金或者由其构成，所述重量百分比是相对于所述铜和所述至少一种其他金属而言的，具体而言，所述至少一种其他金属是锆、铬、银和锌的至少其中之一。
6.根据权利要求1到5中的任一项所述的电子部件(100)，其中，所述材料包括铜-X合金或者由其构成，尤其是主要包括铜和最高可达1重量百分比的X或者由其构成，X是锆、铬、银和锌之和。
7.根据权利要求1到6中的任一项所述的电子部件(100)，其中，所述载体(102)的材料具有大于10ppm/K，尤其大于14ppm/K的总热膨胀系数。
8.根据权利要求1到7中的任一项所述的电子部件(100)，其中，所述载体(102)是裸露的金属主体。
9.根据权利要求1到8中的任一项所述的电子部件(100)，其中，所述载体(102)是引线框架，尤其是裸露的金属引线框架。
10.根据权利要求1到7中的任一项所述的电子部件(100)，其中，所述载体(102)包括电绝缘结构(101)和导电结构(103)。
11.根据权利要求10所述的电子部件(100)，包括下述特征的至少其中之一：
·其中，所述导电结构(103)符合所述三项标准中的至少两项；
·其中，所述导电结构(103)布置在所述电子芯片(104)和所述电绝缘结构(101)之间。
12.根据权利要求10或11所述的电子部件(100)，其中，所述载体(102)包括导热结构(105)，其中，所述电绝缘结构(101)布置在所述导热结构(105)和所述导电结构(103)之间，其中，所述导热结构(105)尤其符合所述三项标准中的至少两项。
13.根据权利要求1到12中的任一项所述的电子部件(100)，其中，所述电子芯片(104)的主表面的面积或者安装在所述载体(102)上的多个电子芯片(104)的主表面的面积之和与所述载体(102)的安装面积之间的比值至少为50％。
14.一种制造电子部件(100)的方法，所述方法包括：
·以压缩应变将电子芯片(104)安装到载体(102)上；
·将所述载体(102)的材料的至少部分提供为符合下述三项标准中的至少两项：
o在100℃和300℃之间的范围内的偏移屈服点Rp02至少为300N/mm2；
o在100℃和300℃之间的范围内的屈服强度至少为250N/mm2；以及
o 20°处的电导率为国际退火铜标准IACS的至少65％。
15.根据权利要求14所述的方法，包括下述特征的至少其中之一：
·其中，所述方法包括在超过操作温度的安装温度上，尤其是在超过300℃的温度上，更尤其在超过350℃的温度上将所述电子芯片(104)安装到所述载体(102)上；
·其中，所述方法包括通过由焊接和烧结构成的集合中的一项将所述电子芯片(104)安装到所述载体(102)上，所述焊接尤其是扩散焊接，并且所述烧结尤其是使用铜烧结膏和/或银烧结膏的烧结；
·其中，所述方法包括所述材料的冷金属成形或热金属成形，其尤其用以调整硬度和抗拉强度。
CN202010103713.6A 2019-02-20 2020-02-20 以压缩应变可靠安装的电子芯片 Pending CN111599787A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19158215.4A EP3699958A1 (en) 2019-02-20 2019-02-20 Electronic chip reliably mounted with compressive strain
EP19158215.4 2019-02-20

Publications (1)

Publication Number Publication Date
CN111599787A true CN111599787A (zh) 2020-08-28

Family

ID=65529351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010103713.6A Pending CN111599787A (zh) 2019-02-20 2020-02-20 以压缩应变可靠安装的电子芯片

Country Status (3)

Country Link
US (1) US20200266122A1 (zh)
EP (1) EP3699958A1 (zh)
CN (1) CN111599787A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020039542A1 (en) * 2000-08-09 2002-04-04 Andreas Bogel Silver containing copper alloy
CN103080347A (zh) * 2010-08-27 2013-05-01 古河电气工业株式会社 铜合金板材及其制造方法
US20140151717A1 (en) * 2012-12-04 2014-06-05 Infineon Technologies Ag Packaged Vertical Power Device Comprising Compressive Stress and Method of Making a Packaged Vertical Power Device
CN103855121A (zh) * 2012-11-30 2014-06-11 英飞凌科技股份有限公司 具有拉伸应力的封装半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020039542A1 (en) * 2000-08-09 2002-04-04 Andreas Bogel Silver containing copper alloy
CN103080347A (zh) * 2010-08-27 2013-05-01 古河电气工业株式会社 铜合金板材及其制造方法
CN103855121A (zh) * 2012-11-30 2014-06-11 英飞凌科技股份有限公司 具有拉伸应力的封装半导体器件及其制造方法
US20140151717A1 (en) * 2012-12-04 2014-06-05 Infineon Technologies Ag Packaged Vertical Power Device Comprising Compressive Stress and Method of Making a Packaged Vertical Power Device

Also Published As

Publication number Publication date
US20200266122A1 (en) 2020-08-20
EP3699958A1 (en) 2020-08-26

Similar Documents

Publication Publication Date Title
US8963321B2 (en) Semiconductor device including cladded base plate
US10283432B2 (en) Molded package with chip carrier comprising brazed electrically conductive layers
US8519532B2 (en) Semiconductor device including cladded base plate
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
US6646344B1 (en) Composite material, and manufacturing method and uses of same
US9054063B2 (en) High power single-die semiconductor package
US8120153B1 (en) High-temperature, wirebondless, injection-molded, ultra-compact hybrid power module
TWI470748B (zh) 用於有效散熱之無線半導體封裝
EP3276657B1 (en) Cooler, power semiconductor module arrangement having a cooler, and method for producing the same
CN109478543B (zh) 半导体装置
JP6303776B2 (ja) 半導体装置
CN107863332B (zh) 电子器件、电子模块及其制造方法
CN108122898B (zh) 包括双向开关的半导体器件
CN111599787A (zh) 以压缩应变可靠安装的电子芯片
US10366946B2 (en) Connection member with bulk body and electrically and thermally conductive coating
CN114203659A (zh) 多层互连带
JP2011082523A (ja) 半導体デバイス用パッケージ
US20240222234A1 (en) Package with low-warpage carrier
US20240243106A1 (en) Thermal Enhanced Power Semiconductor Package
US20240243031A1 (en) Thermal Enhanced Power Semiconductor Package
JP2007251218A (ja) パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ
JP2002124613A (ja) パワーｍｏｓｆｅｔの製造方法
JP2001196513A (ja) 複合材料とその製造方法及び用途
JP2002141454A (ja) パワーｍｏｓｆｅｔ
JP2002124614A (ja) パワーｍｏｓｆｅｔ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination