CN111584475B - 拼接显示面板及其制备方法 - Google Patents

拼接显示面板及其制备方法 Download PDF

Info

Publication number
CN111584475B
CN111584475B CN202010410244.2A CN202010410244A CN111584475B CN 111584475 B CN111584475 B CN 111584475B CN 202010410244 A CN202010410244 A CN 202010410244A CN 111584475 B CN111584475 B CN 111584475B
Authority
CN
China
Prior art keywords
substrate
fan
area
layer
display area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010410244.2A
Other languages
English (en)
Other versions
CN111584475A (zh
Inventor
江沛
樊勇
陈书志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010410244.2A priority Critical patent/CN111584475B/zh
Publication of CN111584475A publication Critical patent/CN111584475A/zh
Application granted granted Critical
Publication of CN111584475B publication Critical patent/CN111584475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请公开了一种拼接显示面板及其制备方法，所述拼接显示面板由多个拼接显示单元拼接而成，任意一拼接显示单元依次包括：基板；柔性衬底；阵列驱动层，包括显示区以及设于所述显示区外侧的至少一个扇出区；以及发光层，包括邦定于阵列驱动层的显示区上的多个微型发光二极管，其中，所述扇出区沿基板厚度方向弯折并贴附固定于所述基板的下表面，所述基板仅设于除去所述扇出区相对的一侧的对应区域以外的显示区中，为相邻的所述拼接显示单元中扇出区的弯折部提供容纳空间，防止弯折部走线因拼接而受到挤压导致弯折甚至断线，有效提高拼接显示单元的生产良率以及可靠性。

Description

拼接显示面板及其制备方法
技术领域
本申请涉及显示技术领域，具体涉及一种拼接显示面板及其制备方法。
背景技术
Micro LED(Micro Light-Emitting Diode,微型发光二极管)作为下一代显示技术，凭借其可实现无缝拼接，以及色彩还原性强，视角宽，高刷新率，高对比度，高稳定性，低功耗，高灰度等优势，相较目前应用的液晶显示技术和有机发光二极管显示技术具有更优异的综合性能，成为当前显示技术的研究热点之一。
为了实现真正地无缝拼接，实现从小屏到大屏的显示，相邻的拼接显示单元之间的金属走线易受到相互挤压，存在着较大的弯折断线的风险，从而影响显示。
发明内容
本发明提供一种拼接显示面板及其制备方法，可有效改善拼接显示单元之间走线发生挤压短线的风险。
为解决上述问题，第一方面，本发明提供一种拼接显示面板，所述拼接显示面板由多个拼接显示单元拼接而成，其中，任意一所述的拼接显示单元包括：
基板，包括相对设置的第一表面与第二表面；
柔性衬底，设于所述基板的第一表面上；
阵列驱动层，设于所述柔性衬底上，包括显示区以及设于所述显示区外侧的至少一个扇出区；以及
发光层，包括绑定于阵列驱动层的显示区上的多个微型发光二极管，
其中，所述扇出区沿所述基板厚度方向弯折并贴附固定于所述基板的第二表面，所述扇出区包括沿基板厚度方向弯折的弯折部以及贴附固定于所述基板的第二表面的固定部，且所述基板仅设于除去所述扇出区相对的一侧的对应区域以外的显示区中，为相邻的所述拼接显示单元中扇出区的弯折部提供容纳空间。
进一步地，所述扇出区的弯折部中距相对的所述基板侧面的最大垂直距离为0.05-2毫米。
进一步地，在所述阵列驱动层中，所述显示区外侧设有两个扇出区，分别设于相邻的两侧边外侧，所述两个扇出区各自的固定部层叠的贴附固定于所述基板的第二表面。
进一步地，所述发光层上还依次设有封装层以及支撑层。
进一步地，所述扇出区的固定部通过双面胶层贴附固定于所述基板的第二表面，且所述固定部远离所述基板的一侧面还设有保护层。
另一方面，本发明还提供了一种拼接显示面板的制备方法，包括如下步骤：
S10:提供一基板，在所述基板的第一表面上形成柔性衬底；
S20:在所述柔性衬底上形成阵列驱动层，得到柔性驱动基板；
S30:对所述柔性驱动基板进行切割，得到多块拼接柔性驱动基板，每一所述的拼接柔性驱动基板中的阵列驱动层包括显示区以及设于所述显示区外侧的至少一个扇出区；
S40:将多个微型发光二极管转移至所述拼接柔性驱动基板上，并绑定至所述阵列驱动层的显示区上；
S50:在所述多个微型发光二极管上形成封装层；
S60:切割除去非显示区域对应的所述封装层，并切割除去非显示区域，以及所述扇出区相对的一侧的部分显示区域对应的所述基板；
S70:将所述扇出区沿所述基板厚度方向弯折并贴附固定于所述基板的与所述第一表面相对的第二表面上，即得到拼接显示单元，所述扇出区包括沿基板厚度方向弯折的弯折部以及贴附固定于所述基板的第二表面的固定部；以及
S80:将多个所述的拼接显示单元通过拼接工艺形成拼接显示面板。
进一步地，当所述显示区外侧设有两个扇出区，所述两个扇出区分别设于相邻的两侧边外侧时，所述步骤S60包括如下步骤：
S601:对向所述基板的第一表面，以所述显示区中未设有所述扇出区的侧边的外边缘作为第一切割边进行切割至去除所述基板，以及以所述显示区中设有所述扇出区的侧边的外边缘作为第二切割边进行切割至去除所述封装层；
S602:对向所述基板的第二表面，以所述显示区中未设有所述扇出区的侧边以内的边作为第三切割边进行切割，所述第三切割边平行于对应的侧边，以及以所述显示区中设有所述扇出区的侧边外边缘作为第四切割边进行切割，并且通过剥离工艺使得部分的所述基板与所述柔性衬底剥离而去除，仅保留所述第三切割边与所述第四切割边以内的部分显示区对应的所述基板。
进一步地，在所述步骤S50前，在所述第二切割边的位置贴附透明的切割保护膜。
进一步地，在所述步骤S70中，所述扇出区的弯折部中距相对的所述基板侧面的最大垂直距离为0.05-2毫米。
进一步地，在所述步骤S50中，在形成的所述封装层后，还在所述封装层上形成一支撑层。
有益效果：本发明提供了一种拼接显示面板及其制备方法，所述拼接显示面板由多个拼接显示单元拼接而得，在每一所述的拼接显示单元中，依次包括基板，柔性衬底，阵列驱动层以及发光层，其中，阵列驱动层中的扇出区沿基板厚度方向弯折并贴附固定于基板的背面，在基板的侧面形成弯折部，另外通过将扇出区相对的一侧的对应显示区域内的基板切割去除，以形成一个空置的空间，该空间用于拼接时容纳相邻拼接显示单元凸出的弯折部。通过该设计，即可为拼接显示单元之间的走线提供一个合适的容纳空间，防止其因拼接而受到挤压导致弯折甚至断线，有效提高拼接显示单元的生产良率以及可靠性，另一方面，将一拼接显示面板的弯折部隐藏于另一拼接显示面板的显示区之下，实现真正地无缝拼接。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供一种拼接显示面板中的拼接显示单元的截面结构示意图；
图2是本发明实施例提供一种拼接显示面板中的制备方法的文字流程示意图；
图3A-3I是本发明实施例提供一种拼接显示面板中的制备方法的结构流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本发明，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本发明。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本发明的描述变得晦涩。因此，本发明并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。
本发明实施例提供一种拼接显示面板，所述拼接显示面板由多个拼接显示单元拼接而成，所述多个拼接显示单元各自独立显示，通过拼接实现大尺寸显示，其中，任意一所述的拼接显示单元的截面结构请参阅图1，具体包括如下结构。
基板10，包括相对设置的第一表面（即上表面）与第二表面（即上表面），所述基板通常可以为玻璃基板；
柔性衬底20，设于所述基板10的第一表面上；
阵列驱动层30，设于所述柔性衬底20上，包括显示区301以及设于所述显示区外侧的至少一个扇出区302，其中，所述显示区301中通常包括多个阵列排布的薄膜晶体管，各自独立地驱动绑定于上方的微型发光二极管；
以及发光层40，包括多个微型发光二极管401，通过触点402依次绑定于所述阵列驱动层30的显示区301中，示例性地，每一像素包括一个红色微型发光二极管，一个绿色微型发光二极管以及一个蓝色微型发光二极管，并通过一定的排列方式进行排布；
其中，所述基板10仅设于除去所述扇出区相对的一侧的对应区域以外的显示区中，即，在扇出区302对应位置无所述基板10的阻挡，使得所述扇出区302沿所述基板10厚度方向弯折并贴附固定于所述基板10的第二表面，当然，与所述扇出区302对应位置粘附的柔性衬底20也一并弯折，所述沿基板10厚度方向弯折的部分为弯折部，所述贴附固定于所述基板10的第二表面的部分为固定部，
因与所述扇出区302相对的一侧的部分显示区域内的基板10被去除，即，所述基板10的右侧边为弯折部，所述基板10的左侧边空置一部分空间，为相邻的所述拼接显示单元中扇出区的弯折部提供充足容纳空间，使得拼接显示单元相互拼接时，大大降低了因挤压造成拼接处走线弯折甚至断裂的风险，从而提高拼接显示面板的可靠性，另一方面，将一拼接显示面板的弯折部隐藏于另一拼接显示面板的显示区之下，实现真正的无缝拼接。
在一些实施例中，所述扇出区302的弯折部中距相对的所述基板侧面的最大垂直距离d为0.05-2毫米，当该距离d过短时，弯折部走线存在较大的断线风险，但当该距离d过长时，需要更宽的空间进行容纳，便使得无基板10支撑的显示区域越大，此处塌陷的风险也越大，同时该距离d增大到一定程度时，对降低弯折区走线断线风险便无太大作用，综合考量，该距离d的优选范围为0.5-1.5毫米。
可以理解的是，在该弯折部相对的一侧区域，所述基板10空缺部位的宽度大于等于上述的最大垂直距离d，以提供足够的空间进行容纳。
在一些实施例中，通常会根据拼接显示单元的尺寸大小，设置一或两个扇出区，具体地，当拼接显示单元的尺寸较小时，金属走线也较少，通常仅设置一个扇出区；
当拼接显示单元的尺寸较大时，金属走线随之增多，则会设置两个扇出区，分别设于相邻的两侧边外侧，所述两个扇出区各自的固定部层叠的贴附固定于所述基板的第二表面，图1中仅示出了一个扇出区的示意图，可以理解的是，另一扇出区在垂直于图片的方向按照相同的方式设置，另一方向对应位置的基板也存在相同的空缺空间，此处未给出具体示意图，但应当很容易理解。
在一些实施例中，所述发光层30上还依次设有封装层60，所述封装层60的高度需完全覆盖所述微型发光二极管401，且封装层60上表面平整精度在±10 µm范围内，另外，所述封装层60的材料选自环氧胶或硅胶等其他透明胶料，其封装的效果不限于透明或雾面，当为透明时，对亮度的损失较小；当为雾面时，可一定程度地减少环境光镜面反射而提高显示对比度，但会造成一定程度的亮度损失，根据实际工艺需求进行选择。
在一些实施例中，所述封装层60上还设有支撑层70，防止没有所述基板10支撑的显示区域，膜层发生塌陷而影响显示效果，所述支撑层70的材料通常为具有一定刚性的材料，例如支撑层70可以为一层偏光片，不仅可起到支撑作用，还可一定程度地减少环境光镜面反射而提高显示对比度，当然所述支撑层70的材料还可为亚克力等其他材料，本发明对此无特殊的限定。
在一些实施例中，所述扇出区302的固定部通过双面胶层80贴附固定于所述基板10的第二表面，且所述固定部远离所述基板10的一侧面还设有保护层90，防止此处金属走线裸露而受到破坏。
另外，图1中的切割保护膜50与显示效果无关，用于在制备中实现精准切割，详见后述实施例。
需要说明的是，上述实施例中仅描述了上述结构，可以理解的是，除了上述结构之外，还可以根据需要包括任何其他的必要结构，例如绑定于扇出区走线上的cof(chip onFPC)，具体此处不作限定。
在本发明的另一实施例中，还提供了一种拼接显示面板的制备方法，请结合图2以及图3A-3I，所述制备方法包括如下步骤：
S10:提供一基板，在所述基板的第一表面上形成柔性衬底；
S20:在所述柔性衬底上形成阵列驱动层，得到柔性驱动基板，所述的阵列驱动层包括多个各自独立地阵列驱动；
S30:对所述柔性驱动基板进行切割，得到多块拼接柔性驱动基板，请参阅图3A，所述拼接柔性驱动基板同样由下至上依次包括基板10，柔性衬底20以及阵列驱动层30，每一所述的拼接柔性驱动基板中的阵列驱动层30包括显示区301以及设于所述显示区301外侧的至少一个扇出区302；
S40:请参阅图3B,将多个微型发光二极管401转移至所述拼接柔性驱动基板上，并绑定至所述阵列驱动层30的显示区301上，具体地，通常先印刷锡膏形成触点402，再将所述微型发光二极管401通过触点402进行绑定，即形成发光层40，其中所述微型发光二极管401的转移技术通常采用巨量转移技术；
S50:请参阅图3C，在所述多个微型发光二极管401上形成封装层60；
S60:切割除去非显示区域对应的所述封装层，并切割除去非显示区域，以及所述扇出区相对的一侧的部分显示区域对应的所述基板，所述切割工艺通常可采用水刀切割工艺。
在一实施方式中，当所述显示区外侧设有两个扇出区，所述两个扇出区分别设于相邻的两侧边外侧时，所述步骤S60通常包括下述步骤：
S601:请参阅图3D，对向所述基板10的第一表面，以所述显示区301中未设有所述扇出区的侧边的外边缘作为第一切割边进行切割，此切割深度为D1,即由上至下切到底，直至去除所述基板10，以及以所述显示区301中设有所述扇出区的侧边的外边缘作为第二切割边进行切割，此切割深度为D2，由上至下切割至去除所述封装层60，封装层60以下的膜层仍保留。
上述的第一切割边与第二切割边请参阅图3E提供的平面切割示意图，其中，A1为显示区轮廓，A2为扇出区轮廓，A3为封装层轮廓，L1为第一切割边，L2为第二切割边，所述第一切割边L1与第二切割边L2均在对应地显示区侧边外且平行于对应地显示区侧边，即切割后保留的封装层区域大小略大于显示区区域，示例性地，在左右方向上，封装层与显示区的宽度差与显示区中像素间距（左右方向上）相当，使得拼接后的显示面板中各像素均匀分布。
S602: 请参阅图3F，对向所述基板的第二表面，以所述显示区301中未设有所述扇出区的侧边以内的边作为第三切割边进行切割，此切割深度为D3，小于所述基板10的厚度，以及以所述显示区301中设有所述扇出区的侧边外边缘作为第四切割边进行切割，此切割深度为D3，小于所述基板10的厚度，在未完全切割至柔性衬底20处时，结合剥离工艺使得部分的所述基板20与所述柔性衬底20剥离而去除，仅保留所述第三切割边与所述第四切割边以内的部分显示区对应的所述基板，即形成如图3H所示的结构。
上述的第三切割边与第四切割边请参阅图3G提供的平面切割示意图，其中，A1为显示区轮廓，A2为扇出区轮廓，A4为基板轮廓，L3为第三切割边，L4为第四切割边，所述第三切割边L3在对应地显示区侧边以内且平行于对应地显示区侧边，所述第三切割边L3与对应显示区侧边的垂直距离大于等于对应的所述扇出区的弯折部中距相对的所述基板侧面的最大垂直距离d，所述第四切割边L4在对应地显示区侧边外且平行于对应地显示区侧边，通常情况下，所述第四切割边L4以及第二切割边L2相对显示区的位置大致相同。
另外，在两个扇出区相接之处还需进行直角切割（被切割去除的直角处未设计图形），防止两个扇出区在弯折时发生相互干涉。
S70:请参阅图3I，将所述扇出区302沿所述基板10厚度方向弯折并贴附固定于所述基板10的与所述第一表面相对的第二表面上，即得到拼接显示单元，所述沿基板厚度方向弯折的部分为弯折部，所述贴附固定于所述基板第二表面的部分为固定部；以及，
S80:将多个所述的拼接显示单元通过拼接工艺形成拼接显示面板，即可将一拼接显示单元的所述弯折部隐藏于相邻拼接显示单元中基板形成的空缺处，根据所需的拼接显示面板的尺寸，选择合适个数的拼接显示单元依次拼接形成。
在一些实施例中，请参阅图3C，在所述步骤S50前，在所述第二切割边的位置贴附透明的切割保护膜50，所述切割保护膜50部分贴附于第二切割边相邻的微型发光二极管401上，部分贴附于第二切割边相邻的阵列驱动层30的扇出区301上，形成阶梯的结构，用以防止切割时下方的扇出区走线受损，所述切割保护膜50的材料通常至少需耐120℃的温度。
在一些实施例中，在所述步骤S50前，通常还需在阵列驱动层30的扇出区301上贴附PET离型膜（图中未示出），因后续形成封装层的时候，为了保证封装层有效区的平整度，封装层的范围会外扩到扇出区上，而封装层的材料通常为胶层，在切割去除封装层非有效区时，会对下方黏附的扇出区走线造成损伤，而在设置所述PET离型膜后，可避免该损伤，所述PET离型膜在切割后撕除。
在一些实施例中，请参阅图3I，所述扇出区的弯折部中距相对的所述基板侧面的最大垂直距离d为0.05-2毫米。
在一些实施例中，请参阅图3C，在所述步骤S50中，在形成的所述封装层60后，还在所述封装层上形成一支撑层70。
在一些实施例中，请参阅图3I，在所述步骤S70中，所述扇出区的固定部通过双面胶层80贴附固定于所述基板10的第二表面，且还在所述固定部远离所述基板10的一侧面形成保护层90。当所述显示区外侧设有两个扇出区时，所述两个扇出区各自的固定部层叠的贴附固定于所述基板的第二表面，且两个固定部之间同样通过所述双面胶层进行粘结。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见上文针对其他实施例的详细描述，此处不再赘述。
以上对本发明实施例所提供的一种拼接显示面板及其制备方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种拼接显示面板，其特征在于，所述拼接显示面板由多个拼接显示单元拼接而成，其中，任意一所述拼接显示单元包括：
基板，包括相对设置的第一表面与第二表面；
柔性衬底，设于所述基板的第一表面上；
阵列驱动层，设于所述柔性衬底上，包括显示区以及设于所述显示区外侧的至少一个扇出区；以及
发光层，包括绑定于阵列驱动层的显示区上的多个微型发光二极管，
其中，所述扇出区沿所述基板厚度方向弯折并贴附固定于所述基板的第二表面，所述扇出区包括沿基板厚度方向弯折的弯折部以及贴附固定于所述基板的第二表面的固定部，且所述基板仅设于除去所述扇出区相对的一侧的对应区域以外的显示区中，所述基板的空缺部位的宽度大于或等于所述扇出区的弯折部中距的最大垂直距离，为相邻的所述拼接显示单元中扇出区的弯折部提供容纳空间。
2.如权利要求1所述的拼接显示面板，其特征在于，所述扇出区的弯折部中距相对的所述基板侧面的最大垂直距离为0.05-2毫米。
3.如权利要求1所述的拼接显示面板，其特征在于，在所述阵列驱动层中，所述显示区外侧设有两个扇出区，分别设于相邻的两侧边外侧，所述两个扇出区各自的固定部层叠的贴附固定于所述基板的第二表面。
4.如权利要求1所述的拼接显示面板，其特征在于，所述发光层上还依次设有封装层以及支撑层。
5.如权利要求1所述的拼接显示面板，其特征在于，所述扇出区的固定部通过双面胶层贴附固定于所述基板的第二表面，且所述固定部远离所述基板的一侧面还设有保护层。
6.一种拼接显示面板的制备方法，其特征在于，包括如下步骤：
S10：提供一基板，在所述基板的第一表面上形成柔性衬底；
S20：在所述柔性衬底上形成阵列驱动层，得到柔性驱动基板；
S30：对所述柔性驱动基板进行切割，得到多块拼接柔性驱动基板，每一所述的拼接柔性驱动基板中的阵列驱动层包括显示区以及设于所述显示区外侧的至少一个扇出区；
S40：将多个微型发光二极管转移至所述拼接柔性驱动基板上，并绑定至所述阵列驱动层的显示区上；
S50：在所述多个微型发光二极管上形成封装层；
S60：切割除去非显示区域对应的所述封装层，并切割除去非显示区域，以及所述扇出区相对的一侧的部分显示区域对应的所述基板；
S70：将所述扇出区沿所述基板厚度方向弯折并贴附固定于所述基板的与所述第一表面相对的第二表面上，即得到拼接显示单元，所述扇出区包括沿基板厚度方向弯折的弯折部以及贴附固定于所述基板的第二表面的固定部，所述基板的空缺部位的宽度大于或等于所述扇出区的弯折部中距的最大垂直距离，为相邻的所述拼接显示单元中扇出区的弯折部提供容纳空间；以及
S80：将多个所述的拼接显示单元通过拼接工艺形成拼接显示面板。
7.如权利要求6所述的拼接显示面板的制备方法，其特征在于，当所述显示区外侧设有两个扇出区，所述两个扇出区分别设于相邻的两侧边外侧时，所述步骤S60包括如下步骤：
S601：对向所述基板的第一表面，以所述显示区中未设有所述扇出区的侧边的外边缘作为第一切割边进行切割至去除所述基板，以及以所述显示区中设有所述扇出区的侧边的外边缘作为第二切割边进行切割至去除所述封装层；
S602：对向所述基板的第二表面，以所述显示区中未设有所述扇出区的侧边以内的边作为第三切割边进行切割，所述第三切割边平行于对应的侧边，以及以所述显示区中设有所述扇出区的侧边外边缘作为第四切割边进行切割，并且通过剥离工艺使得部分的所述基板与所述柔性衬底剥离而去除，仅保留所述第三切割边与所述第四切割边以内的部分显示区对应的所述基板。
8.如权利要求7所述的拼接显示面板的制备方法，其特征在于，在所述步骤S50前，在所述第二切割边的位置贴附透明的切割保护膜。
9.如权利要求6所述的拼接显示面板的制备方法，其特征在于，在所述步骤S70中，所述扇出区的弯折部中距相对的所述基板侧面的最大垂直距离为0.05-2毫米。
10.如权利要求6所述的拼接显示面板的制备方法，其特征在于，在所述步骤S50中，在形成的所述封装层后，还在所述封装层上形成一支撑层。
CN202010410244.2A 2020-05-15 2020-05-15 拼接显示面板及其制备方法 Active CN111584475B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010410244.2A CN111584475B (zh) 2020-05-15 2020-05-15 拼接显示面板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010410244.2A CN111584475B (zh) 2020-05-15 2020-05-15 拼接显示面板及其制备方法

Publications (2)

Publication Number Publication Date
CN111584475A CN111584475A (zh) 2020-08-25
CN111584475B true CN111584475B (zh) 2021-11-23

Family

ID=72125135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010410244.2A Active CN111584475B (zh) 2020-05-15 2020-05-15 拼接显示面板及其制备方法

Country Status (1)

Country Link
CN (1) CN111584475B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382212B (zh) * 2020-12-03 2021-12-03 深圳市华星光电半导体显示技术有限公司 显示面板、显示面板的制作方法和显示屏
CN115050259B (zh) * 2021-03-09 2023-11-14 京东方科技集团股份有限公司 一种阵列基板及拼接屏
CN113257121B (zh) * 2021-03-29 2023-04-07 北海惠科光电技术有限公司 一种显示装置及其制作方法和拼接显示装置
US20240154074A1 (en) * 2021-06-22 2024-05-09 Boe Technology Group Co., Ltd. Display panel, method for fabricating display panel and displaying device
CN113570966A (zh) * 2021-07-08 2021-10-29 深圳市华星光电半导体显示技术有限公司 一种显示装置及拼接屏
CN113471242B (zh) * 2021-09-02 2021-11-09 罗化芯显示科技开发(江苏)有限公司 一种显示面板和拼接显示屏
WO2023060516A1 (zh) * 2021-10-14 2023-04-20 厦门市芯颖显示科技有限公司 发光二极管封装结构、显示板和拼接式显示装置
CN114141155B (zh) 2021-12-07 2023-06-30 Tcl华星光电技术有限公司 拼接面板
CN114364200B (zh) * 2021-12-30 2022-10-21 重庆惠科金渝光电科技有限公司 基板组合结构及基板固定装置
CN115207073B (zh) * 2022-04-25 2023-10-24 京东方科技集团股份有限公司 显示基板及显示装置
CN115035811B (zh) * 2022-05-23 2023-12-12 广州新视界光电科技有限公司 一种led显示面板及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110379314A (zh) * 2019-07-23 2019-10-25 深圳市华星光电半导体显示技术有限公司 一种无缝拼接屏
CN110379322A (zh) * 2019-07-15 2019-10-25 深圳市华星光电半导体显示技术有限公司 显示面板、显示模组及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2511549B (en) * 2013-03-07 2020-04-22 Plastic Logic Ltd Tiled Displays

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110379322A (zh) * 2019-07-15 2019-10-25 深圳市华星光电半导体显示技术有限公司 显示面板、显示模组及显示装置
CN110379314A (zh) * 2019-07-23 2019-10-25 深圳市华星光电半导体显示技术有限公司 一种无缝拼接屏

Also Published As

Publication number Publication date
CN111584475A (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
CN111584475B (zh) 拼接显示面板及其制备方法
WO2021139626A1 (zh) 显示基板、拼接显示面板及显示装置
US11430930B2 (en) Display panel and display device with dual substrates
CN112382212B (zh) 显示面板、显示面板的制作方法和显示屏
CN110570772A (zh) 柔性显示装置及其制备方法
CN113066820B (zh) 显示装置
US10312316B2 (en) Display apparatus and method of manufacturing the same, package cover plate
CN113764455A (zh) 拼接显示面板及拼接显示装置
KR20220099490A (ko) 어레이 기판과 그 제조방법, 및 디스플레이 장치
US20220085000A1 (en) Light-emitting module and manufacturing method thereof and display device
CN212461009U (zh) 一种显示屏、拼接显示屏和显示装置
WO2022213426A1 (zh) 柔性显示面板及显示装置
CN113570966A (zh) 一种显示装置及拼接屏
CN110187580B (zh) 显示面板及其制作方法、显示装置
CN110297347B (zh) 显示面板及其制作方法、显示装置
CN111243495A (zh) 显示面板及显示装置
CN114527599A (zh) 背光模组和液晶显示装置
CN212257388U (zh) 一种显示面板和显示设备
CN111384080B (zh) 一种微型显示面板、制程方法及拼接显示面板
CN110164936B (zh) 显示面板及其制备方法
WO2021120351A1 (zh) 一种显示模组及其制备方法及电子装置
CN115731806A (zh) 拼接显示模组以及电子装置
US11116087B2 (en) Display module and display device
CN116931319A (zh) 背光模组、显示模组和显示装置
CN114898668A (zh) 拼接显示面板和拼接显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant