CN115207073B - 显示基板及显示装置 - Google Patents
显示基板及显示装置 Download PDFInfo
- Publication number
- CN115207073B CN115207073B CN202210880462.1A CN202210880462A CN115207073B CN 115207073 B CN115207073 B CN 115207073B CN 202210880462 A CN202210880462 A CN 202210880462A CN 115207073 B CN115207073 B CN 115207073B
- Authority
- CN
- China
- Prior art keywords
- line
- fan
- area
- display
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 211
- 229910052751 metal Inorganic materials 0.000 claims description 156
- 239000002184 metal Substances 0.000 claims description 156
- 125000006850 spacer group Chemical group 0.000 claims description 25
- 238000002955 isolation Methods 0.000 claims description 22
- 230000007704 transition Effects 0.000 claims description 15
- 238000005452 bending Methods 0.000 claims description 14
- 238000013459 approach Methods 0.000 claims description 10
- 238000012546 transfer Methods 0.000 claims description 7
- 238000012360 testing method Methods 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 283
- 238000010586 diagram Methods 0.000 description 23
- 239000000463 material Substances 0.000 description 16
- 239000010408 film Substances 0.000 description 15
- 230000009286 beneficial effect Effects 0.000 description 12
- 230000000007 visual effect Effects 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 239000004417 polycarbonate Substances 0.000 description 3
- 229920000915 polyvinyl chloride Polymers 0.000 description 3
- 239000004800 polyvinyl chloride Substances 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 239000012780 transparent material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- 230000003666 anti-fingerprint Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Structure Of Printed Boards (AREA)
Abstract
公开一种显示基板及显示装置,涉及显示技术领域,用于降低数据线上的电阻,提高低灰阶画面的显示效果,以及显示画面的亮度均一性。该显示基板包括多层导电层。多层导电层包括多条数据线、多条连接线和多条扇出线。连接线跨过至少一条数据线,且与所跨过的数据线绝缘。第一扇出线与连接线电连接,第二扇出线与第二数据线靠近扇出区的一端电连接。第一扇出线包括转接线。转接线位于第二扇出区。转接线与多条第二扇出线位于不同的导电层,且跨过至少一条第二扇出线。转接线包括主体部和两个连接端部,主体部位于两个连接端部靠近显示区的一侧。上述显示基板可以用于显示图像。
Description
本申请要求于2022年4月25日提交的、申请号为PCT/CN2022/089120的PCT国际申请的优先权,其全部内容通过引用结合在本申请中。
技术领域
本公开涉及显示技术领域,尤其涉及一种显示基板及显示装置。
背景技术
目前,有机发光二极管(英文全称:Organic Light-Emitting Diode,英文简称:OLED)显示装置,因其具有自发光、快速响应、高对比度、宽视角和可制作在柔性衬底上等特点,受到广泛应用。
OLED显示装置包括多个子像素,各子像素包括像素驱动电路和发光器件,通过像素驱动电路驱动发光器件发光,从而实现显示。
发明内容
本公开的实施例的目的在于提供一种显示基板及显示装置,用于降低数据线上的电阻,提高低灰阶画面的显示效果,以及显示画面的亮度均一性。
为达到上述目的,本公开的实施例提供了如下技术方案:
一方面,提供一种显示基板。所述显示基板,具有显示区和扇出区,所述扇出区与所述显示区的一侧边缘邻接。所述显示基板包括:衬底和多层导电层。所述多层导电层位于所述衬底的同一侧。所述多层导电层层叠设置。所述多层导电层中包括:多条数据线、多条连接线和多条扇出线。所述多条数据线沿第一方向间隔排布、且所述多条数据线均沿第二方向延伸,所述第二方向与所述第一方向相交叉;所述多条数据线包括多条第一数据线和多条第二数据线,所述多条第一数据线位于所述显示区沿所述第一方向的两个边缘区域,所述多条第二数据线位于所述显示区沿所述第一方向的中心区域。一条连接线的第一端位于所述边缘区域,且与一条第一数据线电连接,该条连接线的第二端延伸至所述中心区域与所述扇出区之间的交界处;至少一条所述连接线跨过至少一条数据线,且与所跨过的数据线绝缘;至少一条所述连接线的第二端位于相邻的两条第二数据线之间。所述多条扇出线位于所述扇出区;所述多条扇出线包括多条第一扇出线和多条第二扇出线;其中,第一扇出线与所述连接线的第二端电连接,第二扇出线和未与所述连接线电连接的数据线的靠近所述扇出区的一端电连接。其中,所述显示基板还具有依次远离所述显示区的弯折区和芯片安装区;所述扇出区包括第一扇出区和第二扇出区,所述第一扇出区位于所述显示区与所述弯折区之间,所述第二扇出区位于所述弯折区与所述芯片安装区之间。所述第一扇出线包括转接线,所述转接线位于所述第二扇出区;所述转接线跨过至少一条所述第二扇出线,以使所述多条扇出线远离所述显示区的一端沿所述第一方向的排列顺序,与所述多条数据线沿所述第一方向的排列顺序相同。其中,所述转接线包括主体部和两个连接端部,所述主体部位于所述两个连接端部靠近所述显示区的一侧。
上述显示基板中,通过设置转接线跨过至少一条第二扇出线,并且转接线与多条第二扇出线绝缘,这样一来,通过调节转接线的延伸方向或者延伸长度等,就能够调整多条第一扇出线远离显示区的一端沿第一方向的排列顺序。
也即是,通过设置转接线跨过至少一条第二扇出线,能够对第一扇出线远离显示区的一端(也即是第一扇出线与驱动IC电连接的一端)的排列顺序进行调整,从而能够对多条扇出线远离显示区的一端(也即是多条扇出线与驱动IC电连接的一端)的排列顺序进行调整,使得多条第一扇出线远离显示区的一端沿第一方向的排列顺序,与多条第一数据线沿第一方向的排列顺序能够相同。
从而,使得驱动IC的输出端沿第一方向的排列顺序、多条扇出线远离显示区的一端沿第一方向的排列顺序、以及多条数据线沿第一方向的排列顺序三者能够相同,驱动IC的输出端能够按顺序向多条数据线提供驱动信号,也即是使得驱动能够按照顺序驱动多列子像素发光,无需重新开发驱动,在显示基板能够实现窄边框的基础上,降低了显示基板的成本。
此外,将转接线设置在第二扇出区,避免了转接线占用第一扇出区的空间,减小第一扇出区的宽度。由于第一扇出区位于弯折区靠近显示区的一侧,故而,减小第一扇出区的宽度,能够进一步减小显示基板的下边框宽度,从而提高显示基板的视觉效果。
此外,第一扇出线还包括靠近显示区的第一子扇出线和远离显示区的第二子扇出线,第二扇出线还包括靠近显示区的第三子扇出线和远离显示区的第四子扇出线。由于主体部位于两个连接端部靠近显示区的一侧,使得主体部可以在衬底的厚度方向上,与第一子扇出线和第三子扇出线两者所在的区域存在交叠。这样设计,由于在第二方向上,第一子扇出线和第三子扇出线中的倾斜走线所占用的第二扇出区的宽度较大,因此不需要延长第一子扇出线和第三子扇出线,有利于减小扇出线对第二扇出区沿第二方向的空间的占用,从而有利于减小第二扇出区沿第二方向的宽度。而且,还有利于减小第二子扇出线的长度和第四子扇出线的长度,也即,相较于上述主体部位于两个连接端部远离显示区一侧的方案而言,有利于降低多条数据线的电阻,从而有利于提高显示基板的显示亮度,改善低灰阶画面的显示效果,提高显示基板的亮度均一性。
在一些实施例中,所述显示基板还具有位于所述弯折区和所述芯片安装区之间的电路测试区;所述第二扇出区位于所述电路测试区与所述芯片安装区之间。
在一些实施例中,所述转接线呈U形或近似U形。
在一些实施例中,所述显示基板沿所述第二方向延伸的中轴线定义为第一中轴线;所述第二扇出区位于第一中轴线一侧的区域为一个子扇出区;在所述子扇出区中:多条所述转接线呈辐射状排布;其中,相邻的两条所述转接线中,位于外侧的转接线围绕位于内侧的转接线设置。
在一些实施例中,相邻的两条所述转接线位于不同的导电层中。
在一些实施例中,所述显示基板沿所述第二方向延伸的中轴线定义为第一中轴线;所述第二扇出区位于第一中轴线一侧的区域为一个子扇出区;在所述子扇出区中:所述第一扇出线还包括依次远离所述显示区且彼此电连接的第一走线段和第二走线段;所述第一走线段自靠近所述显示区的一端至远离所述显示区的一端,逐渐靠近所述第一中轴线;所述第二走线段与所述第一中轴线平行;所述第二扇出线包括依次远离所述显示区且彼此电连接的第三走线段和第四走线段;所述第三走线段自靠近所述显示区的一端至远离所述显示区的一端,逐渐靠近所述第一中轴线;所述第四走线段与所述第一中轴线平行;其中,所述转接线靠近所述第一中轴线的所述连接端部与所述第二走线段远离所述第一走线段的端部电连接。
在一些实施例中,在所述子扇出区中:多条所述第一走线段与多条所述第三走线段交替布置;所述第一走线段远离所述显示区的端部和所述第三走线段远离所述显示区的端部所限定的拟合直线,自远离所述第一中轴线的一端至靠近所述第一中轴线的一端,逐渐靠近所述显示区。
在一些实施例中,在所述子扇出区中:多条所述第二走线段中,直接相邻的所述第二走线段为同一组,同一组中的所述第二走线段远离所述显示区的端部沿所述第一方向错开设置。
在一些实施例中,在所述子扇出区中:相邻的两条所述第二走线段中,靠近所述第一中轴线的所述第二走线段的长度,小于远离所述第一中轴线的所述第二走线段的长度;相邻的两条所述转接线中,靠近所述第一中轴线的所述转接线中用于连接所述第二走线段的所述连接端部,相对于远离所述第一中轴线的所述转接线中用于连接所述第二走线段的所述连接端部,更靠近所述显示区。
在一些实施例中,所述主体部包括第一转接段;
所述第一转接段与所述转接线中连接所述第二走线段的所述连接端部相连;所述第一转接段在所述衬底上的正投影与对应连接的所述第二走线段在所述衬底上的正投影重叠或大致重叠。
在一些实施例中,所述主体部还包括与所述第一转接段连接的第二转接段,以及与所述第二转接段连接的第三转接段。所述多层导电层中还包括:隔离块,位于所述第一走线段和所述第三走线段远离所述衬底的一侧,且所述隔离块覆盖所述第一走线段和所述第三走线段;其中,所述转接线位于所述隔离块远离所述衬底的一侧;所述第二转接段在所述衬底上的正投影位于所述隔离块在所述衬底上的正投影内;所述第一转接段和所述第三转接段两者在所述衬底上的正投影均位于所述隔离块在所述衬底上的正投影外。
在一些实施例中,所述多层导电层中包括:至少两层栅金属层和至少两层源漏金属层。所述至少两层源漏金属层均位于所述至少两层栅金属层远离所述衬底的一侧。所述第一走线段、所述第二走线段、所述第三走线段和所述第四走线段位于所述至少两层栅金属层中,所述隔离块位于所述至少两层源漏金属层中相对靠近所述衬底的源漏金属层,所述转接线位于所述至少两层源漏金属层中相对远离所述衬底的源漏金属层。
另一方面,提供一种显示装置。所述显示装置包括:如上述任一实施例所述的显示基板。
上述显示装置具有与上述一些实施例中提供的显示基板相同的结构和有益技术效果,在此不再赘述。
附图说明
为了更清楚地说明本公开中的技术方案,下面将对本公开一些实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例的附图,对于本领域普通技术人员来讲,还可以根据这些附图获得其他的附图。此外,以下描述中的附图可以视作示意图,并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据一些实施例的显示装置的结构图;
图2为根据一些实施例的显示面板的结构图;
图3为根据一些实施例的显示基板的结构图;
图4为子像素中发光器件与像素驱动电路连接结构的结构图;
图5为根据另一些实施例的显示基板的结构图;
图6为根据又一些实施例的显示基板的结构图;
图7为根据又一些实施例的显示基板的结构图;
图8为根据一些实施例的显示基板的局部结构图;
图9为图8中第一栅金属层、第二栅金属层和第一源漏金属层的结构图;
图10为图8中第二源漏金属层和第三源漏金属层的结构图;
图11为图8中区域001的局部结构图;
图12~图17为图11中各个膜层的结构图。
具体实施方式
下面将结合附图,对本公开一些实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本公开一部分实施例,而不是全部的实施例。基于本公开所提供的实施例,本领域普通技术人员所获得的所有其他实施例,都属于本公开保护的范围。
除非上下文另有要求,否则,在整个说明书和权利要求书中,术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思,即为“包含,但不限于”。在说明书的描述中,术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外,所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中,除非另有说明,“多个”的含义是两个或两个以上。
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言,其不排除适用于或被配置为执行额外任务或步骤的设备。
另外,“基于”的使用意味着开放和包容性,因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
应当理解的是,当层或元件被称为在另一层或基板上时,可以是该层或元件直接在另一层或基板上,或者也可以是该层或元件与另一层或基板之间存在中间层。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中,为了清楚,放大了层和区域的厚度。因此,可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此,示例性实施方式不应解释为局限于本文示出的区域的形状,而是包括因例如制造而引起的形状偏差。例如,示为矩形的蚀刻区域通常将具有弯曲的特征。因此,附图中所示的区域本质上是示意性的,且它们的形状并非旨在示出设备的区域的实际形状,并且并非旨在限制示例性实施方式的范围。
图1为根据一些实施例的显示装置的结构图。
如图1所示,本公开的一些实施例提供了一种显示装置200。可以理解地,显示装置200为具有图像显示功能的产品。示例的,显示装置200可以用于显示静态图像,例如图片或者照片。显示装置200也可以用于显示动态图像,例如视频或者游戏画面。
在一些示例中,显示装置200可以为笔记本电脑、移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如,里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如,车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、包装和美学结构(例如,对于一件珠宝的图像的显示器)等。
显示装置200包括显示面板210。在一些示例中,显示面板210为有机发光二极管显示器(英文全称:Organic Light-Emitting Diode,英文简称:OLED)或量子点电致发光显示器(Quantum Dot Light-Emitting Diodes,简称QLED)。
除此之外,显示装置200还可以包括屏下摄像头以及屏下指纹识别传感器等,使得显示装置能够实现拍照、录像、指纹识别或者人脸识别等多种不同功能。
图2为根据一些实施例的显示面板的结构图。
显示面板210包括显示基板100。示例的,如图2所示,显示面板210还可以包括位于显示基板100显示侧的其他功能膜层211,例如触控功能层、减反射层、抗指纹层、硬化层以及封装盖板等,使得显示面板210能够实现不同的功能。
本公开的实施例对显示面板210的其他功能膜层211不做进一步限定。下面对显示基板100进行举例说明。
图3为根据一些实施例的显示基板的结构图。
在一些示例中,如图3所示,显示基板100包括多个子像素101。多个子像素101沿第一方向X排列成多列,且沿第二方向Y排列成多行。在一些示例中,第一方向X和第二方向Y相交叉。示例的,第一方向X与第二方向Y垂直。在一些示例中,第一方向X为水平方向,第二方向Y为竖直方向。
可以理解地,子像素101是显示基板100进行画面显示的最小单元。每个子像素101可显示一种单一的颜色,例如红色、绿色或蓝色。显示基板100可以包括多个红色子像素、多个绿色子像素和多个蓝色子像素。通过调节不同颜色的子像素101的亮度(灰阶),即可得到不同强度的红光、绿光和蓝光,而不同强度的红光、绿光和蓝光中的至少两者进行叠加,又可以显示出更多颜色的光,从而实现了显示基板100的全彩化显示。
可以理解地,如图3所示,显示基板100具有显示区AA和扇出区(英文全称:Fanout)BB,扇出区BB与显示区AA的一侧边缘邻接。其中,显示区AA用于显示图像信息,多个子像素101位于显示基板100的显示区AA。
需要说明的是,扇出区BB与显示区AA的一侧边缘邻接,也即是扇出区BB靠近显示区AA的一侧边缘,与显示区AA靠近扇出区BB的一侧边缘相重合。本公开的说明书附图中,以图3为例,扇出区BB的边缘与显示区AA的边缘相互分离,仅仅是为了便于示出显示区AA和扇出区BB,不对显示区AA和扇出区BB做进一步限定。
在一些示例中,如图3所示,扇出区BB沿第二方向Y位于显示区AA的一侧。
在一些示例中,如图3所示,扇出区BB与显示区AA的下边缘邻接。也即是,扇出区BB沿第二方向Y位于显示区AA的下方。示例性的,当显示装置200在垂直于或者近似垂直于地面的状态下使用时,扇出区BB相对于显示区AA更靠近地面。
在一些示例中,每个子像素101包括发光器件300和像素驱动电路,像素驱动电路与发光器件300电连接,用于驱动发光器件300发光。
图4为子像素中发光器件与像素驱动电路连接结构的示意图。
在一些示例中,如图4所示,显示基板100包括衬底102和多层导电层103。多层导电层103位于衬底102的同一侧。多层导电层103层叠设置。
在一些示例中,衬底102为柔性材料,使得显示基板100能够弯曲,从而使得显示面板210能够实现曲面显示、折叠显示或滑卷显示等功能。在另一些示例中,衬底102为硬性材料。
示例的,衬底102的材料可以为聚酰亚胺(英文全称:Polyimide,英文简称:PI)、聚碳酸酯(英文全称:polycarbonate,英文简称:PC)或者聚氯乙烯(英文全称:polyvinylchloride,英文简称:PVC)中的任一个。
在一些示例中,多层导电层103之间可以设置有绝缘层(例如栅绝缘层和缓冲层、钝化层、有机层等),起到对于相邻的两层导电层103进行电隔离的作用。
示例的,像素驱动电路设置在多层导电层103中。在一些示例中,如图4所示,多层导电层103包括依次远离衬底102的有源膜层1031、至少一层栅金属层Gate(如第一栅金属层Gate1、第二栅金属层Gate2和第三栅金属层(图中未示出,可位于第二栅金属层Gate2与第一源漏金属层SD1之间))、至少一层源漏金属层(如第一源漏金属层SD1、第二源漏金属层SD2和第三源漏金属层(图中未示出,可位于第二源漏金属层SD2与阳极层AND之间))等。
示例的,任一层栅金属层Gate可以包括钼材料。任一层源漏金属层可以包括钛/铝/钛复合叠层结构。
像素驱动电路包括多个薄膜晶体管(英文全称:Thin Film Transistor,英文简称:TFT)和至少一个电容。示例的,有源膜层1031和第一栅金属层Gate1可以用于形成多个薄膜晶体管中的一部分薄膜晶体管(一个、两个或者更多个),有源膜层1031和第二栅金属层Gate2可以用于形成多个薄膜晶体管中的另一部分薄膜晶体管(一个、两个或者更多个)。第一栅金属层Gate1和第二栅金属层Gate2可以用于形成至少一个电容。
需要说明的是,此处并不对有源膜层1031的数量进行限定,例如,本公开的一些实施例中可以仅包括一层有源膜层1031,该有源膜层1031的材料可以包括金属氧化物、也可以包括低温多晶硅。或者,本公开的一些实施例中还可以包括两层有源膜层1031,其中,一层有源膜层1031的材料包括金属氧化物,另一层有源膜层的材料包括低温多晶硅。
由上述一些实施例可知,显示基板100还包括发光器件300,像素驱动电路与发光器件300电连接。下面继续参照图4,对发光器件300进行举例说明。
在一些示例中,发光器件300位于所述多层导电层103远离衬底102的一侧。示例的,发光器件300包括沿远离衬底102的方向依次设置的阳极层AND、发光层EML和阴极层CTD。
在一些示例中,发光层EML包括多个间隔设置的有效发光部,可以理解地,有效发光部用于发光。示例的,有效发光部包括电致发光材料。可以理解地,电致发光指的是有机半导体材料在电场驱动下,通过载流子注入、传输、电子和空穴结合形成激子,进而辐射复合导致发光的现象。
可以理解地,多个有效发光部中的一部分用于发红光,另一部分用于发绿光,又一部分用于发蓝光。示例的,可以选择不同的电致发光材料,使得有效发光部能够发不同颜色的光。可以理解地,发红光的有效发光部、发绿光的有效发光部和发蓝光的有效发光部三者的数量可以相同,也可以不同。
示例的,发红光的有效发光部、发绿光的有效发光部和发蓝光的有效发光部可以混合阵列排布,这样一来,通过控制发不同的有效发光部的发光强度,就能够得到不同强度的红光、绿光和蓝光。将不同强度的红光、绿光和蓝光混合,即可使得显示基板100显示彩色图像。
可以理解地,像素驱动电路能够驱动发光层EML发光。在一些示例中,一个像素驱动电路通过阳极层AND与一个有效发光部电连接,使得各个像素驱动电路能够通过阳极层AND,分别向各个有效发光部提供驱动电流,也即是使得多个有效发光部进行独立发光,减小多个有效发光部之间的相互干扰,提高显示基板100的显示效果。可以理解地,通过调节像素驱动电路向有效发光部提供的驱动电流的大小,能够对有效发光部的发光亮度起到调节作用。
在一些示例中,阳极层AND为金属材料,例如铜或者银等。阴极层CTD为透明材料,例如透明氧化铟锡(英文全称:Indium Tin Oxide,英文简称:ITO)或者透明氧化铟锌(英文全称:Indium Zinc Oxide,英文简称:IZO)等,使得有效发光部发射的光线能够经由阴极层CTD射出,即此时显示基板100为顶发光显示基板。
在另一些示例中,阳极层AND为透明材料,例如ITO或者IZO等,阴极层CTD为金属材料,例如铜或者银等,使得有效发光部发射的光线能够经由阳极层AND射出,即此时显示基板100为底发光显示基板。
在又一些示例中,阳极层AND和阴极层CTD均为透明材料,例如ITO或者IZO等,使得有效发光部发射的光线可以经由阳极层AND和阴极层CTD射出,即此时显示基板100为双面发光显示基板。
在一些示例中,基于功函数考虑,阳极层AND的材料包括ITO、或者ITO-Ag-ITO的叠层,使得阳极层AND能够提供更多的空穴。阴极层CTD的材料包括MgAg,使得阴极层CTD能够提供更多的电子。阴极层CTD的厚度很薄,可透光,使得显示基板100能够实现顶发射。
在一些示例中,沿阳极层AND至有效发光部的方向,在阳极层AND和有效发光部之间设置有空穴注入层(英文全称:Hole Inject Layer,英文简称:HIL)、空穴传输层(英文全称:Hole Transport Layer,英文简称:HTL)和电子阻挡层(英文全称:Electron BlockingLayer,英文简称:EBL)中的至少一个。沿阴极层CTD至有效发光部的方向,在阴极层CTD和有效发光部之间设置有电子注入层(英文全称:Electron Inject Layer,英文简称:EIL)、电子传输层(英文全称:Electron Transport Layer,英文简称:ETL)和空穴阻挡层(英文全称:Hole Blocking Layer,英文简称:HBL)中的至少一个。上述设置方式,提高了有效发光部的发光可靠性。
图5为根据另一些实施例的显示基板的结构图。
在一些示例中,如图5所示,显示基板100还包括封装层104。封装层104位于发光器件300远离衬底102的一侧,并且能够覆盖发光器件300,将发光器件300包覆起来,以避免外界环境中的水汽和氧气进入发光器件300,起到保护发光器件300的作用。
图6为根据又一些实施例的显示基板的结构图。
在一些实施例中,在一些示例中,如图6所示,多层导电层103除了包括像素驱动电路之外,还包括多条数据线110和多条扇出线130。可以理解地,多条数据线110位于显示区AA,且与多个像素驱动电路电连接,用于将驱动信号传输至像素驱动电路,使得像素驱动电路能够驱动发光器件300发光,实现不同灰阶的显示。多条扇出线130位于扇出区BB,且与多条数据线110一一对应地电连接。
示例的,如图6所示,多条数据线110沿第一方向X间隔排布、且多条数据线110均沿第二方向Y延伸,第二方向Y与第一方向X相交叉,并且,第一方向X和第二方向Y可以均平行于衬底102。
在一些示例中,第一方向X和第二方向Y相垂直或者近似相垂直。示例的,如图6所示,第一方向X为水平方向,第二方向Y为竖直方向。
由上述可知,如图3所示,多个子像素101沿第一方向X排列成多列,且沿第二方向Y排列成多行,也即是,多个子像素101中的像素驱动电路能够沿第一方向X和第二方向Y,呈多行和多列阵列排布。如图6所示,多条数据线110沿第二方向Y延伸,这样一来,使得一条数据线110能够与沿第二方向Y排布的一列子像素101中的像素驱动电路电连接,以向一列子像素101中的像素驱动电路提供数据电压。
在一些示例中,多条数据线110沿第一方向X的间隔距离相同或者近似相同。
可以理解地,如图6所示,扇出区BB沿第二方向Y,与显示区AA的一侧边缘邻接,因此,设置多条数据线110沿第二方向Y延伸,使得多条数据线110能够与位于扇出区BB内的多条扇出线130一一对应地电连接。
示例的,如图6所示,位于扇出区BB内的多条扇出线130逐渐靠近并收拢,并延伸至扇出区BB远离显示区AA的一侧,便于多条扇出线130与显示基板100外部的驱动芯片(英文全称:Integrated Circuit,英文简称:IC)电连接。可以理解地,驱动IC能够通过多条扇出线130和多条数据线110,向各个像素驱动电路输入信号。
在一些示例中,多条扇出线130远离显示区AA的一侧,延伸至扇出区BB远离显示区AA的一侧边缘,使得多条扇出线130能够与驱动IC电连接。
但是,上述实现方式,会增大多条扇出线130沿第二方向Y的占用空间,从而导致扇出区BB的宽度增大,也即是导致显示面板210的侧边框(例如下边框)宽度增大,不利于显示面板210实现窄边框,影响显示面板210的视觉效果。
在一些示例中,多条扇出线130位于至少一层栅金属层gate(如第一栅金属层gate1、第二栅金属层gate2和第三栅金属层)。栅金属层gate包括钼材料,钼材料的电阻较大。在此基础上,如图6所示,位于沿第一方向X两端区域的扇出线130的长度较长,导致位于沿第一方向X两端区域的数据线110上的电阻比较大,容易降低显示基板100沿第一方向X两端区域的显示亮度。并且,如图6所示,由于位于沿第一方向X两端区域的扇出线130的长度明显大于位于第一方向X中间区域的扇出线130的长度,还会导致位于沿第一方向X两端区域的数据线110与位于第一方向X中间区域的数据线110之间的电阻差异增大,因此,容易导致显示基板100沿第一方向X中间区域的显示亮度,高于显示基板100沿第一方向X两端区域的显示亮度,从而影响显示基板100的显示画面亮度均匀性。
图7为根据又一些实施例的显示基板的结构图。
本公开的一些实施例提供的一种显示基板100,如图7所示,显示基板100包括显示区AA和扇出区BB。扇出区BB与显示区AA的一侧边缘邻接。显示基板100包括衬底102和多层导电层103(如图4所示),多层导电层103位于衬底102的同一侧,且多层导电层103层叠设置。多层导电层103中包括多条数据线110。多条数据线110沿第一方向X间隔排布、且多条数据线110均沿第二方向Y延伸,第二方向Y与第一方向X相交叉。
需要说明的是,本公开的上述实施例已经对显示区AA、扇出区BB、衬底102、多层导电层103以及多条数据线110等进行了举例说明,在此不再赘述。此外,参阅图7,显示基板100还可以包括多条扫描控制信号线105,多条扫描控制信号线105沿第二方向Y间隔排布,且均沿第一方向X延伸,这样一来,使得一条扫描控制信号线105能够与沿第一方向X排布的一行子像素101中的像素驱动电路电连接,以控制一行子像素101中的像素驱动电路的工作状态。
下面继续参照图7,对本公开的一些实施例提供的显示基板100进行举例说明。
在一些示例中,如图7所示,多条数据线110包括多条第一数据线111和多条第二数据线112。多条第一数据线111位于显示区AA沿第一方向X的两个边缘区域AA1,多条第二数据线112位于显示区AA沿第一方向X的中心区域AA2。
示例的,如图7所示,边缘区域AA1的数量为两个,两个边缘区域AA1沿第一方向X位于显示基板100的两侧区域,中心区域AA2沿第一方向X,位于两个边缘区域AA1之间。
示例的,第一数据线111和第二数据线112的数量可以相同,也可以不同。并且,位于两个边缘区域AA1内的第一数据线111的数量可以相同,也可以不同。
需要说明的是,本公开的各个实施例中,第一数据线111和第二数据线112仅用于区分位于边缘区域AA1和中心区域AA2内的数据线110,不对数据线110的其他方面做进一步限定。
示例的,沿第一方向X,显示区AA的两个边缘区域AA1的宽度相同或者近似相同。在一些示例中,如图7所示,显示区AA包括圆角,也即是显示区AA相邻的两条边缘之间呈圆弧状或者近似圆弧状相连接。圆角位于显示区AA的边缘区域AA1内。示例的,边缘区域AA1在第一方向X上的宽度尺寸可以大于或等于圆角在第一方向X上的宽度尺寸。
示例的,多条第一数据线111和多条第二数据线112位于同一层导电层103中。例如,多条第一数据线111和多条第二数据线112均位于第一源漏金属层SD1上。又例如,多条第一数据线111和多条第二数据线112均位于第二源漏金属层SD2上。再例如,多条第一数据线111和多条第二数据线112也可以位于除了第一源漏金属层SD1和第二源漏金属层SD2以外的其他导电层103(例如第三源漏金属层)上。
如图7所示,所述多层导电层103还包括多条连接线120。一条连接线120的第一端(即图7中的箭头端)位于显示区AA的边缘区域AA1,且与一条第一数据线111电连接。连接线120的第二端(即图7中箭头端的对端)延伸至显示区AA的中心区域AA2与扇出区BB之间的交界处。
示例的,如图7所示,多条连接线120中的任一条连接线120的第二端,均延伸至显示区AA的中心区域AA2。
由上述可知,显示区AA靠近扇出区BB的一侧边缘,可以与扇出区BB靠近显示区AA的一侧边缘相重合。连接线120的第二端延伸至中心区域AA2和扇出区BB交界处。可以理解为,连接线120的第二端,可以位于中心区域AA2和扇出区BB之间的分界线上;或者,也可以与该分界线之间具有较小的间隙,例如几微米的间隙,此时,连接线120的第二端可以位于分界线靠近显示区AA一侧,也可以位于分界线靠近扇出区BB一侧。
如图7所示,至少一条连接线120跨过至少一条数据线110(例如第一数据线111和/或第二数据线112),且与所跨过的数据线110绝缘。
可以理解地,由于多条数据线110沿第一方向X间隔排布,使得一些连接线120的第二端在延伸至中心区域AA2与扇出区BB之间的交界处时,需要跨过至少一条数据线110。例如,至少一条连接线120可以同时跨过第一数据线111和第二数据线112。又例如,至少一条连接线120可以仅跨过第一数据线111(未图示)。又例如,至少一条连接线120可以仅跨过第二数据线112(未图示)。
此外,结合图7所示,显示基板100中还可以包括不跨过任何数据线110的连接线120,例如图7中沿第一方向X由左至右排列的第1根连接线120和最后1根连接线120。
可以理解地,连接线120跨过至少一条数据线110,也即是,连接线120在衬底102上的正投影,与至少一条数据线110在衬底102上的正投影相交。
在一些示例中,连接线120和数据线110位于不同的导电层103,使得连接线120能够与跨过的数据线110绝缘。
示例的,数据线110位于第一源漏金属层SD1,连接线120位于第二源漏金属层SD2。或者,数据线110位于第二源漏金属层SD2,连接线120位于第三源漏金属层。
示例的,当连接线120和数据线110位于不同的导电层103时,连接线120的第一端可以通过转接孔,与第一数据线111电连接。可以理解地,转接孔沿垂直于或者近似垂直于衬底102的方向,贯穿相邻的两层导电层103之间的绝缘膜层,使得不同的导电层103能够电连接,也即是使得位于不同的导电层103上的导电走线(例如连接线120和数据线110)能够电连接。示例的,当两层导电层103不相邻时,可以通过多个转接孔,使得位于不同的导电层103上的导电走线能够电连接。
示例的,为了便于说明,可以将电连接第一源漏金属层SD1上的导电走线和第二源漏金属层SD2上的导电走线的转接孔称为PLN1孔,将电连接第二源漏金属层SD2上的导电走线和第三源漏金属层上的导电走线的转接孔称为PLN2孔。
也即是,当第一数据线111位于第一源漏金属层SD1,连接线120位于第二源漏金属层SD2时,连接线120的第一端通过PLN1孔,与第一数据线111电连接。当第一数据线111位于第二源漏金属层SD2,连接线120位于第三源漏金属层时,连接线120的第一端通过PLN2孔,与第一数据线111电连接。
由上述可知,在一些示例中,连接线120和数据线110位于不同的导电层103,使得连接线120能够与所跨过的数据线110绝缘。在另一些示例中,连接线120包括主体部分和跳线部分。其中,主体部分和跳线部分可以通过转接孔电连接。主体部分可以与数据线110位于同一导电层103,而跳线部分可以与数据线110位于不同的导电层103,以使得跳线部分能够跨过至少一条数据线110,并且与所跨过的数据线110绝缘。
如图7所示,至少一条连接线120的第二端位于相邻的两条第二数据线110之间。也即是,可以将一条连接线120的第二端设置于相邻的两条第二数据线112之间,也可以两条或者更多条连接线120的第二端设置于相邻的两条第二数据线112之间。
可以理解地,如图7所示,对于任意一组相邻的两条第二数据线112之间,可以设置有一条连接线120的第二端,也可以设置有两条或者更多条连接线120的第二端,还可以不设置有连接线120的第二端。不同的相邻两条第二数据线112之间设置的连接线120的第二端的数量可以相同,也可以不同。
如图7所示,将连接线120的第二端设置在相邻的两条第二数据线112之间,使得连接线120的第二端能够通过相邻的两条第二数据线112之间的间隔,延伸至中心区域AA2与扇出区BB之间的交界处。
可以理解地,连接线120的数量与第一数据线110的数量,可以相同,也可以不同。在一些示例中,连接线120的数量与第一数据线110的数量相同。多条连接线120与多条第一数据线111,两者一一对应地连接。在另一些示例中,连接线120的数量小于第一数据线111的数量,此时,所有连接线120可以与一部分第一数据线111一一对应地连接,而另一部分第一数据线111可以不与连接线120连接。
在一些示例中,如图7所示,连接线120包括第一子连接线121和第二子连接线122。第一子连接线121的一端位于边缘区域AA1,且与第一数据线111电连接。第一子连接线121的另一端延伸至中心区域AA2。第二子连接线122的一端与第一子连接线121远离第一数据线111的一端电连接,第二子连接线122的另一端延伸至中心区域AA2与扇出区BB之间的交界处。示例的,第一子连接线121沿第一方向X延伸,第二子连接线122沿第二方向Y延伸,第一子连接线121和第二子连接线122垂直或者近似垂直。
由上述可知,在一些示例中,连接线120包括主体部分和跳线部分。示例的,如图7所示,当连接线120包括第一子连接线121和第二子连接线122时,可以设置第二子连接线122为主体部分,主体部分与多条数据线110位于同一导电层103,第一子连接线121为跳线部分,跳线部分与多条数据线110位于不同的导电层103。第一子连接线121能够跨过至少一条数据线110,且与所跨过的数据线110绝缘。此外,在另一些示例中,还可以设置第二子连接线122为主体部分,第一子连接线121中同时包括主体部分和跳线部分,其中,跳线部分用于跨过数据线110。
在一些示例中,跳线部分相对于多条数据线110更远离衬底102,这样可以减小跳线部分与栅金属层Gate(例如第一栅金属层Gate1、第二栅金属层Gate2和第三栅金属层等)之间产生的寄生电容,提高信号的传输可靠性。
如图7所示,多层导电层103还包括多条扇出线130。多条扇出线130位于扇出区BB。多条扇出线130包括多条第一扇出线131和多条第二扇出线132。第一扇出线131与连接线120的第二端电连接,第二扇出线132与第二数据线112靠近扇出区BB的一端电连接。
需要说明的是,由于数据线110和连接线120,均可以位于显示区AA,因此,在扇出线130与数据线110(或连接线120)不同层设置,且相互电连接时,两者的转接位置可能会位于显示区AA内,此时,仍可以认为扇出线130是满足位于扇出区BB这一条件的。
第一扇出线131的数量和连接线120的数量相同,使得多条第一扇出线131能够与多条连接线120,一一对应地电连接。第二扇出线132的数量和第二数据线112的数量相同或不同。
示例的,在所有的第一数据线111与多条连接线120一一对应地电连接的情况下,第二扇出线132的数量和第二数据线112的数量相同,多条第二扇出线132与多条第二数据线112,一一对应地电连接。
而在所有的第一数据线111中的一部分第一数据线111与多条连接线120一一对应地电连接的情况下(也即是当第一数据线111的数量大于连接线120的数量时),第二扇出线132的数量和第二数据线112的数量不同。此时,多条第二扇出线132中的一部分第二扇出线132(两条或者更多条)与第二数据线112一一对应地电连接,而另一部分第二扇出线132(两条或者更多条)则可以与没有和连接线120电连接的第一数据线111一一对应地电连接。
可以理解地,上述扇出线130(包括第一扇出线131和第二扇出线132)的数量可以与数据线110(包括第一数据线111和第二数据线112)的数量相同。驱动IC输出的信号能够通过一条扇出线130传输至与该扇出线130电连接的一条数据线110,从而实现对于一列子像素101的驱动。
示例的,如图7所示,显示基板100沿第二方向Y延伸的中轴线定义为第一中轴线Q,也即第一中轴线Q位于显示基板100沿第一方向X的中心,且平行于衬底102。可以理解地,第一中轴线Q为虚拟参考线,第一中轴线Q位于显示基板100的中心区域AA2内。
可以理解地,如图7所示,由于连接线120的第二端延伸至所述中心区域AA2与扇出区BB之间的交界处,这样一来,多条第一扇出线131能够在更靠近显示基板100的第一中轴线Q的位置,与连接线120的第二端电连接。
如此设置,能够减小多条扇出线130在扇出区BB聚拢、并向远离显示区AA的方向延伸时,沿第二方向Y的占用空间。从而,能够减小扇出区BB在第二方向Y的宽度,例如,可以明显减小第一扇出区BB1在第二方向Y的宽度。因此能够减小显示面板210的侧边框(例如下边框)的宽度,使得显示面板210能够实现超窄下边框,提高显示面板210的视觉效果。
此外,由上述可知,圆角位于显示区AA的边缘区域AA1内。故而,采用上述设置方式,使得圆角位置处的第一数据线111,能够通过连接线120与第一扇出线131电连接,避免了第一扇出线131占用靠近圆角位置处的扇出区BB的空间,从而能够减小圆角处的边框宽度,使得显示面板210的显示区AA能够实现超大圆角。这样一来,一方面,能够提高显示面板210的视觉效果,另一方面,还能够提高显示面板210外部的边框与显示面板210之间的安装便捷性,减小在安装时边框受到的应力,降低安装应力导致边框褶皱甚至碎裂的风险,提高显示装置200的加工便捷性,提高显示装置200的良品率。
此外,由于位于边缘区域AA1内的第一数据线111,能够通过连接线120与第一扇出线131电连接,还有利于减小与第一数据线111电连接的第一扇出线131的长度(例如图7所示的方案中,第一扇出线131包括第一子扇出线133,沿第一方向X由左至右排列的第1~3根第一子扇出线133,在通过连接线130与第一数据线111连接时,第3根第一子扇出线133的缩短量大于第2根第一子扇出线133的缩短量,而第2根第一子扇出线133的缩短量大于第1根第一子扇出线133的缩短量),从而有利于减小第一扇出线131的电阻,也即可以减小第一数据线111上的电阻,提高与第一数据线111电连接的子像素的亮度。与此同时,由于第二扇出线132的长度不变,也即电阻基本不变,而第一扇出线131的长度减小后,可以更接近第二扇出线132的长度,继续参阅图7,第二扇出线132包括第三子扇出线136,以上述第3根第一子扇出线133为例,由于该第3根第一子扇出线133缩短后的长度,小于其左侧(图示方位)相邻的第三子扇出线136的长度,因此该第3根第一子扇出线133的电阻小于其左侧相邻的第三子扇出线136的电阻。在此基础上,由于该第3根第一子扇出线133还连接有连接线120,而连接线120位于电阻很小的源漏金属层SD(可以包括钛/铝/钛叠层结构),因此,该第3根第一子扇出线133和连接线120上的总电阻,可以略小于或等于该第3根第一子扇出线133左侧相邻的第三子扇出线136的电阻,也即是:该第3根第一子扇出线133所电连接的第一数据线111上的电阻,略小于或等于该第3根第一子扇出线133左侧(图示方位)相邻的第三子扇出线136所电连接的第二数据线112上的电阻,因此,还有利于第一数据线111与第二数据线112之间的电阻差异,提高显示画面的亮度均一性。
值得说明的是,虽然第一扇出线131与第一数据线111之间还增加了连接线120,但由于连接线120位于至少一层源漏金属层SD中,而源漏金属层SD包括钛/铝/钛复合叠层结构,相较于栅金属层Gate(包括钼材料)而言,电阻会小很多,例如可以为十分之一。因此,增加连接线120,虽然会导致第一数据线111上的电阻略微增加,但所增加的电阻远小于通过缩短第一扇出线131所减小的电阻。因此,上述一些实施例中,还是有利于减小第一数据线111上的电阻,平衡第一数据线111与第二数据线112之间的电阻差异,从而提高显示画面的亮度均匀性。
示例的,可以将上述增加连接线120的扇出方式称为FIAA(英文全称:Fanout InAA,中文名称:显示区扇出)或者FIP(英文全称:Fanout In Panel,中文名称:面板中扇出)。
由上述可知,在一些示例中,如图7所示,可以设置连接线120的数量与第一数据线110的数量相同,此时,第一数据线111与连接线120一一对应地连接。示例的,可以将该设置方式称为全部FIAA。
在另一些示例中,还可以设置一部分第一数据线111与连接线120与一一对应地连接,而另一部分第一数据线111可以不与连接线120连接,例如可以与第二数据线112一样,直接通过第二扇出线132引出。如此设置,有利于减小多条数据线110之间的间隔,提高显示区AA的像素密度,使得显示面板210能够实现高PPI(英文全称:Pixels Per Inch,中文名称:每英寸像素数)。示例的,可以将该设置方式称为部分FIAA。
综上所述,采用全部FIAA或者部分FIAA的方式,使得显示面板210能够在高分辨率的基础上实现窄边框。在一些示例中,显示面板可以是QHD(英文全称:Quad HighDefinition,中文名称:四倍高清)显示面板。
继续参阅图7,在一些实施例中,任意两条相邻的连接线120可以定义为第一连接线120a和第二连接线120b。可以理解地,本实施例中,第一连接线120a和第二连接线120b仅用于区分相邻的两条连接线120,不对连接线120做进一步限定。
在一些示例中,如图7所示,与第一连接线120a的第一端电连接的第一数据线111,相对于与第二连接线120b的第一端电连接的第一数据线111更远离显示基板100的第一中轴线Q。并且,第一连接线120a的第二端相对于第二连接线120b的第二端更靠近显示基板的第一中轴线Q。示例的,可以将上述连接方式称为逆序FIAA。
而在另一些示例中,与第一连接线120a的第一端电连接的第一数据线111,相对于与第二连接线120b的第一端电连接的第一数据线111更靠近显示基板100的第一中轴线Q。并且,第一连接线120a的第二端相对于第二连接线120b的第二端更靠近显示基板100的第一中轴线Q。示例的,可以将上述连接方式称为正序FIAA。
可以理解地,第一数据线111通过连接线120,与第一扇出线131电连接(例如采用上述逆序FIAA或正序FIAA)时,会导致多条扇出线130(包括第一扇出线131和第二扇出线132)远离显示区AA的一端(例如与驱动IC电连接的一端)沿第一方向X的排列顺序,与多条数据线110(包括第一数据线111和第二数据线112)沿第一方向X的排列顺序不同。
示例的,可以将显示基板100在第一方向X上一个边缘定义为第一边缘。可以理解地,第一边缘为显示基板100在第一方向X上两个边缘中的任一个。
示例的,可以将沿显示基板100的第一边缘至显示基板100的第一中轴线Q方向,间隔排布的多条数据线110(包括第一数据线111和第二数据线112)定义为数据线1~数据线n。其中,数据线1~数据线m(m<n)位于边缘区域AA1,数据线m+1~数据线n位于中心区域AA2。也即是,数据线1~数据线m为第一数据线111,数据线m+1~数据线n为第二数据线112。
由上述可知,连接线120的第一端与第一数据线111电连接,并且至少一条连接线120的第二端位于相邻的两条第二数据线112之间。示例的,与数据线1电连接的连接线120的第二端,能够位于数据线m+1和数据线m+2之间(正序FIAA),或者,与数据线1电连接的连接线120的第二端,能够位于数据线n-1和数据线n之间(逆序FIAA)。也即是,连接线120的第二端会插入在相邻的两条第二数据线112(例如数据线m+1和数据线m+2)之间。
这样一来,当第一扇出线131与连接线120的第二端电连接,第二扇出线132与第二数据线112靠近扇出区BB的一端电连接时,会导致至少一条第一扇出线131插入在相邻的两条第二扇出线132之间。
示例的,可以将与数据线1~数据线n一一对应地电连接的多条扇出线130(包括第一扇出线131和第二扇出线132),定义为扇出线1~扇出线n。扇出线1与数据线1电连接,扇出线2与数据线2电连接,以此类推。
由于至少一条第一扇出线131插入在相邻的两条第二扇出线132之间,这样一来,导致扇出线1~扇出线n远离显示区AA的一端(也即是多条扇出线130与驱动IC电连接的一端),沿第一边缘至第一中轴线Q方向不能够按顺序排布。
由上述可知,沿第一边缘至第一中轴线Q方向,数据线1~数据线n间隔排布。也即是,采用全部FIAA或者部分FIAA的方式布线,会导致多条扇出线130(包括第一扇出线131和第二扇出线132)远离显示区AA的一端沿第一方向X的排列顺序,与多条数据线110(包括第一数据线111和第二数据线112)沿第一方向X的排列顺序不同。
示例的,驱动IC具有输出端,驱动IC的输出端沿第一方向X的排列顺序,与多条数据线110沿第一方向X的排列顺序相同。可以理解地,由于多条扇出线130(包括第一扇出线131和第二扇出线132)远离显示区AA的一端沿第一方向X的排列顺序,与多条数据线110(包括第一数据线111和第二数据线112)沿第一方向X的排列顺序不同,会导致驱动IC的输出端无法按顺序向多条数据线110输出驱动信号,也即是使得驱动IC无法按顺序驱动多列子像素101发光。而重新开发驱动IC成本较高,导致显示面板210的成本增大。
在一些实施例中,如图7所示,显示基板100还具有弯折区(英文全称:Bending)CC。扇出区BB包括第一扇出区BB1和第二扇出区BB2,第一扇出区BB1相对于第二扇出区BB2更靠近显示区AA,弯折区CC位于第一扇出区BB1和第二扇出区BB2之间。
示例的,衬底102为柔性衬底。弯折区CC内设置有衬底102和多层导电层103中的至少一层。衬底102和多层导电层103中的至少一层能够在弯折区CC进行弯折。
在一些示例中,弯折区CC内设置有衬底102和第二源漏金属层SD2。弯折区CC位于第一扇出区BB1和第二扇出区BB2之间,使得第二扇出区BB2可以弯折至显示基板100位于显示区AA的部位的背面,避免了第二扇出区BB2占用显示基板100的显示侧的空间,从而能够进一步减小显示面板210的侧边框(例如下边框)的宽度,提高显示面板210的视觉效果。
在一些实施例中,如图7所示,显示基板100还包括芯片安装(英文全称:Chip OnPanel,英文简称:COP)区。COP区用于安装驱动IC。第二扇出区BB2位于弯折区CC与COP区之间。
在一些示例中,如图7所示,显示基板100还包括电路测试(英文全称:Cell Test,英文简称:CT)区。CT区用于测试显示基板100。此时,第二扇出区BB2可以位于CT区与COP区之间。需要说明的是,此时,CT区与弯折区CC之间的间距,可以为0(即,可以没有图7所示的中间扇出区BB0),也可以不为0(即,可以有图7所示的中间扇出区BB0)。
此外,在包含中间扇出区BB0时,中间扇出区BB0可以作为第二扇出区BB2内的一部分(未图示),也可以不作为第二扇出区BB2的一部分(如图7所示)。
在一些示例中,显示基板100还包括ILB(英文全称:Inner Lead Bonding,中文名称:内引脚接合)区(未图示)和FOP(英文全称:Flexible Printed Circuit On Panel,中文名称:面板上柔性电路板)区(未图示)。ILB区和FOP区依次位于COP区远离第二扇出区BB2的一侧。在一些示例中,驱动IC的部分引脚可以通过ILB区的走线电连接至FOP区的引脚,FOP区的引脚可以用于连接外部的柔性电路板。
由前文中的描述可知,本公开的上述一些实施例中,在采用FIAA的方式,将一些数据线110连接至驱动IC时:可以为全部FIAA(即边缘区域AA1的全部第一数据线111都通过连接线120引出),也可以为部分FIAA(即边缘区域AA1的部分第一数据线111通过连接线120引出);而且可以为正序FIAA,也可以为逆序FIAA。下文中,以图7中示出的全部FIAA以及逆序FIAA的方式为例,对本公开的一些实施例进行介绍。
本公开的一些实施例中,如图7所示,第一扇出线131包括转接线134。转接线134位于第二扇出区BB2。转接线134与多条第二扇出线132位于不同的导电层103,且转接线134跨过至少一条第二扇出线132,以使多条扇出线130远离显示区AA的一端沿第一方向X的排列顺序,与多条数据线110沿第一方向X的排列顺序相同。
可以理解地,本公开的实施例中,一条走线“跨过”另一条走线,也即是一条走线的至少部分与另一条走线位于不同的导电层103,并且该至少部分走线在衬底102上的正投影,与另一条走线在衬底102上的正投影相交叉,从而实现“跨过”该另一条走线。
可以理解地,转接线134跨过至少一条第二扇出线132,也即是转接线134在衬底102上的正投影,与至少一条第二扇出线132在衬底102上的正投影相交。转接线134与多条第二扇出线132位于不同的导电层103,使得转接线134能够与多条第二扇出线132绝缘。
在一些示例中,多条转接线134可以位于一层导电层103或者多层导电层103。示例的,当多条转接线134位于多层导电层103时,任一条转接线134与多条第二扇出线132位于不同的导电层103。
在一些示例中,当转接线134位于多层导电层103时,任意相邻的两条转接线134可以位于不同的导电层103。在一些示例中,转接线134可以位于第二源漏金属层SD2和/或第三源漏金属层。示例的,当转接线134位于第二源漏金属层SD2和第三源漏金属层时,任意相邻的两条转接线134位于不同的源漏金属层SD(包括第二源漏金属层SD2或第三源漏金属层)。
可以理解地,如图7所示,通过设置转接线134跨过至少一条第二扇出线132,并且转接线134与多条第二扇出线132绝缘,这样一来,通过调节转接线134的延伸方向或者延伸长度等,就能能够调整多条第一扇出线131远离显示区AA的一端沿第一方向X的排列顺序。
也即是,通过设置转接线134跨过至少一条第二扇出线132,能够对第一扇出线131远离显示区AA的一端(也即是第一扇出线131与驱动IC电连接的一端)的排列顺序进行调整,从而能够对多条扇出线130远离显示区AA的一端(也即是多条扇出线130与驱动IC电连接的一端)的排列顺序进行调整,使得扇出线1~扇出线n远离显示区AA的一端,能够沿第一边缘至第一中轴线Q方向按顺序间隔排布,从而使得多条扇出线130远离显示区AA的一端沿第一方向X的排列顺序,与多条第一数据线110沿第一方向X的排列顺序能够相同。
从而,使得驱动IC的输出端沿第一方向X的排列顺序、多条扇出线130远离显示区AA的一端沿第一方向X的排列顺序、以及多条数据线110沿第一方向X的排列顺序三者能够相同,驱动IC的输出端能够按顺序向多条数据线110提供驱动信号,也即是使得驱动IC能够按照顺序驱动多列子像素101发光,无需重新开发驱动IC,在显示基板100能够实现窄边框的基础上,降低了显示基板100的成本。
此外,将转接线134设置在第二扇出区BB2,避免了转接线134占用第一扇出区BB1的空间,减小第一扇出区BB1的宽度。由于第一扇出区BB1位于弯折区CC靠近显示区AA的一侧,故而,减小第一扇出区BB1的宽度,能够进一步减小显示基板100的下边框宽度,从而提高显示面板210的视觉效果。
在一些示例中,第一扇出线131通过转接线134,直接与驱动IC的输出端电连接。在另一些示例中,第一扇出线131还包括其他部分走线,第一扇出线131通过其他部分走线,与驱动IC的输出端电连接。
本公开的一些实施例中,继续参阅图7,转接线134包括主体部1340和两个连接端部(G1,G2),主体部1340位于两个连接端部(G1,G2)靠近显示区AA的一侧。下文中,为了便于描述,定义两个连接端部中,靠近第一中轴线Q的连接端部为第一连接端部G1,远离第一中轴线Q的连接端部为第二连接端部G2。
示例的,第一连接端部G1可以用于连接第一扇出线131中靠近显示区AA的部分,第二连接端部G2可以用于连接第一扇出线131中靠近COP区的部分。
在一些示例中,如图7所示,第一扇出线131还包括第一子扇出线133和第二子扇出线135。第一连接端部G1与第一子扇出线133电连接,并通过该第一子扇出线133电连接至连接线120。第二连接端部G2与第二子扇出线135电连接,并通过该第二子扇出线135电连接至驱动IC。
在一些示例中,如图7所示,第二扇出线132包括第三子扇出线136和第四子扇出线137。第三子扇出线136的一端与第二数据线112电连接,第三子扇出线136的另一端与第四子扇出线137电连接,第四子扇出线137远离第三子扇出线的一端电连接至驱动IC。
示例的,沿第一方向X,多条第三子扇出线136与多条第一子扇出线133交替设置,例如可以四条第三子扇出线136为一组,两条第一子扇出线133为一组,然后组与组之间交替设置(也即4插2方式)。当然,本公开实施例对此不作限制,例如,也可以采用3插1、4插3等方式。在此基础上,相邻的子扇出线(如相邻的第三子扇出线136与第一子扇出线133、或相邻的两条第三子扇出线136、或相邻的两条第一子扇出线133)可以位于不同的栅金属层Gate中,例如,其中一条位于第一栅金属层Gate1,另一条位于第二栅金属层Gate2。如此设置,有利于减小相邻的子扇出线之间的信号串扰。
在一些示例中,由于采用FIAA方案,使得第三子扇出线136和第一子扇出线133位于第一扇出区BB1的部位,与第一中轴线Q之间的交角更小,也即更趋近于与第一中轴线Q平行。因此,在第一扇出区BB1中,第三子扇出线136和第一子扇出线133之间、两条第三子扇出线136之间、以及两条第一子扇出线133之间,均可以有更多的距离,因此,可以设置第三子扇出线136和第一子扇出线133位于第一扇出区BB1的部位位于同一层源漏金属层SD中,或者沿第一方向X交替位于不同的源漏金属层SD中,这样可以使第三子扇出线136和第一子扇出线133分别具有更小的电阻,也即可以使第一数据线111和第二数据线112可以具有更小的电阻,有利于提高显示基板100的显示亮度。
此外,为了降低电阻,还可以设置第三子扇出线136和第一子扇出线133中的任一者位于弯折区CC的部位位于栅金属层以外的膜层(例如任一层源漏金属层),本公开实施例对此不作限制。
可以理解地,参阅图7可知,第一子扇出线133和第三子扇出线136两者位于第二扇出区BB2的部分走线需要倾斜布置,以实现进一步收拢,方便后续通过转接线134以及第二子扇出线135和第四子扇出线137与驱动IC电连接。其中,在第二方向Y上,这部分倾斜走线所占用的第二扇出区BB2的宽度,大于第二子扇出线135和第四子扇出线137两者所占用的第二扇出区BB2的宽度。
在此基础上,若设置主体部1340位于两个连接端部(G1,G2)靠近COP区的一侧,则需要进一步增大第二扇出区BB2沿第二方向Y的宽度,此时会导致第二子扇出线135的长度和第四子扇出线137的长度增加,因此,会增大多条数据线110的电阻,进而影响显示基板100的显示亮度,影响低灰阶画面的显示效果。
而本公开的上述一些实施例中,由于主体部1340位于两个连接端部(G1,G2)靠近显示区AA的一侧,使得主体部1340可以在衬底102的厚度方向上,与第一子扇出线133和第三子扇出线136两者所在的区域存在交叠。这样设计,由于在第二方向Y上,第一子扇出线133和第三子扇出线136中的倾斜走线所占用的第二扇出区BB2的宽度较大,因此不需要延长第一子扇出线133和第三子扇出线136,有利于减小扇出线130对第二扇出区BB2沿第二方向Y的空间的占用,从而有利于减小第二扇出区BB2沿第二方向Y的宽度。而且,还有利于减小第二子扇出线135的长度和第四子扇出线137的长度,也即,相较于上述主体部1340位于两个连接端部(G1,G2)靠近COP区的一侧的方案而言,有利于降低多条数据线110的电阻,从而有利于提高显示基板100的显示亮度,改善低灰阶画面的显示效果。
在一些实施例中,如图7所示,显示基板100还包括隔离块140。隔离块140将转接线134与第一子扇出线133分隔开,并将转接线134与第三子扇出线136分隔开。
示例的,第一子扇出线133和第三子扇出线136位于至少一层栅金属层Gate。转接线134位于第二源漏金属层SD2和/或第三源漏金属层中。而上述隔离块可以位于第一源漏金属层SD1中。
本实施例中,如此设置,有利于减小转接线134与第一子扇出线133之间的信号串扰,以及减小转接线134与第三子扇出线136之间的信号串扰,从而有利于提高显示区AA的亮度均匀性,使显示基板100的多个子像素不容易出现闪烁或暗线不良等问题。
在一些示例中,如图7所示,隔离块140与电压信号线141相连,也即隔离块140可以被配置为传输电压信号。示例的,电压信号线141可以是但不限于,为发光器件300的阳极提供电压的Vdd信号线、为发光器件300的阴极提供电压的Vss信号线等信号线中的任一种。
可以理解地,通过被配置为传输电压信号的隔离块140,对转接线134和第一子扇出线133,以及转接线134和第三子扇出线136进行隔离,这样一来,就无需额外设置其他部件,简化了制备工艺,降低了显示基板100的成本。
图8为根据一些实施例的显示基板的局部结构图。图9为图8中第一栅金属层、第二栅金属层和第一源漏金属层的结构图。图10为图8中第二源漏金属层和第三源漏金属层的结构图。
示例的,如图8~图10所示,第二扇出区BB2位于第一中轴线Q一侧的区域为一个子扇出区BBZ。下文中,主要对一个子扇出区BBZ内的布线方式进行介绍。可以理解地,对于两个子扇出区BBZ内的布线方式,可以相同,也可以不同。
本公开的一些实施例中,如图8~图10所示,显示基板100包括依次远离衬底102的第一栅金属层Gate1、第二栅金属层Gate2、第一源漏金属层SD1、第二源漏金属层SD2和第三源漏金属层SD3。并且,显示基板100具有依次远离显示区AA的第一扇出区BB1、弯折区CC、中间扇出区BB0(可选的)、CT区、第二扇出区BB2、COP区、ILB区和FOP区。其中,显示基板100的位于弯折区CC远离显示区AA一侧的部位,可以弯折至显示基板100的位于显示区AA的部位的背面,避免了显示基板100的位于弯折区CC远离显示区AA一侧的部位占用显示基板100的显示侧的空间,从而能够减小显示面板210的侧边框(例如下边框)的宽度,提高显示面板210的视觉效果。
在一些实施例中,如图8和图10所示,转接线134呈U形或近似U形。转接线134的开口朝向COP区。
可以理解地,呈U形或近似U形的转接线134能够跨过至少一条第二扇出线132,使得转接线134能够调整多条第一扇出线131远离显示区AA的一端沿第一方向X的排列顺序,从而使得扇出线1~扇出线n(如图8所示的扇出线480)远离显示区AA的一端,能够沿由边缘至第一中轴线Q的方向按顺序间隔排布,也即是使得多条扇出线130远离显示区AA的一端沿第一方向X的排列顺序,与多条第一数据线110沿第一方向X的排列顺序能够相同。
示例的,如图9所示,隔离块140位于第二栅金属层Gate2远离第一栅金属层Gate1的一侧。例如,隔离块140可以位于第一源漏金属层SD1。
在此基础上,示例的,第一子扇出线133和第三子扇出线136中的任一个位于第一栅金属层Gate1和/或第二栅金属层Gate2,转接线134位于第二源漏金属层SD2和/或第三源漏金属层。因此,可以利用隔离块140,将转接线134与第一子扇出线133分隔开,并将转接线134与第三子扇出线136分隔开。从而有利于减小转接线134与第一子扇出线133之间的信号串扰,以及减小转接线134与第三子扇出线136之间的信号串扰,从而有利于提高显示基板100的亮度均匀性,使显示基板100不容易出现闪烁或暗线不良等问题。
图11为图8中区域001的局部结构图。图12~图17为图11中各个膜层的结构图。
在一些实施例中,如图11所示,在一个子扇出区中:多条转接线134呈辐射状排布。其中,“辐射状排布”是指:对于任意相邻的两条转接线134,位于外侧的转接线134部分围绕位于内侧的转接线134设置,也即例如图11所示的排布方式。
示例的,各转接线134呈U形,处于内侧的转接线134大致位于处于外侧的转接线134内。
本实施例中,通过设置相邻的两条转接线134中,位于外侧的转接线134围绕位于内侧的转接线134设置有利于节省布线空间,从而有利于增大转接线134与转接线134之间的间距,降低信号串扰,同时还有利于减小显示基板100的第二扇出区BB2沿第二方向Y的尺寸,使显示基板100的下边框可以设置的更窄。
示例的,相邻的转接线134还可以彼此大致平行。这样,可以使得相邻转接线134之间的间距基本保持一致,从而有利于减小相邻转接线134之间的信号干扰,从而有利于提高显示基板的显示画面的亮度均匀性。
在一些实施例中,如图11所示,相邻的两条所述转接线位于不同的导电层中。这样设置,有利于进一步改善相邻转接线134之间的信号干扰问题,从而有利于进一步提高显示基板的显示画面的亮度均匀性。
参阅图12和图13,在一些实施例中,第一扇出线131还包括依次远离显示区AA且彼此电连接的第一走线段1311和第二走线段1312,也即第一扇出线131中的第一子扇出线133可以包括依次远离显示区AA且彼此电连接的第一走线段1311和第二走线段1312。第一走线段1311自靠近显示区AA的一端至远离显示区AA的一端,逐渐靠近第一中轴线Q。第二走线段1312与第一中轴线Q平行。
第二扇出线132包括依次远离显示区AA且彼此电连接的第三走线段1321和第四走线段1322,也即第二扇出线132中的第三子扇出线136可以包括依次远离显示区AA且彼此电连接的第三走线段1321和第四走线段1322。第三走线段1321自靠近显示区AA的一端至远离显示区AA的一端,逐渐靠近第一中轴线Q。第四走线段1322与第一中轴线Q平行。
如图16和图17所示,转接线134包括:靠近第一中轴线Q的连接端部(即第一连接端部G1),以及,远离第一中轴线Q的连接端部(即第二连接端部G2)。其中,转接线134靠近第一中轴线Q的连接端部(即第一连接端部G1)可以与图12和图13中的第二走线段1312远离第一走线段1311的端部a1电连接。
图14示出的层间介质层ILD中包括第一连接孔161和第二连接孔162。图15示出的第一源漏金属层SD1中包括第一转接部M1和第二转接部M2。
相邻的两个第二走线段1312分别位于第一栅金属层Gate1和第二栅金属层Gate2,对于相邻的两个第二走线段1312的端部a1:其中,位于第一栅金属层Gate1的第二走线段1312的端部a1,可以通过第一连接孔161电连接至位于第一源漏金属层SD1上的第一转接部M1,位于第二栅金属层Gate2的端部a1可以直接通过第二连接孔162电连接至位于第一源漏金属层SD1上的第二转接部M2。
由前文中的描述可知,可以将电连接第一源漏金属层SD1上的导电走线和第二源漏金属层SD2上的导电走线的转接孔称为PLN1孔,将电连接第二源漏金属层SD2上的导电走线和第三源漏金属层上的导电走线的转接孔称为PLN2孔。因此,图16示出的第二源漏金属层SD2中的转接线134的第一连接端部G1,可以通过PLN1孔电连接至第二转接部M2,由于第二转接部M2与一个第二走线段1312的端部a1电连接,因此,图16示出的第二源漏金属层SD2中的转接线134的第一连接端部G1,可以与一个第二走线段1312的端部a1电连接。
在此基础上,图16示出的第二源漏金属层SD2还可以包括第三转接部M3。图17示出的第三源漏金属层SD3中的转接线134的第一连接端部G1,可以通过PLN2孔电连接至第三转接部M3,而第三转接部M3可以通过PLN1孔电连接至第一转接部M1,由于第一转接部M1与另一个第二走线段1312的端部a1电连接,因此,图17示出的第三源漏金属层SD3中的转接线134的第一连接端部G1,可以与另一个第二走线段1312的端部a1电连接。
在一些实施例中,如图16所示,第二源漏金属层SD2还包括第四转接部M4。如图17所示,第三源漏金属层SD3还包括第五转接部M5。
第二源漏金属层SD2中的转接线134的第二连接端部G2可以通过PLN2孔电连接至第三源漏金属层SD3中的第五转接部M5,而第三源漏金属层SD3中的转接线134的第二连接端部G2可以通过PLN2孔电连接至第二源漏金属层SD2中的第四转接部M4。如此设置,有利于平衡位于不同层的相邻转接线134之间的寄生电容差异。
在此基础上,如图15所示,第一源漏金属层SD1中包括第一延伸走线N1和第二延伸走线N2。
第二源漏金属层SD2中的转接线134的第二连接端部G2和第四转接部M4,可以分别通过不同的PLN1孔,电连接至不同的第一延伸走线N1上。
如图12所示,第一栅金属层Gate1包括第七转接部M7和第二虚拟转接部M02。如图13所示,第二栅金属层Gate2包括第六转接部M6和第一虚拟转接部M01。如图14所示,层间介质层ILD中还包括第三连接孔163。多条第一延伸走线N1通过一部分第三连接孔163转接至第一虚拟转接部M01和第二虚拟转接部M02,多条第二延伸走线N2通过另一部分第三连接孔163转接至第六转接部M6和第七转接部M7。
通过上述方式,可以将第一扇出线131和第二扇出线132均转接至第一源漏金属层SD1。而且,通过设置第一虚拟转接部M01和第二虚拟转接部M02,可平衡由跨层转接带来的多条扇出线130之间的寄生电容差异。
如图14所示,层间介质层ILD中还包括第四连接孔164。第一延伸走线N1和第二延伸走线N2,可以通过第四连接孔164,转接至位于第一栅金属层Gate1中的引脚150上。第一栅金属层Gate1中的引脚150可以用于连接驱动IC。通过将用于连接驱动IC的引脚全部设置在第一栅金属层Gate1上,有利于提高驱动IC焊接后的稳固性。
此外,如图12所示,第一栅金属层Gate1还包括第三虚拟转接部M03。如图14所示,层间介质层ILD中还包括第五连接孔165。
通过第五连接孔165可以将第一延伸走线N1转接至位于第一栅金属层Gate1中的第三虚拟转接部M03上。这样设置,有利于平衡由跨层转接带来的多条扇出线130之间的寄生电容差异。
在一些示例中,参阅图11,在区域002(即图11中呈网格状的矩形区域)内,可以不设置第一源漏金属层SD1与第二源漏金属层SD1之间的绝缘层,也即,在此处设置的第一延伸走线N1和第二延伸走线N2,可以为同时位于第一源漏金属层SD1与第二源漏金属层SD1的叠层结构。这样设置,有利于减小第一延伸走线N1和第二延伸走线N2上的电阻,从而有利于改善显示基板100的显示效果。
在一些实施例中,如图11、图12和图13所示,在子扇出区BBZ中:多条第一走线段1311与多条第三走线段1321交替布置。
示例的,结合图12和图13所示,可以将四条相邻的第三子扇出线136划分为第一走线组,将两条相邻的第一子走线划分为第二走线组,并设置第一走线组与第二走线组交替排布,也即采“4插2”的方式进行布线。需要说明的是,在其他的一些示例中,也可以采用“3插1”、“4插3”等方式进行布线,可以根据布线空间等因素灵活设置。
参阅图12和图13,第一走线段1311远离显示区AA的端部和第三走线段1321远离显示区AA的端部所限定的拟合直线L,自远离第一中轴线Q的一端至靠近第一中轴线Q的一端,逐渐靠近显示区AA。
这样设置,可以增大第二走线段1312远离显示区AA的端部a1沿第二方向Y的布置范围,因此,可以通过调节不同的第二走线段1312的端部a1的位置,实现平衡多条第一扇出线131之间的电阻差异,从而还有利于平衡多条第一扇出线131与多条第二扇出线132之间的电阻差异。如此,使得多条第一数据线111与多条第二数据线112之间的电阻差异减小,提高了显示基板100的亮度均匀性。
在一些示例中,如图11所示,在子扇出区BBZ中:多条第二走线段1312中,直接相邻的至少两条(例如两条)第二走线段1312为同一组,同一组中的第二走线段1312远离显示区AA的端部a1沿第一方向X错开设置。
本示例中,通过设置同一组中的第二走线段1312远离显示区AA的端部沿第一方向X错开设置,有利于节省布线空间,而且有利与降低相邻的第二走线段之间的信号串扰,提高显示基板100的亮度均匀性。
在一些示例中,在子扇出区BBZ中:相邻的两条第二走线段1312中,靠近第一中轴线Q的第二走线段1312的长度,小于远离第一中轴线Q的第二走线段1312的长度;相邻的两条转接线134中,靠近第一中轴线Q的转接线134中用于连接所述第二走线段1312的连接端部(即第一连接端部G1),相对于远离第一中轴线Q的转接线134中用于连接第二走线段1312的连接端部(即第二连接端部G2),更靠近显示区AA。
需要说明的是,对于图7所示的逆序FIAA,由于越靠近第一中轴线Q的第一子扇出线133,所连接第一数据线越靠近显示区沿第一方向X的边缘,所以,越靠近第一中轴线Q的第一子扇出线133所连接的连接线120越长,越靠近第一中轴线Q的第一子扇出线133和其所连接的连接线120的总电阻越大。因此,本公开上述一些示例中,通过在子扇出区BBZ中:设置相邻的两条第二走线段1312中,靠近第一中轴线Q的第二走线段1312的长度,小于远离第一中轴线Q的第二走线段1312的长度;相邻的两条转接线134中,靠近第一中轴线Q的转接线134中用于连接所述第二走线段1312的连接端部(即第一连接端部G1),相对于远离第一中轴线Q的转接线134中用于连接第二走线段1312的连接端部(即第二连接端部G2),更靠近显示区AA。使得相邻的两个第一子扇出线133中,靠近第一中轴线Q的第一子扇出线133的长度减小量,相较于远离第一中轴线Q的第一子扇出线133的长度减小量更多,因此,靠近第一中轴线Q的第一子扇出线133的电阻减小量,相较于远离第一中轴线Q的第一子扇出线133的电阻减小量也就更多,从而可以更好的平衡多条第一子扇出线133之间的电阻差异,也即可以平衡多条第一数据线111之间的电阻差异,提高显示基板100的亮度均匀性。
在一些示例中,如图16和图17所示,主体部1340包括第一转接段1341。
第一转接段1341与转接线134中连接第二走线段1312的连接端部(即第一连接端部G1)相连。第一转接段1341在衬底上的正投影与对应连接的第二走线段1312在衬底上的正投影重叠或大致重叠。
需要说明的是,由于第一转接段1341与第二走线段1312用于传输相同的信号,因此两者之间不存在信号串扰的问题,此外,通过将这两者沿衬底的厚度方向交叠设置,有利于节省布线空间。
在一些示例中,如图16和图17所示,主体部1340还包括与第一转接段1341连接的第二转接段1342,以及与第二转接段1342连接的第三转接段1343。
示例的,参阅图11和图12~图17,隔离块140位于第一走线段1311和第三走线段1321远离衬底的一侧,且隔离块140覆盖第一走线段1311和第三走线段1321。转接线134位于隔离块140远离衬底的一侧。第二转接段1342在衬底上的正投影位于隔离块140在衬底上的正投影内。第一转接段1341和第三转接段1343两者在衬底上的正投影均位于隔离块140在衬底上的正投影外。
这样设置,既便于调节第二走线段1312远离显示区AA的端部a1与转接线134的转接位置,以平衡多条数据线110之间的电阻差异,又便于利用隔离块140分隔转接线134的第二转接段1342与第一子扇出线133的第一走线段1311,以及利用隔离块140分隔转接线134的第二转接段1342与第三子扇出线136的第三走线段1321,从而可以防止转接线134的第二转接段1342与第一子扇出线133的第一走线段1311发生串扰,以及防止转接线134的第二转接段1342与第三子扇出线136的第三走线段1321之间发生串扰,提高了显示基板100的亮度均匀性。
在图16和图17中,大致沿第一方向X延伸的虚线为隔离块140的部分边界。示例的,可以通过该部分边界所在的位置,将转接线134划分为第一转接段1341、第二转接段1342和第三转接段1343。
示例的,如图16和图17所示,第一转接段1341与第三转接段1343均平行于第一中轴线Q,第二转接段1342呈U形或近似U形。可以理解地,在其他的示例中,由于隔离块140的边界位置不同,第一转接段1341、第二转接段1342和第三转接段1343的分界位置也不固定。
示例的,第二走线段1312和第四走线段1322中的至少一者,可以被配置为包括蛇形走线或其他不规则走线,这样设计,有利于进一步平衡多条扇出线之间的电阻,进而平衡多条数据线之间的电阻。
在一些实施例中,参阅图11和图15、图16、图17,隔离块140包括第一边界E1和第二边界E2。其中,第一边界E1沿靠近第一中轴线Q的方向,逐渐远离显示区AA;第二边界E2沿靠近第一中轴线Q的方向,逐渐靠近显示区AA。
需要说明的是,第一边界E1和第二边界E2中的任一者,可以为至少一段直线(例如在图15的示例中,第一边界E1为一段直线,第二边界E2为相连接的两段直线),或者也可以为至少一段曲线,或者还可以为相连接的至少一段直线和至少一段曲线。此外,图11和图15、图16、图17只示出了第一边界E1和第二边界E2的部分,更完整的第一边界E1和第二边界E2,可以参阅图9所示的隔离块140。示例的,第一边界E1与第二边界E2可以直接相连,也可以间接相连。
在一些示例中,如图11~图13所示,第一边界E1,与第一走线段1311远离显示区AA的端部和第三走线段1321远离显示区AA的端部所限定的拟合直线L,重合或大致重合。此处,“大致重合”是指,第一边界E1与拟合直线L之间可以具有较小的间距,例如几微米的间距。
本示例中,使得隔离块140的面积可以设置的比较小,减小对第二扇出区BB的空间的占用,同时实现对第一走线段1311与转接线134的信号屏蔽,以及对第三走线段1321与转接线134的信号屏蔽,从而可以防止第一走线段1311与转接线134之间发生信号串扰,以及防止第三走线段1321与转接线134之间发生信号串扰,提高显示基板100的亮度均一性。
在一些示例中,如图11和图13所示,第二边界E2,与所有第一走线段1311和所有第三走线段1321中,最远离第一中轴线Q的走线段(例如图13中左下角示出的一条第三走线段1321,可以理解地,本公开实施例对此不作限制,在其他的一些实施例中,该走线段也可以为第一走线段1311),重合或大致重合。此处,“大致重合”是指,第二边界E2与所述的最远离第一中轴线Q的走线段之间可以具有较小的间距,例如几微米的间距。
本示例中,使得隔离块140的面积可以设置的比较小,减小对第二扇出区BB的空间的占用,同时实现对第一走线段1311与转接线134的信号屏蔽,以及对第三走线段1321与转接线134的信号屏蔽,从而可以防止第一走线段1311与转接线134之间发生信号串扰,以及防止第三走线段1321与转接线134之间发生信号串扰,提高显示基板100的亮度均一性。
在一些示例中,第一边界E1与第二边界E2之间的夹角为钝角。这样设置,有利于使隔离块140更全面的覆盖到倾斜设置的第一走线段1311和第三走线段1321,从而,有利于防止转接线134与第一走线段1311之间,以及转接线134与第三走线段1321之间,发生信号串扰。
在一些示例中,隔离块140在衬底上的正投影为三角形或近似三角形。例如,参阅图9,图9所示出的隔离块140在衬底上的正投影,相对于正常三角形而言,左端缺少了一个较大的角,右端缺少了一个较小的角。此时,可以认为该正投影形状为近似三角形。可以理解地,在其他的示例中,也可以设置隔离块140在衬底上的正投影为三角形,或者其他的近似三角形。这里,其他的近似三角形,例如可以包括三角形的边为锯齿状或波浪状的情况。
本示例中,通过设置隔离块140在衬底上的正投影为三角形或近似三角形,有利于使隔离块140更全面的覆盖到倾斜设置的第一走线段1311和第三走线段1321,防止转接线134与第一走线段1311之间,以及转接线134与第三走线段1321之间,发生信号串扰。而且,使得隔离块140的面积可以设置的比较小,减小对第二扇出区BB的空间的占用。
在一些示例中,第一走线段1311、第二走线段1312、第三走线段1321和第四走线段1322位于所述至少两层栅金属层Gate(例如第一栅金属层Gate1和第二栅金属层Gate2)。隔离块140位于所述至少两层源漏金属层SD中相对靠近衬底102的源漏金属层(例如第一源漏金属层SD1),转接线134位于所述至少两层源漏金属层中相对远离衬底的源漏金属层(例如第二源漏金属层SD2和第三源漏金属层SD3)。
示例的,在一个子扇出区中,多条第一走线段1311和多条第三走线段1321中,任意相邻的两条走线段(如第一走线段1311和第三走线段1321、或者两个第一走线段1311、或者两个第二走线段1321)位于不同的栅金属层(例如第一栅金属层Gate1和第二栅金属层Gate2),如此设置,有利于减小相邻的走线段(如第一走线段1311和第三走线段1321、或者两个第一走线段1311、或者两个第二走线段1321)之间的信号干扰,从而有利于提高显示基板的亮度均匀性。
示例的,在一个子扇出区中,任意相邻的两条转接线134位于不同的源漏金属层SD(例如第二源漏金属层SD2和第三源漏金属层SD3),如此设置,有利于减小相邻的两条转接线134之间的信号干扰,从而有利于提高显示基板的亮度均匀性。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,想到变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以所述权利要求的保护范围为准。
Claims (14)
1.一种显示基板,其特征在于,具有显示区和扇出区,所述扇出区与所述显示区的一侧边缘邻接;所述显示基板包括:
衬底;
多层导电层,位于所述衬底的同一侧;所述多层导电层层叠设置;
所述多层导电层中包括:
多条数据线,所述多条数据线沿第一方向间隔排布、且所述多条数据线均沿第二方向延伸,所述第二方向与所述第一方向相交叉;所述多条数据线包括多条第一数据线和多条第二数据线,所述多条第一数据线位于所述显示区沿所述第一方向的两个边缘区域,所述多条第二数据线位于所述显示区沿所述第一方向的中心区域;
多条连接线,一条连接线的第一端位于所述边缘区域,且与一条第一数据线电连接,该条连接线的第二端延伸至所述中心区域与所述扇出区之间的交界处;至少一条所述连接线跨过至少一条数据线,且与所跨过的数据线绝缘;至少一条所述连接线的第二端位于相邻的两条第二数据线之间;
多条扇出线,位于所述扇出区;所述多条扇出线包括多条第一扇出线和多条第二扇出线;其中,第一扇出线与所述连接线的第二端电连接,第二扇出线和未与所述连接线电连接的数据线的靠近所述扇出区的一端电连接;
其中,所述显示基板还具有依次远离所述显示区的弯折区和芯片安装区;所述扇出区包括第一扇出区和第二扇出区,所述第一扇出区位于所述显示区与所述弯折区之间,所述第二扇出区位于所述弯折区与所述芯片安装区之间;
所述第一扇出线包括转接线,所述转接线位于所述第二扇出区;所述转接线跨过至少一条所述第二扇出线,以使所述多条扇出线远离所述显示区的一端沿所述第一方向的排列顺序,与所述多条数据线沿所述第一方向的排列顺序相同;
其中,所述转接线包括主体部和两个连接端部,所述主体部位于所述两个连接端部靠近所述显示区的一侧。
2.根据权利要求1所述的显示基板,其特征在于,所述显示基板还具有位于所述弯折区和所述芯片安装区之间的电路测试区;所述第二扇出区位于所述电路测试区与所述芯片安装区之间。
3.根据权利要求1或2所述的显示基板,其特征在于,
所述转接线呈U形。
4.根据权利要求1~3中任一项所述的显示基板,其特征在于,所述显示基板沿所述第二方向延伸的中轴线定义为第一中轴线;所述第二扇出区位于第一中轴线一侧的区域为一个子扇出区;在所述子扇出区中:
多条所述转接线呈辐射状排布;其中,相邻的两条所述转接线中,位于外侧的转接线围绕位于内侧的转接线设置。
5.根据权利要求4所述的显示基板,其特征在于,
相邻的两条所述转接线位于不同的导电层中。
6.根据权利要求1~5中任一项所述的显示基板,其特征在于,
所述显示基板沿所述第二方向延伸的中轴线定义为第一中轴线;所述第二扇出区位于第一中轴线一侧的区域为一个子扇出区;在所述子扇出区中:
所述第一扇出线还包括依次远离所述显示区且彼此电连接的第一走线段和第二走线段;所述第一走线段自靠近所述显示区的一端至远离所述显示区的一端,逐渐靠近所述第一中轴线;所述第二走线段与所述第一中轴线平行;
所述第二扇出线包括依次远离所述显示区且彼此电连接的第三走线段和第四走线段;所述第三走线段自靠近所述显示区的一端至远离所述显示区的一端,逐渐靠近所述第一中轴线;所述第四走线段与所述第一中轴线平行;
其中,所述转接线靠近所述第一中轴线的所述连接端部与所述第二走线段远离所述第一走线段的端部电连接。
7.根据权利要求6所述的显示基板,其特征在于,
在所述子扇出区中:
多条所述第一走线段与多条所述第三走线段交替布置;所述第一走线段远离所述显示区的端部和所述第三走线段远离所述显示区的端部所限定的拟合直线,自远离所述第一中轴线的一端至靠近所述第一中轴线的一端,逐渐靠近所述显示区。
8.根据权利要求6或7所述的显示基板,其特征在于,
在所述子扇出区中:
多条所述第二走线段中,直接相邻的所述第二走线段为同一组,同一组中的所述第二走线段远离所述显示区的端部沿所述第一方向错开设置。
9.根据权利要求6~8中任一项所述的显示基板,其特征在于,
在所述子扇出区中:
相邻的两条所述第二走线段中,靠近所述第一中轴线的所述第二走线段的长度,小于远离所述第一中轴线的所述第二走线段的长度;
相邻的两条所述转接线中,靠近所述第一中轴线的所述转接线中用于连接所述第二走线段的所述连接端部,相对于远离所述第一中轴线的所述转接线中用于连接所述第二走线段的所述连接端部,更靠近所述显示区。
10.根据权利要求6~9中任一项所述的显示基板,其特征在于,
所述主体部包括第一转接段;
所述第一转接段与所述转接线中连接所述第二走线段的所述连接端部相连;所述第一转接段在所述衬底上的正投影与对应连接的所述第二走线段在所述衬底上的正投影重叠。
11.根据权利要求10所述的显示基板,其特征在于,
所述主体部还包括与所述第一转接段连接的第二转接段,以及与所述第二转接段连接的第三转接段;
所述多层导电层中还包括:
隔离块,位于所述第一走线段和所述第三走线段远离所述衬底的一侧,且所述隔离块覆盖所述第一走线段和所述第三走线段;
其中,所述转接线位于所述隔离块远离所述衬底的一侧;所述第二转接段在所述衬底上的正投影位于所述隔离块在所述衬底上的正投影内;
所述第一转接段和所述第三转接段两者在所述衬底上的正投影均位于所述隔离块在所述衬底上的正投影外。
12.根据权利要求11所述的显示基板,其特征在于,所述隔离块按照以下至少一种方式设置:
所述隔离块与电压信号线电连接;
或者,所述隔离块包括第一边界,所述第一边界,与所述第一走线段远离所述显示区的端部和所述第三走线段远离所述显示区的端部所限定的拟合直线,重合或大致重合;
或者,所述隔离块包括第二边界;所述第二边界,与所有所述第一走线段和所有所述第三走线段中,最远离所述第一中轴线的走线段,重合或大致重合;
或者,所述隔离块包括第一边界和第二边界,所述第一边界与所述第二边界之间的夹角为钝角;
或者,所述隔离块在所述衬底上的正投影为三角形或近似三角形。
13.根据权利要求11或12所述的显示基板,其特征在于,
所述多层导电层中包括:
至少两层栅金属层;
至少两层源漏金属层,均位于所述至少两层栅金属层远离所述衬底的一侧;
所述第一走线段、所述第二走线段、所述第三走线段和所述第四走线段位于所述至少两层栅金属层中,所述隔离块位于所述至少两层源漏金属层中相对靠近所述衬底的源漏金属层,所述转接线位于所述至少两层源漏金属层中相对远离所述衬底的源漏金属层。
14.一种显示装置,其特征在于,包括如权利要求1~13中任一项所述的显示基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2023/077861 WO2023207291A1 (zh) | 2022-04-25 | 2023-02-23 | 显示基板及显示装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2022089120 | 2022-04-25 | ||
CNPCT/CN2022/089120 | 2022-04-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115207073A CN115207073A (zh) | 2022-10-18 |
CN115207073B true CN115207073B (zh) | 2023-10-24 |
Family
ID=83299572
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210880462.1A Active CN115207073B (zh) | 2022-04-25 | 2022-07-25 | 显示基板及显示装置 |
CN202210876068.0A Active CN115101575B (zh) | 2022-04-25 | 2022-07-25 | 显示基板和显示装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210876068.0A Active CN115101575B (zh) | 2022-04-25 | 2022-07-25 | 显示基板和显示装置 |
Country Status (2)
Country | Link |
---|---|
CN (2) | CN115207073B (zh) |
WO (2) | WO2023207291A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115207073B (zh) * | 2022-04-25 | 2023-10-24 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
CN115862475A (zh) * | 2022-12-15 | 2023-03-28 | 云谷(固安)科技有限公司 | 显示面板和显示装置 |
WO2024152269A1 (zh) * | 2023-01-18 | 2024-07-25 | 京东方科技集团股份有限公司 | 阵列基板、显示面板以及显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110286532A (zh) * | 2019-07-19 | 2019-09-27 | 昆山国显光电有限公司 | 阵列基板和显示面板 |
CN110297370A (zh) * | 2018-12-11 | 2019-10-01 | 友达光电股份有限公司 | 元件基板 |
CN112289247A (zh) * | 2019-07-22 | 2021-01-29 | 三星显示有限公司 | 具有传感器区域的显示设备 |
CN112599058A (zh) * | 2020-12-22 | 2021-04-02 | 湖北长江新型显示产业创新中心有限公司 | 一种显示面板、显示装置和显示面板的修护方法 |
CN113964142A (zh) * | 2021-11-19 | 2022-01-21 | 昆山国显光电有限公司 | 显示面板和显示装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105427787B (zh) * | 2015-12-30 | 2019-02-26 | 上海中航光电子有限公司 | 阵列基板和显示面板 |
CN108598142B (zh) * | 2018-06-28 | 2020-11-17 | 上海天马微电子有限公司 | 柔性显示基板、柔性显示面板和柔性显示装置 |
US11258675B2 (en) * | 2019-10-29 | 2022-02-22 | Dell Products L.P. | Message oriented middleware topology explorer |
CN111584475B (zh) * | 2020-05-15 | 2021-11-23 | 深圳市华星光电半导体显示技术有限公司 | 拼接显示面板及其制备方法 |
CN111933674B (zh) * | 2020-08-18 | 2024-06-11 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
CN112310125B (zh) * | 2020-10-30 | 2022-08-09 | 合肥京东方卓印科技有限公司 | 显示基板及显示装置 |
CN113161401B (zh) * | 2021-04-22 | 2022-08-05 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
CN216286614U (zh) * | 2021-09-14 | 2022-04-12 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
CN114003143B (zh) * | 2021-10-28 | 2024-06-18 | 成都京东方光电科技有限公司 | 触控显示面板和触控显示装置 |
CN115207073B (zh) * | 2022-04-25 | 2023-10-24 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
CN115064108A (zh) * | 2022-06-30 | 2022-09-16 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
CN115188792A (zh) * | 2022-07-15 | 2022-10-14 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
-
2022
- 2022-07-25 CN CN202210880462.1A patent/CN115207073B/zh active Active
- 2022-07-25 CN CN202210876068.0A patent/CN115101575B/zh active Active
-
2023
- 2023-02-23 WO PCT/CN2023/077861 patent/WO2023207291A1/zh active Application Filing
- 2023-03-30 WO PCT/CN2023/085241 patent/WO2023207507A1/zh unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110297370A (zh) * | 2018-12-11 | 2019-10-01 | 友达光电股份有限公司 | 元件基板 |
CN110286532A (zh) * | 2019-07-19 | 2019-09-27 | 昆山国显光电有限公司 | 阵列基板和显示面板 |
CN112289247A (zh) * | 2019-07-22 | 2021-01-29 | 三星显示有限公司 | 具有传感器区域的显示设备 |
CN112599058A (zh) * | 2020-12-22 | 2021-04-02 | 湖北长江新型显示产业创新中心有限公司 | 一种显示面板、显示装置和显示面板的修护方法 |
CN113964142A (zh) * | 2021-11-19 | 2022-01-21 | 昆山国显光电有限公司 | 显示面板和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN115207073A (zh) | 2022-10-18 |
WO2023207291A9 (zh) | 2023-12-21 |
CN115101575A (zh) | 2022-09-23 |
WO2023207507A1 (zh) | 2023-11-02 |
WO2023207291A1 (zh) | 2023-11-02 |
CN115101575B (zh) | 2022-11-11 |
WO2023207507A9 (zh) | 2023-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11664284B2 (en) | Display device | |
CN115207073B (zh) | 显示基板及显示装置 | |
US7936432B2 (en) | Display device | |
TWI424411B (zh) | 電致發光裝置 | |
US20210328002A1 (en) | Display device | |
TWI829365B (zh) | 顯示裝置、電源供應裝置以及像素 | |
CN113555387A (zh) | 显示装置和电子装置 | |
US20220085246A1 (en) | Display device | |
US20220102423A1 (en) | Display device | |
US11839123B2 (en) | Display substrate and display device | |
CN114883364A (zh) | 显示装置 | |
WO2023230898A1 (zh) | 触控显示面板和触控显示装置 | |
CN118234306A (zh) | 显示面板及显示装置 | |
US11989381B2 (en) | Display device and position input system including the same | |
CN220342753U (zh) | 显示装置 | |
CN220709648U (zh) | 显示装置 | |
US20230209927A1 (en) | Display Device | |
US20220376139A1 (en) | Light-emitting diode and display module using the same | |
US20240251613A1 (en) | Display device and method of fabricating the same | |
US20220320253A1 (en) | Display apparatus | |
US20230230967A1 (en) | Display device and method of manufacturing the same | |
US20240172512A1 (en) | Light emitting display device | |
US20240119900A1 (en) | Display device | |
US20230298536A1 (en) | Display device | |
US20230389378A1 (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |