CN111584373A - 一种具有屏蔽功能的射频前端芯片封装及其制备方法 - Google Patents

一种具有屏蔽功能的射频前端芯片封装及其制备方法 Download PDF

Info

Publication number
CN111584373A
CN111584373A CN202010438220.8A CN202010438220A CN111584373A CN 111584373 A CN111584373 A CN 111584373A CN 202010438220 A CN202010438220 A CN 202010438220A CN 111584373 A CN111584373 A CN 111584373A
Authority
CN
China
Prior art keywords
silver nanowire
frequency front
end chip
layer
polyethyleneimine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010438220.8A
Other languages
English (en)
Inventor
沈佳慧
汤亚勇
苏华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202010438220.8A priority Critical patent/CN111584373A/zh
Publication of CN111584373A publication Critical patent/CN111584373A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明涉及一种具有屏蔽功能的射频前端芯片封装及其制备方法，该方法包括以下步骤：在封装基板上设置第一半导体射频前端芯片以及第二半导体射频前端芯片；在所述封装基板上形成第一聚乙烯亚胺层，利用第一掩膜和第二掩膜分别形成第一银纳米线屏蔽层和第二银纳米线屏蔽层，接着形成第二聚乙烯亚胺层，利用第三掩膜和第四掩膜分别形成第三银纳米线屏蔽层和第四银纳米线屏蔽层，接着在所述封装基板上形成模塑层，所述模塑层覆盖所述所述第二聚乙烯亚胺层、所述第三银纳米线屏蔽层以及所述第四银纳米线屏蔽层。

Description

一种具有屏蔽功能的射频前端芯片封装及其制备方法
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种具有屏蔽功能的射频前端芯片封装及其制备方法。
背景技术
射频前端是射频收发器和天线之间的一系列组件，主要包括功率放大器(PA)、天线开关(Switch)、滤波器(Filter)、双工器(Duplexer和Diplexer)和低噪声放大器(LNA)等。而半导体封装是：来自晶圆前道工艺的半导体晶圆通过划片工艺后被切割为小的半导体晶片，然后将切割好的半导体晶片利用粘结材料贴装到相应的半导体封装基板上，然后再利用金属引线将半导体晶片的接合焊垫连接到半导体封装基板的相应导电垫上，以构成相应的电路；然后再对半导体晶片进行塑封。如何优化射频前端芯片的封装方法，这引起了人们的广泛关注。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种图像传感器及其形成方法。
为实现上述目的，本发明采用的技术方案是：
一种具有屏蔽功能的射频前端芯片封装的制备方法，包括以下步骤：
1)提供一封装基板，在所述封装基板上设置第一半导体射频前端芯片以及第二半导体射频前端芯片。
2)接着在所述封装基板上旋涂第一聚乙烯亚胺的乙醇溶液，其中，所述第一聚乙烯亚胺的乙醇溶液中聚乙烯亚胺的浓度为30-50mg/ml，接着进行烘干处理，以形成第一聚乙烯亚胺层，所述第一聚乙烯亚胺层覆盖所述封装基板、所述第一半导体射频前端芯片以及所述第二半导体射频前端芯片。
3)接着在所述封装基板上设置第一掩膜，所述第一掩膜仅暴露所述第一半导体射频前端芯片所在的区域，接着旋涂第一银纳米线的乙醇悬浮液，其中，所述第一银纳米线的乙醇悬浮液中银纳米线的浓度为30-40mg/ml，接着进行烘干处理，以形成第一银纳米线屏蔽层，所述第一银纳米线屏蔽层仅覆盖所述第一半导体射频前端芯片，接着移除所述第一掩膜。
4)接着在所述封装基板上设置第二掩膜，所述第二掩膜仅暴露所述第二半导体射频前端芯片所在的区域，接着旋涂第二银纳米线的乙醇悬浮液，其中，所述第二银纳米线的乙醇悬浮液中银纳米线的浓度为5-15mg/ml，接着进行烘干处理，以形成第二银纳米线屏蔽层，所述第二银纳米线屏蔽层仅覆盖所述第二半导体射频前端芯片，接着移除所述第二掩膜。
5)接着在所述封装基板上多次旋涂第二聚乙烯亚胺的乙醇溶液，其中，所述第二聚乙烯亚胺的乙醇溶液中聚乙烯亚胺的浓度为20-30mg/ml，接着进行烘干处理，以形成第二聚乙烯亚胺层，所述第二聚乙烯亚胺层覆盖所述第一聚乙烯亚胺层、所述第一银纳米线屏蔽层以及所述第二银纳米线屏蔽层。
6)接着在所述封装基板上设置第三掩膜，所述第三掩膜仅暴露所述第一半导体射频前端芯片所在的区域，接着旋涂第三银纳米线的乙醇悬浮液，其中，所述第三银纳米线的乙醇悬浮液中银纳米线的浓度为20-30mg/ml，接着进行烘干处理，以形成第三银纳米线屏蔽层，所述第三银纳米线屏蔽层仅覆盖所述第一半导体射频前端芯片，接着移除所述第三掩膜。
7)接着在所述封装基板上设置第四掩膜，所述第四掩膜仅暴露所述第二半导体射频前端芯片所在的区域，接着旋涂第四银纳米线的乙醇悬浮液，其中，所述第四银纳米线的乙醇悬浮液中银纳米线的浓度为3-9mg/ml，接着进行烘干处理，以形成第四银纳米线屏蔽层，所述第四银纳米线屏蔽层仅覆盖所述第二半导体射频前端芯片，接着移除所述第四掩膜。
8)接着在所述封装基板上形成模塑层，所述模塑层覆盖所述所述第二聚乙烯亚胺层、所述第三银纳米线屏蔽层以及所述第四银纳米线屏蔽层。
优选的，在所述步骤2)中，所述第一聚乙烯亚胺层的厚度为250-500纳米。
优选的，在所述步骤3)和4)中，所述第一银纳米线的长度小于所述第二银纳米线的长度，所述第一银纳米线的直径小于所述第二银纳米线的直径。
优选的，在所述步骤3)和4)中，所述第一银纳米线的长度为3-6微米，所述第一银纳米线的直径为20-50纳米，所述第二银纳米线的长度为10-20微米，所述第二银纳米线的直径为80-150纳米。
优选的，在所述步骤5)中，所述第二聚乙烯亚胺层的厚度为100-250纳米。
优选的，在所述步骤6)和7)中，所述第三银纳米线的长度小于所述第四银纳米线的长度，所述第三银纳米线的直径小于所述第四银纳米线的直径。
优选的，在所述步骤6)和7)中，所述第三银纳米线的长度为1-4微米，所述第三银纳米线的直径为15-35纳米，所述第四银纳米线的长度为8-15微米，所述第四银纳米线的直径为60-120纳米。
本发明还提出一种具有屏蔽功能的射频前端芯片封装，其采用上述方法制备形成的。
本发明与现有技术相比具有下列优点：
本发明的具有屏蔽功能的射频前端芯片封装中，针对不同的半导体射频前端芯片，形成不同的银纳米线屏蔽层，一方面可以确保射频前端芯片封装中不同半导体射频前端芯片均具有优异的电磁屏蔽性能，另一方面可以节约银纳米线的使用量，降低了成本。在本发明的具有屏蔽功能的射频前端芯片封装的制备过程中，利用旋涂聚乙烯亚胺的乙醇溶液方式可以形成均匀致密的聚乙烯亚胺层以封装射频前端芯片。本发明中，通过旋涂的方式形成银纳米线屏蔽层，且利用掩膜以形成不同的银纳米线屏蔽层，适应不同射频前端芯片对电磁屏蔽的不同需求，封装更加灵活。
附图说明
图1-图7为本发明的具有屏蔽功能的射频前端芯片封装形成过程中各步骤的结构示意图。
具体实施方式
下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的结构及方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本公开的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
一种具有屏蔽功能的射频前端芯片封装的制备方法，包括以下步骤：
1)提供一封装基板，在所述封装基板上设置第一半导体射频前端芯片以及第二半导体射频前端芯片。
2)接着在所述封装基板上旋涂第一聚乙烯亚胺的乙醇溶液，其中，所述第一聚乙烯亚胺的乙醇溶液中聚乙烯亚胺的浓度为30-50mg/ml，接着进行烘干处理，以形成第一聚乙烯亚胺层，所述第一聚乙烯亚胺层覆盖所述封装基板、所述第一半导体射频前端芯片以及所述第二半导体射频前端芯片。
3)接着在所述封装基板上设置第一掩膜，所述第一掩膜仅暴露所述第一半导体射频前端芯片所在的区域，接着旋涂第一银纳米线的乙醇悬浮液，其中，所述第一银纳米线的乙醇悬浮液中银纳米线的浓度为30-40mg/ml，接着进行烘干处理，以形成第一银纳米线屏蔽层，所述第一银纳米线屏蔽层仅覆盖所述第一半导体射频前端芯片，接着移除所述第一掩膜。
4)接着在所述封装基板上设置第二掩膜，所述第二掩膜仅暴露所述第二半导体射频前端芯片所在的区域，接着旋涂第二银纳米线的乙醇悬浮液，其中，所述第二银纳米线的乙醇悬浮液中银纳米线的浓度为5-15mg/ml，接着进行烘干处理，以形成第二银纳米线屏蔽层，所述第二银纳米线屏蔽层仅覆盖所述第二半导体射频前端芯片，接着移除所述第二掩膜。
5)接着在所述封装基板上多次旋涂第二聚乙烯亚胺的乙醇溶液，其中，所述第二聚乙烯亚胺的乙醇溶液中聚乙烯亚胺的浓度为20-30mg/ml，接着进行烘干处理，以形成第二聚乙烯亚胺层，所述第二聚乙烯亚胺层覆盖所述第一聚乙烯亚胺层、所述第一银纳米线屏蔽层以及所述第二银纳米线屏蔽层。
6)接着在所述封装基板上设置第三掩膜，所述第三掩膜仅暴露所述第一半导体射频前端芯片所在的区域，接着旋涂第三银纳米线的乙醇悬浮液，其中，所述第三银纳米线的乙醇悬浮液中银纳米线的浓度为20-30mg/ml，接着进行烘干处理，以形成第三银纳米线屏蔽层，所述第三银纳米线屏蔽层仅覆盖所述第一半导体射频前端芯片，接着移除所述第三掩膜。
7)接着在所述封装基板上设置第四掩膜，所述第四掩膜仅暴露所述第二半导体射频前端芯片所在的区域，接着旋涂第四银纳米线的乙醇悬浮液，其中，所述第四银纳米线的乙醇悬浮液中银纳米线的浓度为3-9mg/ml，接着进行烘干处理，以形成第四银纳米线屏蔽层，所述第四银纳米线屏蔽层仅覆盖所述第二半导体射频前端芯片，接着移除所述第四掩膜。
8)接着在所述封装基板上形成模塑层，所述模塑层覆盖所述所述第二聚乙烯亚胺层、所述第三银纳米线屏蔽层以及所述第四银纳米线屏蔽层。
进一步的，在所述步骤2)中，所述第一聚乙烯亚胺层的厚度为250-500纳米。
进一步的，在所述步骤3)和4)中，所述第一银纳米线的长度小于所述第二银纳米线的长度，所述第一银纳米线的直径小于所述第二银纳米线的直径。
进一步的，在所述步骤3)和4)中，所述第一银纳米线的长度为3-6微米，所述第一银纳米线的直径为20-50纳米，所述第二银纳米线的长度为10-20微米，所述第二银纳米线的直径为80-150纳米。
进一步的，在所述步骤5)中，所述第二聚乙烯亚胺层的厚度为100-250纳米。
进一步的，在所述步骤6)和7)中，所述第三银纳米线的长度小于所述第四银纳米线的长度，所述第三银纳米线的直径小于所述第四银纳米线的直径。
进一步的，在所述步骤6)和7)中，所述第三银纳米线的长度为1-4微米，所述第三银纳米线的直径为15-35纳米，所述第四银纳米线的长度为8-15微米，所述第四银纳米线的直径为60-120纳米。
本发明还提出一种具有屏蔽功能的射频前端芯片封装，其采用上述方法制备形成的。
请参阅图1～图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
下面结合图1至图7描述根据本公开的示例性实施例的具有屏蔽功能的射频前端芯片封装的制备方法。
如图1所示，在步骤1)中，提供一封装基板1，在所述封装基板1上设置第一半导体射频前端芯片21以及第二半导体射频前端芯片22。
具体的，所述封装基板1可以是绝缘承载基板、导电基板或印刷线路板，当所述封装基板1为绝缘基板时，所述绝缘基板为玻璃基板、陶瓷基板、PET树脂基板、PEN树脂基板、蓝宝石基板。当所述封装基板1为导电基板时，其可以包括玻璃基板、陶瓷基板、PET树脂基板、PEN树脂基板、蓝宝石基板，进而在玻璃基板、陶瓷基板、PET树脂基板、PEN树脂基板或蓝宝石基板上设置的导电线路层，所述导电线路层的形成过程可以为：首先通过等离子体增强化学气相沉积、原子层沉积、化学气相沉积或热氧化法沉积二氧化硅、氮化硅、氮氧化硅、三氧化二铝或二氧化锆以形成介质层，接着采用热蒸镀、磁控溅射、电子束蒸发、物理气相沉积、电镀或化学镀沉积银、铜、铝、钛、镍、钯、金等金属材料以形成图案化的金属层，接着交替沉积介质层和图案化的金属层，以形成导电线路层。当封装基板1为导电基板或印刷线路板时，第一半导体射频前端芯片21以及第二半导体射频前端芯片22分别通过焊料倒装安装在所述封装基板1上，所述焊料具体可以为锡铅焊料、银焊料、铜焊料或共晶焊料，所述第一半导体射频前端芯片21以及第二半导体射频前端芯片22分别具有焊盘，所述焊盘的个数可以是一个，可以是两个，也可以是三个甚至更多个，在本实施例中，焊盘的个数设置为三个，当然，在其它可实施例中焊盘的个数可以设置为其它值，根据需要合理设置即可。
接着在步骤2)中，在所述封装基板上多次旋涂第一聚乙烯亚胺的乙醇溶液，其中，所述第一聚乙烯亚胺的乙醇溶液中聚乙烯亚胺的浓度为30-50mg/ml，接着进行烘干处理，以形成第一聚乙烯亚胺层3，所述第一聚乙烯亚胺层3覆盖所述封装基板1、所述第一半导体射频前端芯片21以及所述第二半导体射频前端芯片22。所述第一聚乙烯亚胺层的厚度为250-500纳米。
在具体的实施例中，所述第一聚乙烯亚胺的乙醇溶液中聚乙烯亚胺的浓度为30mg/ml、35mg/ml、40mg/ml、45mg/ml或50mg/ml，旋涂第一聚乙烯亚胺的乙醇溶液的转速为2000转/分钟、2500转/分钟、2800转/分钟或3000转/分钟，旋涂时间可以为1分钟、2分钟或3分钟，接着在90℃、95℃或100℃的条件下热处理10分钟、15分钟或20分钟，所述第一聚乙烯亚胺层的厚度为250纳米、300纳米、350纳米、400纳米、450纳米或500纳米。
如图2所示，在步骤3)中，在所述封装基板1上设置第一掩膜4，所述第一掩膜4仅暴露所述第一半导体射频前端芯片21所在的区域，接着旋涂第一银纳米线的乙醇悬浮液，其中，所述第一银纳米线的乙醇悬浮液中银纳米线的浓度为30-40mg/ml，接着进行烘干处理，以形成第一银纳米线屏蔽层5，所述第一银纳米线屏蔽层5仅覆盖所述第一半导体射频前端芯片21，接着移除所述第一掩膜4(未图示)。
如图3所示，在步骤4)中，在所述封装基板1上设置第二掩膜6，所述第二掩膜6仅暴露所述第二半导体射频前端芯片22所在的区域，接着旋涂第二银纳米线的乙醇悬浮液，其中，所述第二银纳米线的乙醇悬浮液中银纳米线的浓度为5-15mg/ml，接着进行烘干处理，以形成第二银纳米线屏蔽层7，所述第二银纳米线屏蔽层7仅覆盖所述第二半导体射频前端芯片22，接着移除所述第二掩膜6。
其中，在所述步骤3)和4)中，所述第一银纳米线的长度小于所述第二银纳米线的长度，所述第一银纳米线的直径小于所述第二银纳米线的直径。进一步的，所述第一银纳米线的长度为3-6微米，所述第一银纳米线的直径为20-50纳米，所述第二银纳米线的长度为10-20微米，所述第二银纳米线的直径为80-150纳米。
在具体的实施例中，在所述步骤3)中，所述第一银纳米线的乙醇悬浮液中银纳米线的浓度为30mg/ml、32mg/ml、35mg/ml、38mg/ml或40mg/ml，所述第一银纳米线的长度为3-4微米、4-5微米或5-6微米，所述第一银纳米线的直径为20-30纳米、30-40纳米或40-50纳米，旋涂旋涂第一银纳米线的乙醇悬浮液的转速为2000-4000转/分钟，具体的可以为2000转/分钟、2500转/分钟、3000转/分钟、3500转/分钟或4000转/分钟，旋涂的时间为1分钟或2分钟。接着在90-100℃下热处理20-30分钟，以形成第一银纳米线屏蔽层5。
在所述步骤4)中，所述第二银纳米线的乙醇悬浮液中银纳米线的浓度为5mg/ml、8mg/ml、10mg/ml、12mg/ml或15mg/ml，所述第二银纳米线的长度为10-15微米、12-17微米或15-20微米，所述第二银纳米线的直径为80-100纳米，100-120纳米或120-150纳米，，旋涂旋涂第二银纳米线的乙醇悬浮液的转速为2000-4000转/分钟，具体的可以为2000转/分钟、2500转/分钟、3000转/分钟、3500转/分钟或4000转/分钟，旋涂的时间为1分钟或2分钟。接着在90-100℃下热处理20-30分钟，以形成第二银纳米线屏蔽层7。
其中，可以通过旋涂光刻胶，进而通过曝光显影工艺形成第一掩膜4和第二掩膜6。
如图4所示，在步骤5)中，在所述封装基板上多次旋涂第二聚乙烯亚胺的乙醇溶液，其中，所述第二聚乙烯亚胺的乙醇溶液中聚乙烯亚胺的浓度为20-30mg/ml，接着进行烘干处理，以形成第二聚乙烯亚胺层8，所述第二聚乙烯亚胺层8覆盖所述第一聚乙烯亚胺层3、所述第一银纳米线屏蔽层5以及所述第二银纳米线屏蔽层7。所述第二聚乙烯亚胺层的厚度为100-250纳米。
在具体的实施例中，所述第二聚乙烯亚胺的乙醇溶液中聚乙烯亚胺的浓度为20mg/ml、23mg/ml、25mg/ml、27mg/ml或30mg/ml，旋涂第二聚乙烯亚胺的乙醇溶液的转速为2000转/分钟、2500转/分钟、2800转/分钟或3000转/分钟，旋涂时间可以为1分钟、2分钟或3分钟，接着在90℃、95℃或100℃的条件下热处理10分钟、15分钟或20分钟，所述第二聚乙烯亚胺层的厚度为100纳米、150纳米、200纳米或250纳米。
如图5所示，在步骤6)中，在所述封装基板1上设置第三掩膜9，所述第三掩膜9仅暴露所述第一半导体射频前端芯片21所在的区域，接着旋涂第三银纳米线的乙醇悬浮液，其中，所述第三银纳米线的乙醇悬浮液中银纳米线的浓度为20-30mg/ml，接着进行烘干处理，以形成第三银纳米线屏蔽层10，所述第三银纳米线屏蔽层10仅覆盖所述第一半导体射频前端芯片21，接着移除所述第三掩膜9。
如图6所示，在步骤7)中，在所述封装基板1上设置第四掩膜11，所述第四掩膜11仅暴露所述第二半导体射频前端芯片22所在的区域，接着旋涂第四银纳米线的乙醇悬浮液，其中，所述第四银纳米线的乙醇悬浮液中银纳米线的浓度为3-9mg/ml，接着进行烘干处理，以形成第四银纳米线屏蔽层12，所述第四银纳米线屏蔽层12仅覆盖所述第二半导体射频前端芯片22，接着移除所述第四掩膜11。
其中，在所述步骤6)和7)中，所述第三银纳米线的长度小于所述第四银纳米线的长度，所述第三银纳米线的直径小于所述第四银纳米线的直径。进一步的，所述第三银纳米线的长度为1-4微米，所述第三银纳米线的直径为15-35纳米，所述第四银纳米线的长度为8-15微米，所述第四银纳米线的直径为60-120纳米。
在具体的实施例中，在所述步骤6)中，所述第三银纳米线的乙醇悬浮液中银纳米线的浓度为20mg/ml、22mg/ml、25mg/ml、28mg/ml或30mg/ml，所述第一银纳米线的长度为1-3微米或2-4微米，所述第三银纳米线的直径为15-25纳米或25-35纳米，旋涂旋涂第三银纳米线的乙醇悬浮液的转速为2000-4000转/分钟，具体的可以为2000转/分钟、2500转/分钟、3000转/分钟、3500转/分钟或4000转/分钟，旋涂的时间为1分钟或2分钟。接着在90-100℃下热处理20-30分钟，以形成第三银纳米线屏蔽层10。
在所述步骤4)中，所述第四银纳米线的乙醇悬浮液中银纳米线的浓度为3mg/ml、5mg/ml、7mg/ml、8mg/ml或9mg/ml，所述第四银纳米线的长度为8-10微米、10-12微米、12-15微米，所述第四银纳米线的直径为60-80纳米，80-100纳米或100-120纳米，，旋涂旋涂第二银纳米线的乙醇悬浮液的转速为2000-4000转/分钟，具体的可以为2000转/分钟、2500转/分钟、3000转/分钟、3500转/分钟或4000转/分钟，旋涂的时间为1分钟或2分钟。接着在90-100℃下热处理20-30分钟，以形成第二银纳米线屏蔽层12。
其中，可以通过旋涂光刻胶，进而通过曝光显影工艺形成第三掩膜9和第四掩膜11。
如图7所示，在步骤8)中，在所述封装基板上形成模塑层13，所述模塑层13覆盖所述所述第二聚乙烯亚胺层8、所述第三银纳米线屏蔽层10以及所述第四银纳米线屏蔽层12。所述模塑层13的材料为环氧树脂，且通过传递模塑的方式形成。
本发明还提出一种具有屏蔽功能的射频前端芯片封装，其采用上述方法制备形成的。
本发明的具有屏蔽功能的射频前端芯片封装中，针对不同的半导体射频前端芯片，形成不同的银纳米线屏蔽层，一方面可以确保射频前端芯片封装中不同半导体射频前端芯片均具有优异的电磁屏蔽性能，另一方面可以节约银纳米线的使用量，降低了成本。在本发明的具有屏蔽功能的射频前端芯片封装的制备过程中，利用旋涂聚乙烯亚胺的乙醇溶液方式可以形成均匀致密的聚乙烯亚胺层以封装射频前端芯片。本发明中，通过旋涂的方式形成银纳米线屏蔽层，且利用掩膜以形成不同的银纳米线屏蔽层，适应不同射频前端芯片对电磁屏蔽的不同需求，封装更加灵活。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (8)

1.一种具有屏蔽功能的射频前端芯片封装的制备方法，其特征在于：包括以下步骤：
1)提供一封装基板，在所述封装基板上设置第一半导体射频前端芯片以及第二半导体射频前端芯片；
2)接着在所述封装基板上旋涂第一聚乙烯亚胺的乙醇溶液，其中，所述第一聚乙烯亚胺的乙醇溶液中聚乙烯亚胺的浓度为30-50mg/ml，接着进行烘干处理，以形成第一聚乙烯亚胺层，所述第一聚乙烯亚胺层覆盖所述封装基板、所述第一半导体射频前端芯片以及所述第二半导体射频前端芯片；
3)接着在所述封装基板上设置第一掩膜，所述第一掩膜仅暴露所述第一半导体射频前端芯片所在的区域，接着旋涂第一银纳米线的乙醇悬浮液，其中，所述第一银纳米线的乙醇悬浮液中银纳米线的浓度为30-40mg/ml，接着进行烘干处理，以形成第一银纳米线屏蔽层，所述第一银纳米线屏蔽层仅覆盖所述第一半导体射频前端芯片，接着移除所述第一掩膜；
4)接着在所述封装基板上设置第二掩膜，所述第二掩膜仅暴露所述第二半导体射频前端芯片所在的区域，接着旋涂第二银纳米线的乙醇悬浮液，其中，所述第二银纳米线的乙醇悬浮液中银纳米线的浓度为5-15mg/ml，接着进行烘干处理，以形成第二银纳米线屏蔽层，所述第二银纳米线屏蔽层仅覆盖所述第二半导体射频前端芯片，接着移除所述第二掩膜；
5)接着在所述封装基板上多次旋涂第二聚乙烯亚胺的乙醇溶液，其中，所述第二聚乙烯亚胺的乙醇溶液中聚乙烯亚胺的浓度为20-30mg/ml，接着进行烘干处理，以形成第二聚乙烯亚胺层，所述第二聚乙烯亚胺层覆盖所述第一聚乙烯亚胺层、所述第一银纳米线屏蔽层以及所述第二银纳米线屏蔽层；
6)接着在所述封装基板上设置第三掩膜，所述第三掩膜仅暴露所述第一半导体射频前端芯片所在的区域，接着旋涂第三银纳米线的乙醇悬浮液，其中，所述第三银纳米线的乙醇悬浮液中银纳米线的浓度为20-30mg/ml，接着进行烘干处理，以形成第三银纳米线屏蔽层，所述第三银纳米线屏蔽层仅覆盖所述第一半导体射频前端芯片，接着移除所述第三掩膜；
7)接着在所述封装基板上设置第四掩膜，所述第四掩膜仅暴露所述第二半导体射频前端芯片所在的区域，接着旋涂第四银纳米线的乙醇悬浮液，其中，所述第四银纳米线的乙醇悬浮液中银纳米线的浓度为3-9mg/ml，接着进行烘干处理，以形成第四银纳米线屏蔽层，所述第四银纳米线屏蔽层仅覆盖所述第二半导体射频前端芯片，接着移除所述第四掩膜；
8)接着在所述封装基板上形成模塑层，所述模塑层覆盖所述所述第二聚乙烯亚胺层、所述第三银纳米线屏蔽层以及所述第四银纳米线屏蔽层。
2.根据权利要求1所述的具有屏蔽功能的射频前端芯片封装的制备方法，其特征在于：在所述步骤2)中，所述第一聚乙烯亚胺层的厚度为250-500纳米。
3.根据权利要求1所述的具有屏蔽功能的射频前端芯片封装的制备方法，其特征在于：在所述步骤3)和4)中，所述第一银纳米线的长度小于所述第二银纳米线的长度，所述第一银纳米线的直径小于所述第二银纳米线的直径。
4.根据权利要求3所述的具有屏蔽功能的射频前端芯片封装的制备方法，其特征在于：在所述步骤3)和4)中，所述第一银纳米线的长度为3-6微米，所述第一银纳米线的直径为20-50纳米，所述第二银纳米线的长度为10-20微米，所述第二银纳米线的直径为80-150纳米。
5.根据权利要求1所述的具有屏蔽功能的射频前端芯片封装的制备方法，其特征在于：在所述步骤5)中，所述第二聚乙烯亚胺层的厚度为100-250纳米。
6.根据权利要求1所述的具有屏蔽功能的射频前端芯片封装的制备方法，其特征在于：在所述步骤6)和7)中，所述第三银纳米线的长度小于所述第四银纳米线的长度，所述第三银纳米线的直径小于所述第四银纳米线的直径。
7.根据权利要求6所述的具有屏蔽功能的射频前端芯片封装的制备方法，其特征在于：在所述步骤6)和7)中，所述第三银纳米线的长度为1-4微米，所述第三银纳米线的直径为15-35纳米，所述第四银纳米线的长度为8-15微米，所述第四银纳米线的直径为60-120纳米。
8.一种具有屏蔽功能的射频前端芯片封装，其特征在于，采用权利要求1-7任一项所述的方法制备形成的。
CN202010438220.8A 2020-05-21 2020-05-21 一种具有屏蔽功能的射频前端芯片封装及其制备方法 Withdrawn CN111584373A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010438220.8A CN111584373A (zh) 2020-05-21 2020-05-21 一种具有屏蔽功能的射频前端芯片封装及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010438220.8A CN111584373A (zh) 2020-05-21 2020-05-21 一种具有屏蔽功能的射频前端芯片封装及其制备方法

Publications (1)

Publication Number Publication Date
CN111584373A true CN111584373A (zh) 2020-08-25

Family

ID=72123257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010438220.8A Withdrawn CN111584373A (zh) 2020-05-21 2020-05-21 一种具有屏蔽功能的射频前端芯片封装及其制备方法

Country Status (1)

Country Link
CN (1) CN111584373A (zh)

Similar Documents

Publication Publication Date Title
US7453154B2 (en) Carbon nanotube via interconnect
JP4068293B2 (ja) 再配置チップサイズパッケージ及びその製造方法
US7524731B2 (en) Process of forming an electronic device including an inductor
TWI545892B (zh) 半導體裝置和形成具有減少的電容性耦合和高ｃｍｒｒ的ｒｆ平衡－不平衡轉換器的方法
TWI540786B (zh) 形成具有整合被動元件之定向射頻耦合器以用於額外的射頻訊號處理之半導體裝置和方法
US20110079917A1 (en) Interposer structure with passive component and method for fabricating same
TW201101421A (en) Semiconductor device and method of forming IPD structure using smooth conductive layer and bottom-side conductive layer
TW201110253A (en) Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structure
TW201101428A (en) Semiconductor device and method of forming an interconnect structure with TSV using encapsulant for structural support
TW201041084A (en) Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
TW200926322A (en) Semiconductor device and method of making integrated passive devices
TW200933758A (en) Semiconductor package with antenna and manufacture method thereof
US20170133145A1 (en) Coil component and method of manufacturing the same
JP4106438B2 (ja) 多層微細配線インターポーザおよびその製造方法
TWI333265B (en) Window manufacture method of semiconductor package type printed circuit board
JP6305472B2 (ja) 金属連結構造及びその製造方法
CN111584373A (zh) 一种具有屏蔽功能的射频前端芯片封装及其制备方法
JP2005123250A (ja) インターポーザ及びその製造方法並びに電子装置
US10734334B2 (en) Coaxial-interconnect structure for a semiconductor component
TWI301662B (en) Package substrate and the manufacturing method making the same
CN113675099B (zh) 一种散热型堆叠封装体及其制作方法
CN111584374B (zh) 一种半导体器件的封装方法
CN111508852B (zh) 一种半导体管芯的封装构件及其制备方法
TW201123327A (en) Semiconductor device and method of forming an inductor on polymer matrix composite substrate
CN111524817A (zh) 一种半导体芯片堆叠封装及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200825

WW01 Invention patent application withdrawn after publication