CN111583983A - 一种用于非易失性存储器的操作方法、装置及存储介质 - Google Patents
一种用于非易失性存储器的操作方法、装置及存储介质 Download PDFInfo
- Publication number
- CN111583983A CN111583983A CN202010411779.1A CN202010411779A CN111583983A CN 111583983 A CN111583983 A CN 111583983A CN 202010411779 A CN202010411779 A CN 202010411779A CN 111583983 A CN111583983 A CN 111583983A
- Authority
- CN
- China
- Prior art keywords
- reading
- storage unit
- current threshold
- current
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011017 operating method Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 31
- 238000012937 correction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Read Only Memory (AREA)
Abstract
一种用于非易失性存储器的操作方法、装置及存储介质。方法包括选取多个存储单元并进行第一读取操作，以根据第一电流阈值确定第一读取结果；对多个存储单元进行第二读取操作，以根据第二电流阈值确定第二读取结果；第二电流阈值大于第一电流阈值；对多个存储单元进行第三读取操作，以根据第三电流阈值确定第三读取结果；第三电流阈值小于第一电流阈值；对第一读取结果和第二读取结果不一致的存储单元进行改写操作，使读取电流都大于第二电流阈值；对第一读取结果和第三读取结果不一致的存储单元进行改写操作，使读取电流都小于第三电流阈值。本发明可对未被访问的存储单元进行数据恢复，并降低电路开销和功耗，同时不会产生额外的时延。
Description
技术领域
本发明涉及非易失性存储器技术领域，特别涉及一种用于非易失性存储器的操作方法、装置及存储介质。
背景技术
随着工艺节点的降低以及芯片面积的增大，芯片容量得到了显著的提升，在现有的非易失性存储器中，通常包含几千至几十亿个存储单元，由于工艺的不一致性，以及其他各种各样的外界因素，将不可避免地导致其中的个别存储单元产生数据错误。
以阻变存储器(Resistive Random Access Memory，RRAM)为例，RRAM是一种非易失性存储器，可以通过阻值的变化来实现数据的区分，若电阻的阻值发生漂移，则其中存储的数据可能会跟着发生变化，从而产生数据错误。例如，一个存储单元的阻值为A，存储的数据为“0”，当该存储单元发生阻值漂移后，阻值变为B，存储的数据也变为“1”，可以看出，数据发生了翻转，产生了数据错误。类似的，存储单元中的数据也可以由“1”变为“0”。
通常情况下，阻值漂移是缓慢连续的，往往不是在某一个时刻突然跳跃式发生，即数据不会突然由一个强壮的“1”变成强壮的“0”，或是由强壮的“0”变成强壮的“1”，而是缓慢地发生变化。例如，由强壮的“1”变成弱“1”，此时还是一个正确的数据，但随着阻值进一步漂移，到了某一个阶段，就是“1”和“0”之间的模糊地带，这时数据就会发生错误了。再到下一个阶段，可能会漂移到一个弱“0”，此时数据彻底发生错误，除非借助外界纠错机制，否则已经无法纠正。
目前，在存储器电路中，为了解决上述的阻值漂移导致的数据错误，通常会在系统中加一个ECC纠错机制，外加一些冗余资源，完成对存储数据少量错误的纠正。但是这种方式存在着一些缺陷。例如：硬件开销和功耗开销较大，而且会在每次存取时，带来额外的时延，此外，现有的方法是在错误发生后去纠正，这样存储单元中的错误数据并没有被纠正，只是在送给外界接收端时被纠正了而已，随着存储单元中的错误数据越来越多，终会超过ECC纠错机制的能力上限。因此，亟需一种用于非易失性存储器的操作方法，以解决上述技术问题。
发明内容
本发明的目的是提供一种用于非易失性存储器的操作方法、装置及存储介质，以对未被访问的存储单元进行数据恢复，并降低电路开销和功耗。
为实现上述目的，本发明实施例提供一种用于非易失性存储器的操作方法，包括：
从非易失性存储器中选取多个存储单元；
对所述多个存储单元进行第一读取操作，得到各个存储单元的第一读取结果；所述第一读取结果根据第一电流阈值以及存储单元的读取电流确定；
对所述多个存储单元进行第二读取操作，得到各个存储单元的第二读取结果；所述第二读取结果根据第二电流阈值以及存储单元的读取电流确定；所述第二电流阈值大于所述第一电流阈值；
对所述多个存储单元进行第三读取操作，得到各个存储单元的第三读取结果；所述第三读取结果根据第三电流阈值以及存储单元的读取电流确定；所述第三电流阈值小于所述第一电流阈值；
获取所述第一读取结果和第二读取结果不一致的存储单元，得到第一待校正存储单元；
获取所述第一读取结果和第三读取结果不一致的存储单元，得到第二待校正存储单元；
对所述第一待校正储存单元和所述第二待校正存储单元进行改写操作，使所述第一待校正储存单元的读取电流都大于所述第二电流阈值，使所述第二待校正存储单元的读取电流都小于所述第三电流阈值。
在本发明的一个实施例中，在第一读取操作中，读取电流大于等于所述第一电流阈值的存储单元的读取结果为第一数据，读取电流小于所述第一电流阈值的存储单元的读取结果为第二数据；在第二读取操作中，读取电流大于等于所述第二电流阈值的存储单元的读取结果为第一数据，读取电流小于所述第二电流阈值的存储单元的读取结果为第二数据；在第三读取操作中，读取电流大于等于所述第三电流阈值的存储单元的读取结果为第一数据，读取电流小于所述第三电流阈值的存储单元的读取结果为第二数据。
在本发明的一个实施例中，在接收到预定指令后，执行所述操作方法，所述预定指令包括：
芯片上电指令、芯片复位指令、对指定区域的存储单元的数据改写指令或数据读取指令、间隔预定周期的全盘刷新指令。
在本发明的一个实施例中，在接收到所述对指定区域的存储单元的数据改写指令或数据读取指令的情况下，从所述指定区域之外的其他区域选取所述多个存储单元。
在本发明的一个实施例中，在接收到所述对指定区域的存储单元的数据读取指令的情况下，将需要进行改写操作的存储单元的地址保存至状态寄存器中，并在接收到用户手动执行的刷新指令后，根据所述状态寄存器中保存的各个存储单元的地址，将对应的存储单元进行改写。
在本发明的一个实施例中，在将需要进行改写操作的存储单元的地址保存至状态寄存器后，还包括：发送预定的提示信息，以提示所述用户执行所述刷新指令。
在本发明的一个实施例中，从所述非易失性存储器中选取的存储单元的数量根据以下条件确定：
在运行所述方法的次数小于等于预定次数的情况下，遍历完所述非易失性存储器中的全部存储单元，和/或，运行所述方法的时长小于预定时长。
在本发明的一个实施例中，所述非易失性存储器包括：阻变存储器、相变存储器以及磁存储器。
本发明实施例还提供一种用于非易失性存储器的操作装置，包括：
存储单元选取模块，用于从非易失性存储器中选取多个存储单元；
第一读取模块，用于对所述多个存储单元进行第一读取操作，得到各个存储单元的第一读取结果；所述第一读取结果根据第一电流阈值以及存储单元的读取电流确定；
第二读取模块，用于对所述多个存储单元进行第二读取操作，得到各个存储单元的第二读取结果；所述第二读取结果根据第二电流阈值以及存储单元的读取电流确定；所述第二电流阈值大于所述第一电流阈值；
第三读取模块，用于对所述多个存储单元进行第三读取操作，得到各个存储单元的第三读取结果；所述第三读取结果根据第三电流阈值以及存储单元的读取电流确定；所述第三电流阈值小于所述第一电流阈值；
第一待校正存储单元获取模块，用于获取所述第一读取结果和第二读取结果不一致的存储单元，得到第一待校正存储单元；
第二待校正存储单元获取模块，用于获取所述第一读取结果和第三读取结果不一致的存储单元，得到第二待校正存储单元；
存储单元改写模块，用于对所述第一待校正储存单元和所述第二待校正存储单元进行改写操作，使所述第一待校正储存单元的读取电流都大于所述第二电流阈值，使所述第二待校正存储单元的读取电流都小于所述第三电流阈值。
本发明实施例还提供一种计算机可读存储介质，其上存储有计算机指令，所述指令被执行时实现上述所述操作方法的步骤。
由以上本发明实施例提供的技术方案可以看出，本发明先利用第一电流阈值将存储“0”和“1”的存储单元区分开，再通过第二电流阈值和第三电流阈值筛选出存储弱“0”和弱“1”的存储单元，最后通过改写操作使各个存储单元中存储的数据均为强壮的“1”或强壮的“0”，从而避免了阻值的缓慢漂移导致的数据错误。显然，相较于现有技术，本发明可以在改写数据的同时，对芯片中未被访问的数据进行恢复，对于长期未使用的冷数据，也可以有效进行刷新恢复，从而能够对存储单元中的错误数据进行纠正，有效地提升了数据可靠性，并且在后台进行数据的刷新时，并不会影响性能，即不会产生额外的时延，同时无需额外的电路，相较于传统的ECC纠错机制可以降低电路开销和功耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种用于非易失性存储器的操作方法的流程图；
图2是本发明实施例提供的对非易失性存储器进行操作的示意图；
图3是本发明实施例提供的一种用于非易失性存储器的操作装置的模块结构图。
具体实施方式
下面将结合附图和具体实施方式，对本发明的技术方案作详细说明，应理解这些实施方式仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落入本发明所附权利要求所限定的范围内。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。
参考图1所示，为本发明实施例提供的一种用于非易失性存储器的操作方法的流程图，该操作方法可以包括如下步骤：
S1：从非易失性存储器中选取多个存储单元。
S2：对所述多个存储单元进行第一读取操作，得到各个存储单元的第一读取结果；所述第一读取结果根据第一电流阈值以及存储单元的读取电流确定。
S3：对所述多个存储单元进行第二读取操作，得到各个存储单元的第二读取结果；所述第二读取结果根据第二电流阈值以及存储单元的读取电流确定；所述第二电流阈值大于所述第一电流阈值。
S4：对所述多个存储单元进行第三读取操作，得到各个存储单元的第三读取结果；所述第三读取结果根据第三电流阈值以及存储单元的读取电流确定；所述第三电流阈值小于所述第一电流阈值。
S5：获取所述第一读取结果和第二读取结果不一致的存储单元，得到第一待校正存储单元。
S6：获取所述第一读取结果和第三读取结果不一致的存储单元，得到第二待校正存储单元。
S7：对所述第一待校正储存单元和所述第二待校正存储单元进行改写操作，使所述第一待校正储存单元的读取电流都大于所述第二电流阈值，使所述第二待校正存储单元的读取电流都小于所述第三电流阈值。
其中，在第一读取操作中，读取电流大于等于所述第一电流阈值的存储单元的读取结果为第一数据，读取电流小于所述第一电流阈值的存储单元的读取结果为第二数据；在第二读取操作中，读取电流大于等于所述第二电流阈值的存储单元的读取结果为第一数据，读取电流小于所述第二电流阈值的存储单元的读取结果为第二数据；在第三读取操作中，读取电流大于等于所述第三电流阈值的存储单元的读取结果为第一数据，读取电流小于所述第三电流阈值的存储单元的读取结果为第二数据。
具体的，所述非易失性存储器可以包括阻变存储器、相变存储器以及磁存储器。
步骤S1中选取的存储单元的数量可以根据以下条件确定：在运行所述方法的次数小于等于预定次数的情况下，遍历完所述非易失性存储器中的全部存储单元，和/或，运行所述方法的时长小于预定时长。
例如，在接收到对指定区域的存储单元的数据改写指令或数据读取指令的情况下，为了避免选取的存储单元过少，导致迟迟无法完成对全芯片的遍历刷新，以及避免选取的存储单元过多，导致在用户改写数据或读取数据时，使用户感受到明显的时延，此时从指定区域之外的其他区域选取的存储单元的数量需要同时满足以上两个条件，即在运行所述方法的次数小于等于预定次数的情况下，遍历完所述非易失性存储器中的全部存储单元，且运行所述方法的时长小于预定时长。又如，在接收到芯片上电指令、芯片复位指令或全盘刷新指令时，选取的存储单元的数量可以多一些，甚至可以选取芯片中的全部存储单元，此时选取的存储单元的数量仅满足上述的一个条件即可，即满足运行所述方法的次数小于等于预定次数的情况下，遍历完所述非易失性存储器中的全部存储单元。
此外，如果用户对非易失性存储器的操作主要集中在读取，可以在接收到对指定区域的存储单元的数据读取指令的情况下，在后台多次运行本发明提供的操作方法，将需要进行改写操作的存储单元的地址保存至状态寄存器中，并发送预定的提示信息，以提示用户执行刷新指令，当接收到用户手动执行的刷新指令后，根据所述状态寄存器中保存的各个存储单元的地址，将对应的存储单元进行阻值搬移。从而只需要额外执行一条刷新指令，就可以完成有风险数据的刷新恢复。
参考图2所示，为本发明实施例提供的对非易失性存储器进行操作的示意图，可以看出后台刷新还可以在芯片上电，芯片复位时进行，也可以专门做成一个全盘扫描刷新的指令，供用户定期执行，从而保证数据可靠。
下面以RRAM为例，进一步说明本发明提供的操作方法。
例如，在RRAM中，大阻值对应数据“0”，小阻值对应数据“1”，则数据“0”对应的是小电流，数据“1”对应的是大电流。需要说明的是，数据“0”包括强壮的“0”和弱“0”，数据“1”包括强壮的“1”和弱“1”，其中，强壮的“0”对应的电流小于I1(第三电流阈值)，用于区分数据“0”和数据“1”的电流为I2(第一电流阈值)，强壮的“1”对应的电流大于I3(第二电流阈值)，弱“0”对应的电流介于I1和I2之间，弱“1”对应的电流介于I2和I3之间，I1＜I2＜I3。
当用户改写RRAM中区域A的数据时，由于区域A的数据改写后都是强壮的“0”和“1”，改写后的数据可以认为是可靠的，所以不用对区域A的数据进行后台恢复。在改写区域A的数据时，可以在后台对区域B1进行数据恢复。具体步骤如下：
获取区域B1中的各个存储单元的读取电流，将各个存储单元的读取电流与I2进行比较，得到各个存储单元的第一读取结果。具体的，读取电流大于等于I2的存储单元存储有数据“1”，读取电流小于I2的存储单元存储有数据“0”。
将各个存储单元的读取电流与I3进行比较，得到各个存储单元的第二读取结果。具体的，读取电流大于等于I3的存储单元存储有数据“1”，读取电流小于I3的存储单元存储有数据“0”。
将各个存储单元的读取电流与I1进行比较，得到各个存储单元的第三读取结果。具体的，读取电流大于等于I1的存储单元存储有数据“1”，读取电流小于I1的存储单元存储有数据“0”。
获取所述第一读取结果和第二读取结果不一致的存储单元，得到第一待校正存储单元，即确定存储有数据弱“1”的存储单元，进而对这些存储单元进行改写操作，使得这些存储单元通过的电流均大于I3，从而将这些存储单元中的数据弱“1”刷新为强壮的“1”。
获取所述第一读取结果和第三读取结果不一致的存储单元，得到第二待校正存储单元；即确定存储有数据弱“0”的存储单元，进而对这些存储单元进行改写操作，使得这些存储单元通过的电流均小于I1，从而将这些存储单元中的数据弱“0”刷新为强壮的“0”。
经过上述操作后，就完成了对区域B1的数据恢复。在用户看起来，只是执行了一个正常的改写区域A的指令，并没有改写区域B1，但是实际上区域B1的数据已经在后台被刷新了，将弱“0”都刷新为强壮的“0”，弱“1”都刷新为强壮的“1”，区域B1从一个数据缓慢流失的区域，变成了一个数据十分可靠的区域。当用户下一次改写区域C时，可以在后台对区域B2进行数据恢复，这样在用户执行多次改写操作后，可以在后台把全芯片遍历地刷新一遍。
参考图3所示，为本发明实施例提供的一种用于非易失性存储器的操作装置的模块结构图，该操作装置可以包括以下模块：
存储单元选取模块100，用于从非易失性存储器中选取多个存储单元。
第一读取模块200，用于对所述多个存储单元进行第一读取操作，得到各个存储单元的第一读取结果；所述第一读取结果根据第一电流阈值以及存储单元的读取电流确定。
第二读取模块300，用于对所述多个存储单元进行第二读取操作，得到各个存储单元的第二读取结果；所述第二读取结果根据第二电流阈值以及存储单元的读取电流确定；所述第二电流阈值大于所述第一电流阈值。
第三读取模块400，用于对所述多个存储单元进行第三读取操作，得到各个存储单元的第三读取结果；所述第三读取结果根据第三电流阈值以及存储单元的读取电流确定；所述第三电流阈值小于所述第一电流阈值。
第一待校正存储单元获取模块500，用于获取所述第一读取结果和第二读取结果不一致的存储单元，得到第一待校正存储单元。
第二待校正存储单元获取模块600，用于获取所述第一读取结果和第三读取结果不一致的存储单元，得到第二待校正存储单元。
存储单元改写模块700，用于对所述第一待校正储存单元和所述第二待校正存储单元进行改写操作，使所述第一待校正储存单元的读取电流都大于所述第二电流阈值，使所述第二待校正存储单元的读取电流都小于所述第三电流阈值。
本发明实施例还提供一种计算机可读存储介质的示意图，其上存储有计算机指令，所述指令被执行时实现上述任意实施方式中所述操作方法的步骤。
本说明书中的上述各个实施方式均采用递进的方式描述，各个实施方式之间相同相似部分相互参照即可，每个实施方式重点说明的都是与其他实施方式不同之处。
以上所述仅为本发明的几个实施方式，虽然本发明所揭露的实施方式如上，但所述内容只是为了便于理解本发明的技术方案而采用的实施方式，并非用于限定本发明。任何本发明所属技术领域的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施方式的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附权利要求书所界定的范围为准。
Claims (10)
1.一种用于非易失性存储器的操作方法，其特征在于，包括：
从非易失性存储器中选取多个存储单元；
对所述多个存储单元进行第一读取操作，得到各个存储单元的第一读取结果；所述第一读取结果根据第一电流阈值以及存储单元的读取电流确定；
对所述多个存储单元进行第二读取操作，得到各个存储单元的第二读取结果；所述第二读取结果根据第二电流阈值以及存储单元的读取电流确定；所述第二电流阈值大于所述第一电流阈值；
对所述多个存储单元进行第三读取操作，得到各个存储单元的第三读取结果；所述第三读取结果根据第三电流阈值以及存储单元的读取电流确定；所述第三电流阈值小于所述第一电流阈值；
获取所述第一读取结果和第二读取结果不一致的存储单元，得到第一待校正存储单元；
获取所述第一读取结果和第三读取结果不一致的存储单元，得到第二待校正存储单元；以及
对所述第一待校正储存单元和所述第二待校正存储单元进行改写操作，使所述第一待校正储存单元的读取电流都大于所述第二电流阈值，使所述第二待校正存储单元的读取电流都小于所述第三电流阈值。
2.根据权利要求1所述的操作方法，其特征在于，在第一读取操作中，读取电流大于等于所述第一电流阈值的存储单元的读取结果为第一数据，读取电流小于所述第一电流阈值的存储单元的读取结果为第二数据；在第二读取操作中，读取电流大于等于所述第二电流阈值的存储单元的读取结果为第一数据，读取电流小于所述第二电流阈值的存储单元的读取结果为第二数据；在第三读取操作中，读取电流大于等于所述第三电流阈值的存储单元的读取结果为第一数据，读取电流小于所述第三电流阈值的存储单元的读取结果为第二数据。
3.根据权利要求1所述的操作方法，其特征在于，在接收到预定指令后，执行所述操作方法，所述预定指令包括：
芯片上电指令、芯片复位指令、对指定区域的存储单元的数据改写指令或数据读取指令、间隔预定周期的全盘刷新指令。
4.根据权利要求3所述的操作方法，其特征在于，在接收到所述对指定区域的存储单元的数据改写指令或数据读取指令的情况下，从所述指定区域之外的其他区域选取所述多个存储单元。
5.根据权利要求3所述的操作方法，其特征在于，还包括：
在接收到所述对指定区域的存储单元的数据读取指令的情况下，将需要进行改写操作的存储单元的地址保存至状态寄存器中，并在接收到用户手动执行的刷新指令后，根据所述状态寄存器中保存的各个存储单元的地址，将对应的存储单元进行改写。
6.根据权利要求5所述的方法，其特征在于，在将需要进行改写操作的存储单元的地址保存至状态寄存器后，还包括：发送预定的提示信息，以提示所述用户执行所述刷新指令。
7.根据权利要求1所述的方法，其特征在于，从所述非易失性存储器中选取的存储单元的数量根据以下条件确定：
在运行所述方法的次数小于等于预定次数的情况下，遍历完所述非易失性存储器中的全部存储单元，和/或，运行所述方法的时长小于预定时长。
8.根据权利要求1所述的方法，其特征在于，所述非易失性存储器包括：阻变存储器、相变存储器以及磁存储器。
9.一种用于非易失性存储器的操作装置，其特征在于，包括：
存储单元选取模块，用于从非易失性存储器中选取多个存储单元；
第一读取模块，用于对所述多个存储单元进行第一读取操作，得到各个存储单元的第一读取结果；所述第一读取结果根据第一电流阈值以及存储单元的读取电流确定；
第二读取模块，用于对所述多个存储单元进行第二读取操作，得到各个存储单元的第二读取结果；所述第二读取结果根据第二电流阈值以及存储单元的读取电流确定；所述第二电流阈值大于所述第一电流阈值；
第三读取模块，用于对所述多个存储单元进行第三读取操作，得到各个存储单元的第三读取结果；所述第三读取结果根据第三电流阈值以及存储单元的读取电流确定；所述第三电流阈值小于所述第一电流阈值；
第一待校正存储单元获取模块，用于获取所述第一读取结果和第二读取结果不一致的存储单元，得到第一待校正存储单元；
第二待校正存储单元获取模块，用于获取所述第一读取结果和第三读取结果不一致的存储单元，得到第二待校正存储单元；以及
存储单元改写模块，用于对所述第一待校正储存单元和所述第二待校正存储单元进行改写操作，使所述第一待校正储存单元的读取电流都大于所述第二电流阈值，使所述第二待校正存储单元的读取电流都小于所述第三电流阈值。
10.一种计算机可读存储介质，其上存储有计算机指令，所述指令被执行时实现权利要求1-8中任意一项所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010411779.1A CN111583983A (zh) | 2020-05-15 | 2020-05-15 | 一种用于非易失性存储器的操作方法、装置及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010411779.1A CN111583983A (zh) | 2020-05-15 | 2020-05-15 | 一种用于非易失性存储器的操作方法、装置及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111583983A true CN111583983A (zh) | 2020-08-25 |
Family
ID=72112757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010411779.1A Pending CN111583983A (zh) | 2020-05-15 | 2020-05-15 | 一种用于非易失性存储器的操作方法、装置及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111583983A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040218420A1 (en) * | 2003-04-29 | 2004-11-04 | Dialog Semiconductor Gmbh | Flash memory with pre-detection for data loss |
| CN103426473A (zh) * | 2012-05-16 | 2013-12-04 | 北京兆易创新科技股份有限公司 | 收敛存储器擦除单元阈值范围的方法及装置 |
| CN106663046A (zh) * | 2014-10-06 | 2017-05-10 | 桑迪士克科技有限责任公司 | 用于刷新存储器设备中的数据的系统和方法 |
| CN206210397U (zh) * | 2016-07-19 | 2017-05-31 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的数据读取装置 |
-
2020
- 2020-05-15 CN CN202010411779.1A patent/CN111583983A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040218420A1 (en) * | 2003-04-29 | 2004-11-04 | Dialog Semiconductor Gmbh | Flash memory with pre-detection for data loss |
| CN103426473A (zh) * | 2012-05-16 | 2013-12-04 | 北京兆易创新科技股份有限公司 | 收敛存储器擦除单元阈值范围的方法及装置 |
| CN106663046A (zh) * | 2014-10-06 | 2017-05-10 | 桑迪士克科技有限责任公司 | 用于刷新存储器设备中的数据的系统和方法 |
| CN206210397U (zh) * | 2016-07-19 | 2017-05-31 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的数据读取装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10847244B2 (en) | Storage device including repairable volatile memory and method of operating the same | |
| US8914702B2 (en) | Bit error repair method and information processing apparatus | |
| CN101246738B (zh) | 具有备份电路的存储系统及编程方法 | |
| US8862953B2 (en) | Memory testing with selective use of an error correction code decoder | |
| US8238169B2 (en) | Method and apparatus for restoring data in a non-volatile memory | |
| CN107562578B (zh) | 一种存储数据的快照创建方法、装置、设备及存储介质 | |
| CN103578565A (zh) | 一种NAND Flash存储芯片的校验方法及装置 | |
| CN113223583A (zh) | NAND Flash坏块内数据重读的方法、电子设备及存储介质 | |
| CN104969202A (zh) | 半导体存储装置及其控制方法 | |
| TW202027085A (zh) | 改善快閃記憶體之讀取重試的方法、控制器以及相關儲存裝置 | |
| JP2007094921A (ja) | メモリカードとその制御方法 | |
| CN107885620A (zh) | 一种提高固态盘阵列性能和可靠性的方法及系统 | |
| CN103942119A (zh) | 一种存储器错误的处理方法和装置 | |
| KR20050076156A (ko) | 플래시 메모리의 데이터 복구 장치 및 방법 | |
| US10937495B2 (en) | Resistive memory apparatus and method for writing data thereof | |
| US8738847B2 (en) | Data writing method, and memory controller and memory storage apparatus using the same | |
| CN111583983A (zh) | 一种用于非易失性存储器的操作方法、装置及存储介质 | |
| KR20130136341A (ko) | 반도체 장치 및 그 동작 방법 | |
| JP2003036209A (ja) | 不揮発性メモリ並びに不揮発性メモリのデータ書き換え方法 | |
| JP4239754B2 (ja) | 不揮発メモリシステム | |
| CN112463460A (zh) | 一种基于纠删码的小块数据恢复方法及系统 | |
| CN114097035A (zh) | 在存储器子系统通电阶段期间执行完全存储器刷新的决策 | |
| CN118484150B (zh) | 一种存储设备及其故障处理方法 | |
| CN110838314A (zh) | 一种存储数据的加固方法及装置 | |
| US11966303B2 (en) | Memory system failure detection and self recovery of memory dice |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200825 |
|
| RJ01 | Rejection of invention patent application after publication |