CN111564418B - Ic射频封装结构制作方法和ic射频封装结构 - Google Patents

Ic射频封装结构制作方法和ic射频封装结构 Download PDF

Info

Publication number
CN111564418B
CN111564418B CN202010666362.XA CN202010666362A CN111564418B CN 111564418 B CN111564418 B CN 111564418B CN 202010666362 A CN202010666362 A CN 202010666362A CN 111564418 B CN111564418 B CN 111564418B
Authority
CN
China
Prior art keywords
substrate
antenna
chip
plastic package
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010666362.XA
Other languages
English (en)
Other versions
CN111564418A (zh
Inventor
庞宏林
何正鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202010666362.XA priority Critical patent/CN111564418B/zh
Publication of CN111564418A publication Critical patent/CN111564418A/zh
Application granted granted Critical
Publication of CN111564418B publication Critical patent/CN111564418B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Aerials (AREA)

Abstract

本申请的实施例提供了一种IC射频封装结构制作方法和IC射频封装结构，涉及IC射频天线技术领域，IC射频封装结构制作方法包括：提供一基板，在基板的一侧设置多个管脚连接点；在基板上多个管脚连接点所在的一侧设置第一塑封体；在基板上第一塑封体所在的一侧设置保护膜；在第一塑封体上设置天线；除去保护膜，并在基板上天线结构所在的一侧设置芯片；对芯片进行塑封形成第二塑封体；在基板内部设置基板线路层，第一管脚连接点和第二管脚连接点通过基板线路层电连接，IC射频封装结构包括基板、天线结构和芯片结构，能够得到具备稳定天线的IC射频封装结构。

Description

IC射频封装结构制作方法和IC射频封装结构
技术领域
本申请涉及IC射频天线技术领域，具体而言，涉及一种IC射频封装结构制作方法和IC射频封装结构。
背景技术
目前，IC射频天线广泛的应用于半导体领域中，而随着当前通信领域高频、低频信号的迭代，对应的产品也需要配置发射天线和反馈天线。而在现有技术中，仅能通过在芯片所在的塑封体表面利用激光开槽和印刷工艺形成天线，会先挖槽将基板底部漏出线路层以及天线图形层，利用导电胶层填槽后，再采用天线印刷工艺。在制作过程中一旦激光能量过大或者开槽深度掌握不好，容易对芯片相关线路（例如基板底部线路层）造成损坏，这也使得得到的天线结构精度较差，这使得现有的IC射频封装结构并不能保证天线的稳定性。
有鉴于此，如何提供一种能够获取拥有稳定天线的IC射频封装结构的方案，是本领域技术人员需要解决的。
发明内容
本申请提供了一种IC射频封装结构制作方法和IC射频封装结构。
本申请的实施例可以这样实现：
第一方面，本申请实施例提供一种IC射频封装结构制作方法，包括：
提供一基板，在所述基板的一侧设置多个管脚连接点；
在所述基板上多个所述管脚连接点所在的一侧设置第一塑封体；
在所述基板上所述第一塑封体所在的一侧设置保护膜；
在所述第一塑封体上设置天线，所述天线和所述第一塑封体组成天线结构，所述天线与多个所述管脚连接点中的第一管脚连接点电连接；
除去所述保护膜，并在所述基板上所述天线结构所在的一侧设置芯片；
对所述芯片进行塑封形成第二塑封体，所述芯片和所述第二塑封体组成芯片结构，所述芯片与多个所述管脚连接点中的第二管脚连接点电连接；
在所述基板内部设置基板线路层，所述第一管脚连接点和所述第二管脚连接点通过所述基板线路层电连接，所述IC射频封装结构包括所述基板、所述天线结构和所述芯片结构。
在可选的实施方式中，所述在所述第一塑封体上设置天线的步骤，包括：
在所述第一塑封体上开设沟槽，所述沟槽靠近所述基板的一侧且与所述第一管脚连接点连接；
在所述沟槽中设置导电层，所述天线由所述导电层形成。
在可选的实施方式中，所述对所述芯片进行塑封形成第二塑封体的步骤，包括：
对所述芯片进行第一塑封操作，以形成保护所述芯片的第一子塑封体；
在所述第一子塑封体远离所述芯片的一侧进行第二塑封操作，以形成第二子塑封体，所述第二子塑封体用于遮挡所述第一塑封体远离所述基板一侧，所述第二塑封体包括所述第一子塑封体和第二子塑封体。
在可选的实施方式中，所述第一塑封体为多个；
所述在所述基板上多个所述管脚连接点所在的一侧设置第一塑封体的步骤，包括：
在所述基板上多个所述管脚连接点所在的一侧按照预设阵列设置多个所述第一塑封体；
所述在所述第一塑封体上设置天线的步骤，包括：
在多个所述第一塑封体上均设置天线，得到多个所述天线结构。
第二方面，本申请实施例提供一种IC射频封装结构，包括基板、天线结构、芯片结构和多个管脚连接点，所述天线结构包括第一塑封体和天线，所述芯片结构包括芯片和第二塑封体，多个所述管脚连接点包括第一管脚连接点和第二管脚连接点，所述基板包括基板线路层；
所述第一管脚连接点和所述第二管脚连接点设置在所述基板的同一侧；
所述第一塑封体设置在所述基板上所述第一管脚连接点所在的一侧，所述天线设置在所述第一塑封体上，所述天线与所述第一管脚连接点电连接；
所述芯片设置在所述基板上所述第二管脚连接点所在的一侧；
所述第二塑封体设置在所述芯片远离所述基板的一侧，所述第二塑封体用于形成容置所述芯片的空间，所述芯片与所述第二管脚连接点电连接；
所述基板线路层设置在所述基板的内部，所述第一管脚连接点和所述第二管脚连接点通过所述基板线路层电连接。
在可选的实施方式中，所述第一塑封体包括沟槽；
所述沟槽在靠近所述基板的一侧与所述第一管脚连接点连接；
所述沟槽内设置有导电层，所述天线由所述导电层形成。
在可选的实施方式中，所述沟槽开设在所述第一塑封体的侧壁。
在可选的实施方式中，所述第一塑封体为圆柱形。
在可选的实施方式中，所述第二塑封体包括第一子塑封体和第二子塑封体；
所述第一子塑封体设置在所述芯片远离所述基板的一侧，用于形成容置所述芯片的空间；
所述第二子塑封体设置在所述第一子塑封体远离所述芯片的一侧；
所述第一塑封体在所述基板上的垂直投影在所述第二子塑封体在所述基板上的垂直投影内。
在可选的实施方式中，所述天线结构为多个；
多个所述天线结构按照预设阵列排布在所述基板的一侧。
本申请实施例的有益效果包括，例如：采用本申请实施例提供的一种IC射频封装结构制作方法和IC射频封装结构，通过提供一基板，在所述基板的一侧设置多个管脚连接点；接着在所述基板上多个所述管脚连接点所在的一侧设置第一塑封体；然后在所述基板上所述第一塑封体所在的一侧设置保护膜；再在所述第一塑封体上设置天线，所述天线和所述第一塑封体组成天线结构，所述天线与多个所述管脚连接点中的第一管脚连接点电连接；并除去所述保护膜，并在所述基板上所述天线结构所在的一侧设置芯片；以及对所述芯片进行塑封形成第二塑封体，所述芯片和所述第二塑封体组成芯片结构，所述芯片与多个所述管脚连接点中的第二管脚连接点电连接；最后在所述基板内部设置基板线路层，所述第一管脚连接点和所述第二管脚连接点通过所述基板线路层电连接，所述IC射频封装结构包括所述基板、所述天线结构和所述芯片结构，通过上述步骤，能够得到具备稳定天线的IC射频封装结构。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种IC射频封装结构制作方法的步骤流程示意图；
图2为本申请实施例提供的一种IC射频封装结构的结构示意图；
图3为本申请实施例提供的一种天线结构的结构示意图；
图4为本申请实施例提供的另一种天线结构的结构示意图；
图5为本申请实施例提供的又一种天线结构的结构示意图；
图6为本申请实施例提供的另一种IC射频封装结构的结构示意图；
图7为本申请实施例提供的又一种IC射频封装结构的结构示意图；
图8为本申请实施例提供的另一种IC射频封装结构在另一视角下的结构示意图。
图标：1-IC射频封装结构；10-基板；101-基板线路层；20-天线结构；201-第一塑封体；202-天线；203-凹槽；30-芯片结构；301-芯片；302-第二塑封体；3021-第一子塑封体；3022-第二子塑封体；40-第一管脚连接点；50-第二管脚连接点。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本申请的实施例中的特征可以相互结合。
在现有的IC射频天线结构的制作中，主要是将印刷天线设计在封装结构的表面（例如芯片的塑封体表面），在实际制作过程中，需要先进行激光开槽，而后进行天线印刷。而然，在激光开槽工艺时，由于是在封装结构表面进行开槽，一旦控制不好，很容易对相关线路造成损坏，因此只能尽量开设较浅的槽，开设完毕后，采用现有的天线印刷技术（例如薄网印刷）在较浅的槽上形成天线，只能得到精度较低不稳定的天线，使得最后制作完成的IC射频封装结构性能较差。基于此，请参考图1，本实施例提供了一种IC射频封装结构制作方法，包括步骤S201至步骤S207。
步骤S201，提供一基板，在基板的一侧设置多个管脚连接点。
步骤S202，在基板上多个管脚连接点所在的一侧设置第一塑封体。
步骤S203，在基板上第一塑封体所在的一侧设置保护膜。
步骤S204，在第一塑封体上设置天线。
其中，天线和第一塑封体组成天线结构，天线与多个管脚连接点中的第一管脚连接点电连接；
步骤S205，除去保护膜，并在基板上天线结构所在的一侧设置芯片。
步骤S206，对芯片进行塑封形成第二塑封体。
其中，芯片和第二塑封体组成芯片结构，芯片与多个管脚连接点中的第二管脚连接点电连接。
步骤S207，在基板内部设置基板线路层。
其中，第一管脚连接点和第二管脚连接点通过基板线路层电连接，IC射频封装结构包括基板、天线结构和芯片结构。
通过上述步骤制作形成的IC射频封装结构，可以先设置第一塑封体，并利用印刷工艺在第一塑封体上进行天线布置，在此操作之前，会设置保护层来保护基板，以保证在对第一塑封体上进行天线印刷工艺的过程中不会对基板造成污染或者损坏，不仅如此，由于后续芯片独立设置在第二塑封体中，因此在对第一塑封体进行激光开槽相关工艺时，并不用担心会对线路造成影响，可以开设符合要求的槽，进而保证在进行天线设置时，能够得到精准稳定的天线结构。再完成天线结构后，便可以除去保护膜，进行芯片的贴装，应当理解的是，为了进一步节约封装空间，本申请实施例汇总可以采取倒装芯片作为射频芯片使用。
作为一种可替换的实施例，前述步骤S204可以由以下具体的实施方式实现。
子步骤S204-1，在第一塑封体上开设沟槽。
其中，沟槽靠近基板的一侧且与第一管脚连接点连接；
子步骤S204-2，在沟槽中设置导电层。
其中，天线由导电层形成。
在本申请实施例中，可以通过激光开槽工艺在第一塑封体上开设沟槽，开设的位置不限于侧壁、表面、内部，沟槽靠近基板的一端需要与多个管脚连接点中的第一管脚连接点连接，而后可以在沟槽中喷涂导电层，使得导电层与第一管脚连接点电连接，在通过烘烤工艺，将导电层制作为天线，以得到包括天线和第一塑封体的天线结构。
在前述基础上，步骤S206可以由以下的详细步骤实施。
子步骤S206-1，对芯片进行第一塑封操作，以形成保护芯片的第一子塑封体。
子步骤S206-2，在第一子塑封体远离芯片的一侧进行第二塑封操作，以形成第二子塑封体，第二子塑封体用于遮挡第一塑封体远离基板一侧，第二塑封体包括第一子塑封体和第二子塑封体。
芯片与多个管脚连接点中的第二管脚连接点电连接，而第一管脚连接点与第二管脚连接点通过设置在基板内部的基板线路电连接，便能够实现芯片与天线的电连接。而在对芯片进行塑封时，可以利用塑封模具，而后注塑塑封料来形成第二塑封体。值得说明的是，为了满足一些特殊需求，例如定向发射信号，因此，在进行芯片的贴装后，可以先进行塑封得到第一子塑封体，第一子塑封体主要用于保护芯片，在此基础上，便可以继续进行塑封，形成第二子塑封体，第二子塑封体的主要作用是遮挡形成的天线结构远离基板的一侧，应当理解的是，为了达到电磁屏蔽的效果，第二子塑封体可以包括金属材料，基于此，天线结构便可以在第二子塑封体和基板确定的方向上进行信号的定向发射。
在前述基础上，第一塑封体可以为多个，前述步骤S202可以有以下的具体实施方式。
子步骤S202-1，在基板上多个管脚连接点所在的一侧按照预设阵列设置多个第一塑封体。
相应的，步骤S204可以包括以下的实施方式。
子步骤S204-3，在多个第一塑封体上均设置天线，得到多个天线结构。
在本申请实施例中，可以通过设置多个第一塑封体，并在每个第一塑封体上均设置天线，得到多个天线结构，可以根据需要将天线结构划分为发射天线和反馈天线，以形成芯片在接收到反馈天线的反馈信号后，调整发射天线发出的发射信号的频率与强度，以此来满足现有技术中天线的单一性问题，能够符合通信领域中高频、低频信号的迭代需求。
请参考图2，本申请实施例提供一种IC射频封装结构1，包括基板10、天线结构20、芯片结构30和多个管脚连接点，天线结构20包括第一塑封体201和天线202，芯片结构30包括芯片301和第二塑封体302，多个管脚连接点包括第一管脚连接点40和第二管脚连接点50，基板10包括基板线路层101。
第一管脚连接点40和第二管脚连接点50设置在基板10的同一侧。
第一塑封体201设置在基板10上第一管脚连接点40所在的一侧，天线202设置在第一塑封体201上，天线202与第一管脚连接点40电连接。
芯片301设置在基板10上第二管脚连接点50所在的一侧。
第二塑封体302设置在芯片301远离基板10的一侧，第二塑封体302用于形成容置芯片301的空间，芯片301与第二管脚连接点50电连接。
基板线路层101设置在基板10的内部，第一管脚连接点40和第二管脚连接点50通过基板线路层101电连接。
通过上述设置，设置天线202的第一塑封体201和保护芯片301的第二塑封体302分离设置，能够保证在进行天线202设置的相关工艺（例如激光开槽、印刷天线等）时不会对芯片301以及相关线路有影响或者损坏。装贴的芯片301与天线202分别与第一管脚连接点40和第二管脚连接点50电连接，而第一管脚连接点40和第二管脚连接点50之间由基于基板线路层101电连接，以此来实现芯片301通过天线202进行发送和接收信号的功能。
在前述基础上，请参照图3，第一塑封体201包括沟槽。
沟槽在靠近基板10的一侧与第一管脚连接点40连接。
沟槽内设置有导电层，天线202由导电层形成。
在此基础上，沟槽开设在第一塑封体201的侧壁。
在此基础上，第一塑封体201为圆柱形。
在本申请实施例中，如图4所示，第一塑封体201的沟槽还可以开设在其表面，在此基础上，沟槽的靠近基板10的一侧也需要与第一管脚连接点40连接，以使在设置导电层并烘干得到天线202后，天线202能够与第一管脚连接点40电连接。
除此之外，如图5所示，本申请实施例中第一塑封体201的沟槽还可以开设在其内部，应当理解的是，若开设在内部，还需要再第一塑封体201上开设凹槽203，用于容置天线202，如前描述，沟槽的靠近基板10的一侧也需要与第一管脚连接点40连接，以使在设置导电层并烘干得到天线202后，天线202能够与第一管脚连接点40电连接，应当理解的是，沟槽开设的位置在本申请实施例不做限制，不仅如此，为了满足一些特定的需求，第一塑封体201的形状也不限制于圆柱形，也可以是截面为正方形、长方形、菱形、异性等的形状。
值得说明的是，第二塑封体302包括第一子塑封体3021和第二子塑封体3022。
第一子塑封体3021设置在芯片301远离基板10的一侧，用于形成容置芯片301的空间。
第二子塑封体3022设置在第一子塑封体3021远离芯片301的一侧。
第一塑封体201在基板10上的垂直投影在第二子塑封体3022在基板10上的垂直投影内。
请结合参考图6，在本申请实施例中，为了能够满足定向发射信号的需求，可以第二塑封体302选择性包封，具体的，可以由第一子塑封体3021和第二子塑封体3022组成，其中第一子塑封体3021主要用于保护芯片301，而第二子塑封体3022用于遮挡天线结构20远离基板10的一侧，与基板10形成屏蔽机构，以使天线结构20可以在第二子塑封体3022和基板10确定的方向上进行定向信号发射。
请结合参考图7和图8，值得说明的是，天线结构20可以为多个。
多个天线结构20按照预设阵列排布在基板10的一侧。
为了能够提高芯片301的性能，可以设置多个天线结构20按照预设阵列排布在基板10的一侧，根据功能划分为发射天线和反馈天线。芯片301在接收到反馈天线的反馈信号后，能够基于反馈信号对发射天线的发射信号进行信号频率和信号强弱的调整，以此满足IC射频封装结构1在应用场景中需要对低频和高频信号的迭代。
综上所述，本申请实施例提供了一种IC射频封装结构制作方法和IC射频封装结构，通过提供一基板，在所述基板的一侧设置多个管脚连接点；接着在所述基板上多个所述管脚连接点所在的一侧设置第一塑封体；然后在所述基板上所述第一塑封体所在的一侧设置保护膜；再在所述第一塑封体上设置天线，所述天线和所述第一塑封体组成天线结构，所述天线与多个所述管脚连接点中的第一管脚连接点电连接；并除去所述保护膜，并在所述基板上所述天线结构所在的一侧设置芯片；以及对所述芯片进行塑封形成第二塑封体，所述芯片和所述第二塑封体组成芯片结构，所述芯片与多个所述管脚连接点中的第二管脚连接点电连接；最后在所述基板内部设置基板线路层，所述第一管脚连接点和所述第二管脚连接点通过所述基板线路层电连接，所述IC射频封装结构包括所述基板、所述天线结构和所述芯片结构，通过上述步骤，能够得到具备稳定天线的IC射频封装结构。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (6)

1.一种IC射频封装结构制作方法，其特征在于，包括：
提供一基板，在所述基板的一侧设置多个管脚连接点；
在所述基板上多个所述管脚连接点所在的一侧设置第一塑封体；
在所述基板上所述第一塑封体所在的一侧设置保护膜；
在所述第一塑封体上设置天线，所述天线和所述第一塑封体组成天线结构，所述天线与多个所述管脚连接点中的第一管脚连接点电连接；
除去所述保护膜，并在所述基板上所述天线结构所在的一侧设置芯片；
对所述芯片进行塑封形成第二塑封体，所述芯片和所述第二塑封体组成芯片结构，所述芯片与多个所述管脚连接点中的第二管脚连接点电连接；
在所述基板内部设置基板线路层，所述第一管脚连接点和所述第二管脚连接点通过所述基板线路层电连接，所述IC射频封装结构包括所述基板、所述天线结构和所述芯片结构；
所述对所述芯片进行塑封形成第二塑封体的步骤，包括：
对所述芯片进行第一塑封操作，以形成保护所述芯片的第一子塑封体；
在所述第一子塑封体远离所述芯片的一侧进行第二塑封操作，以形成第二子塑封体，所述第二子塑封体用于遮挡天线结构远离基板的一侧，与所述基板形成屏蔽机构，以使所述天线结构在所述第二子塑封体和所述基板确定的方向上进行定向信号发射，所述第二塑封体包括所述第一子塑封体和第二子塑封体；
所述在所述第一塑封体上设置天线的步骤，包括：
在所述第一塑封体上开设沟槽，所述沟槽靠近所述基板的一侧且与所述第一管脚连接点连接；
在所述沟槽中设置导电层，所述天线由所述导电层形成。
2.根据权利要求1所述的方法，其特征在于，所述第一塑封体为多个；
所述在所述基板上多个所述管脚连接点所在的一侧设置第一塑封体的步骤，包括：
在所述基板上多个所述管脚连接点所在的一侧按照预设阵列设置多个所述第一塑封体；
所述在所述第一塑封体上设置天线的步骤，包括：
在多个所述第一塑封体上均设置天线，得到多个所述天线结构。
3.一种IC射频封装结构，其特征在于，包括基板、天线结构、芯片结构和多个管脚连接点，所述天线结构包括第一塑封体和天线，所述芯片结构包括芯片和第二塑封体，多个所述管脚连接点包括第一管脚连接点和第二管脚连接点，所述基板包括基板线路层；
所述第一管脚连接点和所述第二管脚连接点设置在所述基板的同一侧；
所述第一塑封体设置在所述基板上所述第一管脚连接点所在的一侧，所述天线设置在所述第一塑封体上，所述天线与所述第一管脚连接点电连接；
所述芯片设置在所述基板上所述第二管脚连接点所在的一侧；
所述第二塑封体设置在所述芯片远离所述基板的一侧，所述第二塑封体用于形成容置所述芯片的空间，所述芯片与所述第二管脚连接点电连接；
所述基板线路层设置在所述基板的内部，所述第一管脚连接点和所述第二管脚连接点通过所述基板线路层电连接；
所述第二塑封体包括第一子塑封体和第二子塑封体；
所述第一子塑封体设置在所述芯片远离所述基板的一侧，用于形成容置所述芯片的空间；
所述第二子塑封体设置在所述第一子塑封体远离所述芯片的一侧；
所述第一子塑封体在所述基板上的垂直投影在所述第二子塑封体在所述基板上的垂直投影内，所述第二子塑封体用于遮挡天线结构远离基板的一侧，与所述基板形成屏蔽机构，以使所述天线结构在所述第二子塑封体和所述基板确定的方向上进行定向信号发射；
所述第一塑封体包括沟槽；
所述沟槽在靠近所述基板的一侧与所述第一管脚连接点连接；
所述沟槽内设置有导电层，所述天线由所述导电层形成。
4.根据权利要求3所述的IC射频封装结构，其特征在于，所述沟槽开设在所述第一塑封体的侧壁。
5.根据权利要求3所述的IC射频封装结构，其特征在于，所述第一塑封体为圆柱形。
6.根据权利要求3所述的IC射频封装结构，其特征在于，所述天线结构为多个；
多个所述天线结构按照预设阵列排布在所述基板的一侧。
CN202010666362.XA 2020-07-13 2020-07-13 Ic射频封装结构制作方法和ic射频封装结构 Active CN111564418B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010666362.XA CN111564418B (zh) 2020-07-13 2020-07-13 Ic射频封装结构制作方法和ic射频封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010666362.XA CN111564418B (zh) 2020-07-13 2020-07-13 Ic射频封装结构制作方法和ic射频封装结构

Publications (2)

Publication Number Publication Date
CN111564418A CN111564418A (zh) 2020-08-21
CN111564418B true CN111564418B (zh) 2020-10-27

Family

ID=72070093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010666362.XA Active CN111564418B (zh) 2020-07-13 2020-07-13 Ic射频封装结构制作方法和ic射频封装结构

Country Status (1)

Country Link
CN (1) CN111564418B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376008A (zh) * 2010-08-25 2012-03-14 卓恩民 具有无线识别功能的记忆元件及可携式电子装置
US11616283B2 (en) * 2018-09-05 2023-03-28 Intel Corporation 5G mmWave antenna architecture with thermal management
KR102662146B1 (ko) * 2018-12-17 2024-05-03 삼성전자주식회사 반도체 패키지
CN111403356A (zh) * 2020-04-02 2020-07-10 杭州晶通科技有限公司 一种模块化天线的扇出型封装结构的制备工艺

Also Published As

Publication number Publication date
CN111564418A (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
US11108152B2 (en) Antenna-integrated wireless module and method for manufacturing antenna-integrated wireless module
CN103050482B (zh) 封装结构及其制法
US10522895B2 (en) Microwave antenna apparatus, packing and manufacturing method
US7659604B2 (en) Module component and method for manufacturing the same
US8004860B2 (en) Radiofrequency and electromagnetic interference shielding
CN108649019B (zh) 扇出型封装结构
CN104617053B (zh) 涉及陶瓷基板上射频装置封装的装置和方法
US7971350B2 (en) Method of providing a RF shield of an electronic device
CN102881986A (zh) 半导体封装
US20140198459A1 (en) Stacked package device and manufacturing method thereof
CN109326584B (zh) 封装天线及其制造方法
Hsieh et al. mmWave antenna design in advanced fan-out technology for 5G application
KR20020036039A (ko) 반도체 패키지 및 그 제조방법
CN111564418B (zh) Ic射频封装结构制作方法和ic射频封装结构
CN110970714A (zh) 一种塑料振子单元及天线
CN113808956B (zh) 芯片封装方法、芯片封装结构及电子设备
CN114336012B (zh) 显示模组及电子设备
CN112687636B (zh) 一种金属陶瓷封装外壳、器件及制备方法
CN110690179B (zh) 一种层叠式的低损耗芯片集成波导的封装结构
US20200403314A1 (en) Semiconductor Package with Compact Antenna Formed Using Three-Dimensional Additive Manufacturing Process
US7227502B2 (en) Patch antenna whose directivity is shifted to a particular direction, and a module integrated with the patch antenna
CN220400897U (zh) 电子器件
CN115295535B (zh) 一种射频收发器、sip封装模组及sip封装模组的制备方法
CN218123705U (zh) 一种用于sip射频模组的封装天线
CN109216884B (zh) 天线结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant