CN111564373A - 具有天线的基板的制作方法、封装天线结构和电子设备 - Google Patents

具有天线的基板的制作方法、封装天线结构和电子设备 Download PDF

Info

Publication number
CN111564373A
CN111564373A CN202010429210.8A CN202010429210A CN111564373A CN 111564373 A CN111564373 A CN 111564373A CN 202010429210 A CN202010429210 A CN 202010429210A CN 111564373 A CN111564373 A CN 111564373A
Authority
CN
China
Prior art keywords
antenna
substrate
circuit board
board
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010429210.8A
Other languages
English (en)
Inventor
何正鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202010429210.8A priority Critical patent/CN111564373A/zh
Publication of CN111564373A publication Critical patent/CN111564373A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Waveguide Aerials (AREA)

Abstract

本申请提供了一种具有天线的基板的制作方法、封装天线结构和电子设备，涉及天线技术领域。本申请的制作方法通过在预制线路板的表面层压多个具有天线孔的板体，以形成暴露预制线路板上信号线的天线槽，然后在天线槽的内表面涂覆天线材料形成天线，天线与信号线连接。这样使得天线内嵌于基板的天线槽内，减小了封装体积。由于无需使用封装体对天线进行封装，因此避免了射频信号在封装体介质内衰减，保证了信号强度。本申请的封装天线结构包括了上述的具有天线的基板，因此其封装面积小，天线信号强度不容易衰减。本申请的电子设备包括了上述的封装天线结构，因此有利于实现较高的信号强度以及小型化。

Description

具有天线的基板的制作方法、封装天线结构和电子设备
技术领域
本申请涉及天线技术领域，具体而言，涉及一种具有天线的基板的制作方法、封装天线结构和电子设备。
背景技术
随着半导体行业的快速发展，IC射频天线结构广泛应用于半导体行业中，其中采用传统的AiP(封装天线Antenna in Package)模组，通常是将天线直接放置于基板(与芯片在同一面)，将芯片与外置天线分别包封起来。而基板底部进行锡球制作，作为组装焊点。这种外置天线选择部分包封方法不适合产品的模组化会让天线占据额外的封装面积，整合性较差。从而使得电子设备也占据较大的体积。外置天线射频信号在封装体介质传播存在一定衰减。
发明内容
本申请的目的包括提供一种具有天线的基板的制作方法、封装天线结构和电子设备。该制作方法所制得的基板有利于减小封装面积，同时天线能够保证天线具有良好的信号强度；该封装天线结构的封装面积小，且具有良好的信号强度；该电子设备具有较好的信号强度。
本申请的实施例可以这样实现：
第一方面，本申请实施例提供一种具有天线的基板的制作方法，包括：
将多个板体层叠地压合于预制线路板，在每一层板体压合前或压合后开设天线孔，各个板体的天线孔轴向连通并共同形成天线槽，天线槽底部暴露预制线路板表面的一部分信号线；
在天线槽的内表面涂覆天线材料，以形成与预制线路板的信号线相连的天线，得到具有天线的基板。
在可选的实施方式中，将多个板体层叠地压合于预制线路板，在每一层板体压合前或压合后开设天线孔，各个板体的天线孔轴向连通并共同形成天线槽，天线槽底部暴露预制线路板表面的一部分信号线，包括：
将多个板体逐层地压合于预制线路板，在每一层板体压合前或压合后开设天线孔，使得第一层板体暴露信号线，在后压合的板体的天线孔暴露在前压合的板体的天线孔，各个板体的天线孔共同形成天线槽。
在可选的实施方式中，将多个板体层叠地压合于预制线路板，在每一层板体压合前或压合后开设天线孔，各个板体的天线孔轴向连通并共同形成天线槽，天线槽底部暴露预制线路板表面的一部分信号线，包括：
逐层地将多个板体压合在一起，在每一层板体压合前或压合后开设天线孔，使各个板体的天线孔轴向连通并共同形成天线槽，将压合在一起的各个板体压合于预制线路板，并令天线槽的底部暴露信号线。
在可选的实施方式中，在远离预制线路板的方向上，各个天线孔的尺寸逐渐增大，以使得天线槽的开口宽度小于底部宽度。
在可选的实施方式中，各个板体的天线孔的轴线重合。
在可选的实施方式中，各个板体上的天线孔通过激光开孔形成。
在可选的实施方式中，信号线包括位于预制线路板表面的第一焊盘，天线槽的底部暴露出至少部分第一焊盘。
在可选的实施方式中，信号线包括用于连接芯片的第二焊盘，第二焊盘位于预制线路板上与第一焊盘相背的另一表面，第二焊盘与第一焊盘通过预制线路板的内部走线连接。
第二方面，本申请实施例提供一种封装天线结构，包括芯片、封装体以及前述实施方式中任一项制作方法所制得的具有天线的基板，芯片贴装于基板上与天线相背的一侧，并与信号线电连接，封装体包裹芯片。
在可选的实施方式中，封装天线结构还包括多个锡球，锡球与芯片位于基板的同一侧，并且锡球的高度高于封装体的高度。
第三方面，本申请实施例提供一种电子设备，包括上述第二方面提供的封装天线结构。
本申请实施例的有益效果包括，例如：
通过在预制线路板的表面层压多个具有天线孔的板体，以形成暴露预制线路板上信号线的天线槽，然后在天线槽的内表面涂覆天线材料形成天线，天线与信号线连接。这样使得天线内嵌于基板的天线槽内，无需采用封装体对天线进行封装，减小了封装体积。同时，由于无需使用封装体对天线进行封装，因此避免了射频信号在封装体介质内衰减，保证了信号强度。本申请实施例提供的封装天线结构包括了上述的具有天线的基板，因此其封装面积小，天线信号强度不容易衰减。本申请实施例提供的电子设备包括了上述的封装天线结构，因此有利于实现较高的信号强度。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为现有技术中的封装天线结构的示意图；
图2为本申请实施例中具有天线的基板的制作方法的流程图；
图3为本申请一种实施例中多层板体压合于预制线路板的示意图；
图4为本申请一种实施例中逐层地将多个板体压合于预制线路板的示意图；
图5为本申请一种实施例中将压合在一起的多个板体压合于预制线路板的示意图；
图6为本申请一种实施例中具有天线的基板的示意图；
图7为本申请一种实施例中封装天线结构的示意图。
图标：010-封装天线结构；100-基板；110-预制线路板；111-信号线；112-第一焊盘；113-第二焊盘；120-第一板体；122-第一天线孔；130-第二板体；132-第二天线孔；140-第三板体；142-第三天线孔；150-天线槽；160-天线；200-芯片；300-封装体；400-锡球。
具体实施方式
图1为现有技术中的封装天线结构的示意图。如图1所示，现有的天线2’(此处以喇叭天线为例)通过导电胶固定于基板1’正面，并与基板1’的表面线路相连，其与芯片3’分隔开来，天线2’与芯片3’分别由封装体4’单独封装，因此封装面积较大，产品整合性较差，也增大了其应用的电子设备的尺寸。另外，天线2’通过封装体4’封装起来，使得射频信号在穿过封装体4’时存在衰减，导致信号强度变弱。
为了改善现有的天线结构封装面积较大，信号容易衰减等问题，本申请实施例提供一种具有天线的基板的制作方法、封装天线结构和电子设备。本申请的具有天线的基板通过将多个具有天线孔的板体层压至预制线路板上，让天线孔轴向连通并形成天线槽，天线设置在天线槽内。这样使得天线内嵌于基板内，便无需对天线进行封装，减小了封装体积，同时保证了信号强度不易衰减。为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本申请的实施例中的特征可以相互结合。
图2为本申请实施例中具有天线的基板的制作方法的流程图。请参考图2，本实施例提供了一种具有天线的基板的制作方法，包括：
步骤S100，将多个板体层叠地压合于预制线路板，在每一层板体压合前或压合后开设天线孔，各个板体的天线孔轴向连通并共同形成天线槽，天线槽底部暴露预制线路板表面的一部分信号线。
图3为本申请一种实施例中多层板体压合于预制线路板110的示意图。如图3所示，本实施例的预制线路板110已预先设置有信号线111，信号线111延伸至预制线路板110的正面和背面，起到信号传输的作用。在本申请实施例中，预制线路板110的正面与背面是相对的两个面，正面用于安装芯片200。具体在本实施例中，信号线111包括位于预制线路板110背面的第一焊盘112和位于预制线路板110正面的第二焊盘113，第一焊盘112用于与天线160电连接，第二焊盘113用于与芯片200电连接。第一焊盘112和第二焊盘113通过预制线路板110的内部走线连接，从而实现芯片200与天线160的连接。
在本申请实例中，压合(也即层压)于预制线路板110的板体的个数可以根据需要进行选择，本实施例中以三个板体为例进行介绍。每个板体上均设置有天线孔，天线孔的开设时机可以是在该层板体压合之后，也可以是该板体压合前便将天线孔开好。天线孔的开设方式可以是激光开孔，采用保护膜将不需要开孔的地方保护起来，然后进行开孔，以保证精确度。各个板体的天线孔轴向连通并共同形成天线槽150，天线槽150底部暴露预制线路板110表面的一部分信号线111。在本实施例中，天线槽150的底部暴露出第一焊盘112的局部或者整个第一焊盘112。为了方便描述，按相对于预制线路板110由近及远的方向，将三个板体命名为第一板体120、第二板体130以及第三板体140，开设于第一板体120、第二板体130和第三板体140上的天线孔分别为第一天线孔122、第二天线孔132以及第三天线孔142。在本实施例中，各个板体的天线孔的轴线重合，在远离预制线路板110的方向上，各个天线孔的尺寸逐渐增大，以使得天线槽150的开口宽度小于底部宽度。天线槽150用于涂覆天线材料，使天线材料形成天线160，由于天线槽150呈外敞的结构，因此本实施例提供的制作方法，适用于制作具有喇叭天线的基板。
在可选的实施方式中，可以采用以下两种方式将多个板体层叠地压合于预制线路板110：
(1)将多个板体逐层地压合于预制线路板110，在每一层板体压合前或压合后开设天线孔，使得第一层板体暴露信号线111，在后压合的板体的天线孔暴露在前压合的板体的天线孔，各个板体的天线孔共同形成天线槽150。图4为本申请一种实施例中逐层地将多个板体压合于预制线路板的示意图。请参照图4，以压合图3实施例中的三个板体为例，首先将第一板体120压合于预制线路板110板的表面，然后在第一板体120上开设第一天线孔122(或者在压合第一板体120前开设第一天线孔122)，暴露出第一焊盘112。接着再压合第二板体130，并在第二板体130上开设第二天线孔132，为了形成外敞喇叭状的天线槽150，第二天线孔132的宽度大于第一天线孔122。同理，第二天线孔132也可以在第二板体130压合前开设完成。最后压合第三板体140并开设第三天线孔142，方法与压合第二板体130相同。第一天线孔122、第二天线孔132、第三天线孔142中心线重合，并且尺寸逐渐增大，因此能够形成底部宽度小于开口宽度的天线槽150。
(2)逐层地将多个板体压合在一起，在每一层板体压合前或压合后开设天线孔，使各个板体的天线孔轴向连通并共同形成天线槽150，将压合在一起的各个板体压合于预制线路板110，并令天线槽150的底部暴露信号线111。图5为本申请一种实施例中将压合在一起的多个板体压合与预制线路板110的示意图。如图5所示，本实施例是先将第一板体120、第二板体130以及第三板体140压合在一起，每一个板体上的天线孔在该层板体压合前或者压合后开设。将各个板体压合完成之后，便形成了两端贯通的天线槽150。第一天线孔122、第二天线孔132、第三天线孔142中心线重合，并且尺寸逐渐增大。然后将压合在一起的各个板体压合于预制线路板110表面，第一板体120与预制线路板110压紧并且第一天线孔122暴露出第一焊盘112，也即实现了天线槽150的底部暴露信号线111。
本实施例中，基板100具有两个天线槽150，在可选的其他实施例中，基板100可以根据需要，设置一个或者更多的天线槽150。
步骤S200，在天线槽的内表面涂覆天线材料，以形成与预制线路板的信号线相连的天线，得到具有天线的基板。
图6为本申请一种实施例中具有天线的基板100的示意图。如图6所示，在各个板体压合于预制线路板110，并形成了天线槽150之后，在天线槽150的内表面涂覆天线材料，以形成与预制线路板110的信号线111相连的天线160，于是得到本申请实施例的具有天线的基板100。天线材料可以是导电胶、导电油墨，或者银、铜等金属或者合金。根据天线材料的不同，涂覆方式可以是点胶、喷涂或者金属溅射的方式。在本实施例中，最终形成的天线160为喇叭天线。涂覆天线材料的区域可以不仅包括天线槽150的内表面，还可以包括天线槽150开口外侧的一定区域。
本申请实施例提供的具有天线的基板的制作方法，所得到的基板100包括内嵌式的天线160，天线160位于与芯片200相背的一侧，射频信号发射方向与芯片200所在方向相背。相较于传统的外置天线，本实施例的基板100上的天线160无需进行封装，因此封装面积减小。由于天线160没有被封装体300包裹，因此，天线160的发出的信号不会因穿过封装体介质而衰减，有利于保持信号强度。
图7为本申请一种实施例中封装天线结构010的示意图。请参照图6，本申请实施例还提供一种封装天线结构010，包括芯片200、封装体300以及本申请实施例的制作方法所制得的具有天线的基板100，芯片200贴装于基板100上与天线160相背的一侧，并与信号线111电连接，封装体300包裹芯片200。具体的，芯片200通过打线的方式连接于第二焊盘113。在本实施例中，封装天线结构010还包括多个锡球400，锡球400与芯片200位于基板100的同一侧，并且锡球400的高度高于封装体300的高度。
本申请实施例提供的封装天线结构010使用了本申请实施例的制作方法制得的具有天线的基板100，由于省去了对天线160进行封装，因此有利于减小封装天线结构010的整体尺寸，并且容易保证信号强度。
此外，本申请实施例还提供一种电子设备(图中未示出)，包括本申请实施例提供的封装天线结构010。由于使用了本申请实施例的封装天线结构010，因此有利于实现设备小型化，并且容易保证信号强度。
综上，本申请实施例提供了一种具有天线的基板的制作方法、封装天线结构和电子设备。本申请的制作方法中，通过在预制线路板的表面层压多个具有天线孔的板体，以形成暴露预制线路板上信号线的天线槽，然后在天线槽的内表面涂覆天线材料形成天线，天线与信号线连接。这样使得天线内嵌于基板的天线槽内，无需采用封装体对天线进行封装，减小了封装体积。同时，由于无需使用封装体对天线进行封装，因此避免了射频信号在封装体介质内衰减，保证了信号强度。本申请实施例提供的封装天线结构包括了上述的具有天线的基板，因此其封装面积小，天线信号强度不容易衰减。本申请实施例提供的电子设备包括了上述的封装天线结构，因此有利于实现设备的小型化，且保证较高的信号强度。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种具有天线的基板的制作方法，其特征在于，包括：
将多个板体层叠地压合于预制线路板，在每一层所述板体压合前或压合后开设天线孔，各个所述板体的天线孔轴向连通并共同形成天线槽，所述天线槽底部暴露所述预制线路板表面的一部分信号线；
在所述天线槽的内表面涂覆天线材料，以形成与所述预制线路板的信号线相连的天线，得到所述具有天线的基板。
2.根据权利要求1所述的具有天线的基板的制作方法，其特征在于，将多个板体层叠地压合于预制线路板，在每一层所述板体压合前或压合后开设天线孔，各个所述板体的天线孔轴向连通并共同形成天线槽，所述天线槽底部暴露所述预制线路板表面的一部分信号线，包括：
将多个所述板体逐层地压合于所述预制线路板，在每一层所述板体压合前或压合后开设所述天线孔，使得第一层所述板体暴露所述信号线，在后压合的所述板体的天线孔暴露在前压合的所述板体的天线孔，各个所述板体的天线孔共同形成天线槽。
3.根据权利要求1所述的具有天线的基板的制作方法，其特征在于，将多个板体层叠地压合于预制线路板，在每一层所述板体压合前或压合后开设天线孔，各个所述板体的天线孔轴向连通并共同形成天线槽，所述天线槽底部暴露所述预制线路板表面的一部分信号线，包括：
逐层地将多个所述板体压合在一起，在每一层所述板体压合前或压合后开设所述天线孔，使各个所述板体的天线孔轴向连通并共同形成天线槽，将压合在一起的各个所述板体压合于所述预制线路板，并令所述天线槽的底部暴露所述信号线。
4.根据权利要求1所述的具有天线的基板的制作方法，其特征在于，在远离所述预制线路板的方向上，各个所述天线孔的尺寸逐渐增大，以使得所述天线槽的开口宽度小于底部宽度。
5.根据权利要求1所述的具有天线的基板的制作方法，其特征在于，各个所述板体上的天线孔通过激光开孔形成。
6.根据权利要求1所述的具有天线的基板的制作方法，其特征在于，所述信号线包括位于所述预制线路板表面的第一焊盘，所述天线槽的底部暴露出至少部分所述第一焊盘。
7.根据权利要求6所述的具有天线的基板的制作方法，其特征在于，所述信号线包括用于连接芯片的第二焊盘，所述第二焊盘位于所述预制线路板上与所述第一焊盘相背的另一表面，所述第二焊盘与所述第一焊盘通过所述预制线路板的内部走线连接。
8.一种封装天线结构，其特征在于，包括芯片、封装体以及权利要求1-7中任一项所述制作方法所制得的具有天线的基板，所述芯片贴装于所述基板上与所述天线相背的一侧，并与所述信号线电连接，所述封装体包裹所述芯片。
9.根据权利要求8所述的封装天线结构，其特征在于，所述封装天线结构还包括多个锡球，所述锡球与所述芯片位于所述基板的同一侧，并且所述锡球的高度高于所述封装体的高度。
10.一种电子设备，其特征在于，包括权利要求8或9所述的封装天线结构。
CN202010429210.8A 2020-05-20 2020-05-20 具有天线的基板的制作方法、封装天线结构和电子设备 Pending CN111564373A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010429210.8A CN111564373A (zh) 2020-05-20 2020-05-20 具有天线的基板的制作方法、封装天线结构和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010429210.8A CN111564373A (zh) 2020-05-20 2020-05-20 具有天线的基板的制作方法、封装天线结构和电子设备

Publications (1)

Publication Number Publication Date
CN111564373A true CN111564373A (zh) 2020-08-21

Family

ID=72072233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010429210.8A Pending CN111564373A (zh) 2020-05-20 2020-05-20 具有天线的基板的制作方法、封装天线结构和电子设备

Country Status (1)

Country Link
CN (1) CN111564373A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI762197B (zh) * 2021-02-18 2022-04-21 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102007519A (zh) * 2008-04-14 2011-04-06 国际商业机器公司 在环形腔和/或偏置腔中具有集成的孔径耦合贴片天线的射频(rf)集成电路(ic)封装体
CN108649019A (zh) * 2018-05-14 2018-10-12 中国科学院微电子研究所 扇出型封装结构
US20180315721A1 (en) * 2017-04-26 2018-11-01 Fujitsu Limited Radio frequency circuit, wireless communication device, and method of manufacturing radio frequency circuit
CN109075457A (zh) * 2016-04-28 2018-12-21 奥特斯奥地利科技与系统技术有限公司 带有集成的天线布置的部件承载件、电子设备、无线电通信方法
KR20190104848A (ko) * 2018-03-02 2019-09-11 삼성전기주식회사 안테나 장치 및 안테나 모듈
US20190348746A1 (en) * 2018-05-14 2019-11-14 Texas Instruments Incorporated Wireless device with waveguiding structures between radiating structures and waveguide feeds

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102007519A (zh) * 2008-04-14 2011-04-06 国际商业机器公司 在环形腔和/或偏置腔中具有集成的孔径耦合贴片天线的射频(rf)集成电路(ic)封装体
CN109075457A (zh) * 2016-04-28 2018-12-21 奥特斯奥地利科技与系统技术有限公司 带有集成的天线布置的部件承载件、电子设备、无线电通信方法
US20180315721A1 (en) * 2017-04-26 2018-11-01 Fujitsu Limited Radio frequency circuit, wireless communication device, and method of manufacturing radio frequency circuit
KR20190104848A (ko) * 2018-03-02 2019-09-11 삼성전기주식회사 안테나 장치 및 안테나 모듈
CN108649019A (zh) * 2018-05-14 2018-10-12 中国科学院微电子研究所 扇出型封装结构
US20190348746A1 (en) * 2018-05-14 2019-11-14 Texas Instruments Incorporated Wireless device with waveguiding structures between radiating structures and waveguide feeds

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI762197B (zh) * 2021-02-18 2022-04-21 矽品精密工業股份有限公司 電子封裝件及其製法

Similar Documents

Publication Publication Date Title
US6887741B2 (en) Method for making an enhanced die-up ball grid array package with two substrates
KR100612425B1 (ko) 안테나가 내장된 무연 칩 캐리어의 구조 및 제조방법
JP4656235B2 (ja) アンテナ内蔵電子回路モジュールの製造方法
US7217993B2 (en) Stacked-type semiconductor device
US6849945B2 (en) Multi-layered semiconductor device and method for producing the same
US6818985B1 (en) Embedded antenna and semiconductor die on a substrate in a laminate package
JP2005500685A (ja) インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法
CN101199052B (zh) 封装逻辑和存储器集成电路
US5061990A (en) Semiconductor device and the manufacture thereof
JP2004537849A (ja) リードレスマルチダイキャリアの構造およびその作製のための方法
JPH0697331A (ja) 熱導体をもつパッド・アレイ半導体およびその製法
JP2002510148A (ja) 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
CN107424987B (zh) 堆叠式半导体结构及其制造方法
CN111585002B (zh) 双向喇叭封装天线结构、其制作方法和电子设备
EP3547363B1 (en) Electronic assembly and electronic system with impedance matched interconnect structures
CN111564373A (zh) 具有天线的基板的制作方法、封装天线结构和电子设备
US9704812B1 (en) Double-sided electronic package
CN111739849B (zh) 芯片封装结构、其制作方法和电子设备
CN111739876B (zh) 封装天线结构、其制作方法和电子设备
KR102345061B1 (ko) 반도체 패키지
KR100385087B1 (ko) 멀티칩 반도체 모듈 및 그 제조 방법
KR100501878B1 (ko) 반도체패키지
KR100478208B1 (ko) 반도체패키지
KR100381838B1 (ko) 반도체패키지
KR100533762B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200821

RJ01 Rejection of invention patent application after publication